KR100375881B1 - 전자또는광전자반도체부품을위한반가공제품 - Google Patents

전자또는광전자반도체부품을위한반가공제품 Download PDF

Info

Publication number
KR100375881B1
KR100375881B1 KR1019960706890A KR19960706890A KR100375881B1 KR 100375881 B1 KR100375881 B1 KR 100375881B1 KR 1019960706890 A KR1019960706890 A KR 1019960706890A KR 19960706890 A KR19960706890 A KR 19960706890A KR 100375881 B1 KR100375881 B1 KR 100375881B1
Authority
KR
South Korea
Prior art keywords
semi
quartz glass
electronic
finished product
optoelectronic semiconductor
Prior art date
Application number
KR1019960706890A
Other languages
English (en)
Other versions
KR970703611A (ko
Inventor
엔글리쉬 볼프강
위빙 라인홀트
Original Assignee
헤래우스 크바르츠글라스 게엠베하 & 컴파니 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤래우스 크바르츠글라스 게엠베하 & 컴파니 케이지 filed Critical 헤래우스 크바르츠글라스 게엠베하 & 컴파니 케이지
Publication of KR970703611A publication Critical patent/KR970703611A/ko
Application granted granted Critical
Publication of KR100375881B1 publication Critical patent/KR100375881B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00Metal fusion bonding
    • Y10S228/903Metal to nonmetal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

전자 또는 광전자 반도체 부품을 위하여 샌드위치 형태인 반제품이 공지되며 여기서, 이 샌드위치는 반도전성 재료로 이루어져 있고, 서로 면대면으로 접합된 석영유리기질 및 웨이퍼의 표면들이 이들이 접합되어지기전에 연마되어 진다. 결합력의 어떤 중대한 감소가 발생되는, 더군다나 웨이퍼들의 분열 또는 샌드위치의 바람직하지 않는 비틀림의 염려가 필요하지 않는 경제적인 실시간 간격내에 반도체회로를 제조하는데 사용되어지는 것과 같이, 900℃ 이상의 온도에서도 견디는 반제품을 생산하기 위하여, 기질의 석영유리는 적어도 1014.0포이즈의 점도를 가지며 1050℃의 온도에서는 1012포이즈의 값 이하로 떨어지지 않고, 알카리성분들의 함유량이 합하여 1ppm 이상이지 않는, 그리고 철,니켈, 구리, 크롬 그리고/또는 전이금속들 등의 금속 분순물 성분들의 함유량이 합쳐서 1ppm 이상이지 않고, 연마된 표면들의 적어도 하나가 2nm 이상이지 않는 조도밀도 Rq를 갖는 합성석영유리로 만들어진다.

Description

전자 또는 광전자 반도체 부품을 위한 반가공제품
본 발명은 전자 또는 광전자 반도체 부품을 위한 샌드위치 형태인 반가공제품(semi-finished product)에 관한 것이며, 여기서 상기 샌드위치는 투명하고 편평한 석영 유리 기판 및 반도체 재료의 웨이퍼로 구성되며, 석영 유리 기판 및 웨이퍼의 표면은 서로 직접적으로 대면하여 접합되는데 이것은 서로 접합되기전에 연마된다.
"응용물리 일본저널" 32권 1b호, 1993, 334∼337 쪽, 티아베(T, Abe)등의 "결합된 실리콘-석영 웨이퍼의 성형 및 결합강도" 에서 전자 반도체 부품을 위한 샌드위치 몸체가 공지되고, 이것은 실리콘 웨이퍼와 석영 유리 기판으로 구성되며 포토마스크 응용에 사용된다. 합성 석영 유리는 500ppm의 농도인 OH기를 포함한다. 석영 유리 기판 및 실리콘 웨이퍼 사이의 접합을 증진시키기 위하여, 예를들어 300℃에서 2시간 및 450℃에서 2시간동안, 상승된 온도에서 샌드위치의 처리가 수행되며 실리콘 웨이퍼의 두께는 각각의 열처리 후 감소된다.
특허 제 EP-0 504 714 A2 및 미국 특허 제 4,883,215 에서 마찬가지로 원판형태인 투명 석영 유리 기판과 반도체 재료의 웨이퍼로 샌드위치가 구성되는 전자 또는 광전자 반도체 부품의 형태인 반가공제품이 공지되는데, 서로 직접적이고 면대면으로 접합되는 석영 유리 기판 및 반도체 재료의 웨이퍼의 표면이 서로 접합되기전 연마된다. 그리고 미국특허 제 4,883,215 에는 접합된 표면이 접합되기전 경면연마되는 반면 인용된 유럽 특허 출원에서는 "연마된" 이란 용어가 사용되었다. 상기 웨이퍼는 연마된 표면이 면대면으로 서로 위치되고 프레싱에 의해 서로 접합된다. 이후 반도체 재료의 웨이퍼 두께는 화학 또는 기계적 처리에 의해 단계적으로 감소될 수 있다. 특허 제 EP-0 504 714 A2 로부터 알 수 있는 바와같이 웨이퍼사이의 결합은 가결합(110℃ 내지 350℃)으로부터 완전결합(250℃ 내지 500℃)으로의 다양한 온도 단계에서의 처리에 의해 형성되며, 각각의 중간 온도 단계를 거친후 반도체 재료의 웨이퍼 두께는 감소된다.
"일본 특허 요약" 8권 1984년 11월 22일 256(E-280)호 및 특허 제 JP A 59 129421(도시바 세라믹스, 1984. 7. 25)에서 석영 유리는 Na, K, Li, 그리고 Cu의 각각을 0.05ppm 이하로 포함하고 1200℃의 온도에서 1012포이즈 이상의 점도를 갖는다. 이러한 석영 유리는 반도체의 열처리를 위해 사용된다.
"일본 특허 요약" 14권 1990년 3월 19일 143(C-0703)호 및 특히 제 JP A 02 014840(신-이슈 화학사, 1990. 1. 18)에서, 액정 또는 전계발광을 기초로 하는 표시용 기판이 공지된다. 상기 기판은 원재료가 졸-겔법에 의해 얻어지는 합성 석영유리로 제조된다. 상기 원재료는 무수물이 석영 유리에 용융된 후 크리스토발라이트 입자에 열을 가함에 의해 변화된다. 따라서 상기 합성 석영 유리는 100ppm 이하의 OH 기, 10ppm 이하의 Cl 을 함유하도록 준비되고, 1200℃에서 5 x 1012포이즈 이상의 점도를 갖는다.
그러나 상기 공지된 결합된 반가공제품은 특허 제 EP-0 504 714 A2 에 공지된 바와 같이 예컨데 상기 적층체가 두시간 동안 단지 700℃의 온도에 노출되면 웨이퍼들간에 극단적인 결합력 감소가 발생하기 때문에 반도체 기술의 요구조건을 만족시킬 수 없다. 따라서 상기 샌드위치 모양의 파괴적인 비틀림 뿐만 아니라 적어도 웨이퍼들의 서로로 부터의 부분적인 분리를 피할 수 없게 된다.
본 발명은 청구항 제 1 항의 전제부에 따른 반가공제품을 준비하는 과제에 관한 것으로, 반도체 회로의 제조에 이용되는 것과 같이 경제적인 실시간 주기 동안에 결합력의 실질적인 감소가 일어나거나 또는 심지어 웨이퍼의 서로간의 분리 또는 적층된 몸체의 원치 않는 비틀림을 걱정할 필요 없이 900℃ 정도의 높은 온도에 견딜수 있는 반가공제품을 준비하는 것이다.
상기 과제는 청구항 제 1 항의 전제부에 따른 반가공제품을 위한 본 발명에 의해 해결되는데, 상기 기판의 석영 유리가 950℃에서 1014.0포이즈의 점도를 갖는 합성 석영 유리이고, 이것이 1050℃의 온도에서 1012포이즈 수준 이하로 떨어지지 않고, 석영 유리 내의 알칼리 성분의 진체 함량이 1ppm을 넘지 않으며, 석영 유리가 원소 철, 니켈, 구리, 크롬, 및/또는 전이 금속 성분의 총합이 1ppm을 넘지 않는 금속 불순물을 포함하고, 연마된 표면중에 적어도 하나가 2nm를 넘지 않는 조도 깊이 Rq를 갖는다.
상기 조도깊이 Rq는 단위 측정된 길이 내에, 측정된 윤곽의 평균깊이의 제곱으로서 이해된다. 바람직하게는 연마된 표면의 조도깊이 Rq는 1nm 미만이다. 적층체를 위하여 석영 유리 기판의 연마된 표면이 0.5nm 이하인 조도깊이 Rq를 갖는 석영 유리 기판을 이용하는 것이 유리한 것으로 입증되었다.
본 발명에 따른 반가공제품에 있어서, 심지어 950℃에서 두시간의 열처리후에도 특히 침하 또는 비틀림과 같은 어떠한 실질적인 변형도 관찰되지 않았다. 이것은 적층체의 기계적으로 안정화되는 부분에 대하여 선택된 석영 유리가 그것의 높은 점도 때문에, 예컨데 실질적인 기계적 변형없이 실리콘층 내에서 격리산화물의 준비과정에서 내포되는 것과 같이, 고온응력에 견디는 사실에 아마도 기인될 것이다. 반도체 재료의 웨이퍼로부터 상기 석영 유리 기판의 어떠한 이완도 관찰되지 않는다. 상기 적층체의 뛰어난 결합 강도는 대면하여 결합되는 석영 유리 기판과 반도체 재료의 연마된 표면이 이들중 적어도 하나가 2nm 이하인 조도깊이 Rq를 갖도록 연마되는 사실에 의하여 명백해진다. 결합강도의 명확한 개선은 석영 유리 기판의 연마된 표면의 조도깊이 Rq가 0.5nm 이하일때 나타난다.
알칼리 성분의 낮은 함량은 반도체 재료의 반도체 특성이 채택된 석영 유리내로의 상기 성분의 확산에 의하여 부정적으로 영향받지 않도록 보증한다. 청구항 체 1 항 및 제 4 항에서 특징되는 바와 같이 석영 유리의 순도는 반도체 재료의 웨이퍼가 도핑된 실리콘으로 구성되는 경우, 반도체 메모리(RAM, DRAM), 마이크로 프로세서 또는 트랜지스터와 같은 전자반도체 부품으로의 반가공제품의 또다른 가공에서, 또는 반도체 재료의 웨이퍼가 도핑된 실리콘으로 구성되는 경우, 예를 들어TFT-LCDs(박막 트랜지스터 액정표시)와 같은 광전자 부품으로의 반가공제품의 또다른 가공에서, 바람직하지 않게 반도체 재료의 전자특성에 영향을 미치는 어떠한 물질도 예를들어 확산에 의해 도핑된 실리콘으로 침투할 수 없다는 것을 보증한다. 반도체 재료로서 도핑된 실리콘의 웨이퍼 대신에 도핑된 갈륨비소, 인화갈륨, 갈륨알루미늄비소화물 또는 질화갈륨 등의 웨이퍼가 본 발명에 따라 반가공제품으로부터 역시 광전자 부품의 생산에 사용된다.
석영 유리 기판의 두께는 유리하게는 10mm 미만이 된다; 바람직하게는 2mm 미만이다.
본 발명에 따른, 반가공제품의 전자 또는 광전자 반도체 부품들로의 또다른 제조를 위하여 최종 샌드위치에서 연마에 의하여 반도체 재료의 웨이퍼를 유리하게는 5000nm 이하의 두께로 감소시키는 것이 유리하다고 알려져왔다. 따라서 샌드위치의 반도전성 부분은 최적의 두께로 감소된다. 뒤따르는 도핑이 반도체 재료의 전체 두께에 걸쳐 표면 전체에 또는 역시 불연속 영역에 제공될 수 있다. 5000nm 이하의 감소된 두께를 갖는 반도체 재료의 반가공제품에서의 이산화규소 성분은 적어도 99.2%에 달한다. 반도체 재료의 두께를 줄이기 위한 적합한 기계적 방법들이 반도체 기술에 공지된다. 반도전성 재료의 두께가 매우 얇아지는 경우에, 예컨데 200nm 미만의 두께가 제거되면, 웨이퍼 형태인 대상물을 얇게하기 위하여 미국(커넥티컷주) 댄버리, 휴즈 댄버리 광학 시스템사에 의하여 상업적으로 제공되는 것과 같은 프라즈마 가공이 상기 목적을 위해 사용될 수 있다.
본 발명에 따른 반가공제품의 준비는 아래 실시예와 관련되어 기술될 것이다.
상기 반도체 재료는 지름이 150mm이고 그 두께가 675㎛인 붕소로 도핑된 단결정 고순도 실리콘(결정방향<100>)의 상업적으로 이용가능한 웨이퍼이다. 상기 웨이퍼는 만곡된 가장자리를 가진다. 이것의 편평도는 30㎛이하이고, 이것의 전체 두께 변화는 6㎛ 이하이다.
석영 유리 기판은 950℃의 온도에서 점도가 1014.5포이즈의 값을 갖는 투명한 합성 석영 유리로 구성된다. 석영 유리의 OH 함량은 1ppm 미만이다. 석영 유리의 원판형 기판은 152mm 의 직경을 갖고, 그 두께는 800㎛이며, 만곡된 가장자리를 갖고, 2㎛이하의 편평도를 갖는다. 전체 두께 변화는 2㎛ 이하이다. 상기 석영 유리 기판은 양면이 연마되고 각각의 연마된 표면의 조도깊이 Rq는 0.45nm 에 이른다. 알칼리 성분의 전체 함량은 대략 0.1ppm 이하이다. 상기 2개의 웨이퍼가 서로 접합되기전 이들은 세척된다. 상기 실리콘 웨이퍼는 공지된 RCA법(반도체 실리콘 기술편람, 노이스(Noyes)출판사, 미국 뉴저지, 1990년, S. 275ff)에 의해 처리된다. 상기 석영 유리 기판은 우선 에틸알콜(MOS 셀렉티퍼(Selectipur))로 세척되고, 그 다음 30% 염산(울트라퍼(Ultrapur))으로 10분간 처리되고 이어서 고순도 물(0.1㎲/cm)로 헹구어진다.
세척후, 접합되는 웨이퍼는 청정실에서 포개어지는데, 바람직하게는 실리콘 웨이퍼 위에 석영 유리 기판과 함께 놓여진다. 상부 웨이퍼상의 가벼운 압력은 두 웨이퍼가 서로 친밀한 접합을 하게 한다. 상기 접합의 품질은 간섭 무늬의 도움으로 투명한 석영 유리를 통하여 시험되고 이러한 방법으로 쉽게 점검될 수 있다.
따라서 샌드위치 형태로 준비된 반가공제품은 1000N/㎠ 미만의 기계적 장력을 나타낸다. 단결정 실리콘 웨이퍼 내의 전자유동을 위하여 실온에서 100㎠/V/s 이상의 값이 측정된다. 그 다음에 석영 유리 기판에 접합된 실리콘 웨이퍼의 두께는 기계적 제거에 의하여 675㎛의 초기두께에서 2000nm의 두께로 감소된다.
본 발명에 따른 반가공제품의 실시예는 도 1 내지 도 3 에 도시되며, 여기서:
도 1 은 반가공제품의 사시도를 나타내고,
도 2 는 반가공제품의 수직단면도를 나타내며,
도 3 은 반가공제품의 수직단면도를 나타낸다.
도 1 의 반가공제품은 웨이퍼 형태인 투명한 석영 유리 기판(1)으로 구성되고, 석영 유리 기판의 연마된 표면(2)은 실리콘 웨이퍼(4)의 연마된 표면(3)에 완전히 면대면으로 직접 접합된다. 석영 유리 기판 및 실리콘 웨이퍼의 편평도 및 전체 두께 변화 뿐만 아니라 이들의 칫수는 실시예에서 주어진 바와 같다. 여기서 석영 유리 기판의 점도는 950℃에서 1014.5포이즈에 이르고, 이것의 OH 함량은 1ppm 미만이며, 알칼리 성분의 전체 함량은 0.1ppm 이하이다.
도 2 는 석영 유리 기판(1) 및 실리콘 웨이퍼(2)를 갖는 반가공제품을 도시한다. 상기 반가공제품에 있어서 샌드위치의 준비 후 실리콘 웨이퍼(2)의 원래 두께는 기계적인 연마에 의하여 2000nm의 두께로 감소된다. 그 다음 감소된 두께를갖는 실리콘 웨이퍼는 반도체 기술에서 잘 알려진 것 처럼, 점들로 표시되어진 바와같이 전체 두께에 걸쳐 도핑된다.
도 3 에 도시된 석영 유리 기판(1) 및 실리콘 웨이퍼(2)의 반가공제품은 두께가 1000nm를 넘지 않도록 감소된 실리콘 웨이퍼 내에서 서로 인접하지 않는 분리된 표면 영역이, 반도체 기술에서 통상적인, 해칭에 의해 표시된대로 전체 깊이에 걸쳐서 도핑되는 점에서 도 2 에 도시된 것과 구별된다.

Claims (15)

  1. 원판형태인 합성 석영 유리의 투명 석영 유리 기판(1) 및 반도체 재료의 웨이퍼(4)가 샌드위치형태로 구성되고, 서로 면대면으로 직접 접합되는 석영 유리 기판(1) 및 웨이퍼(4)의 표면(2, 3)이 서로 접합되기 전에 연마되는, 전자 또는 광전자 반도체 부품을 위한 샌드위치 형태의 반가공제품에 있어서,
    상기 기판(1)의 합성 석영 유리는 950℃에서 적어도 1014.0포이즈의 점도를 갖고, 1050℃의 온도에서는 1012포이즈 값 이하로 떨어지지 않으며, 석영 유리 내의 알칼리 원소 함량은 총 1ppm 이하이며, 석영 유리는 총 1ppm 이하의 원소 철, 니켈, 구리, 크롬 및/또는 전이 금속 성분의 금속 불순물을 포함하고, 연마된 표면(2,3)중 적어도 하나는 2nm 이하의 조도깊이 Rq를 갖는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  2. 제 1 항에 있어서,
    연마된 표면 중 적어도 하나는 1nm 미만의 조도깊이 Rq를 갖는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  3. 제 1항 또는 제 2 항에 있어서,
    석영 유리 기판의 연마된 표면의 조도깊이 Rq는 0.5nm를 초과하지 않는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 석영 유리는 원소 인, 비소, 안티몬, 비스무스, 붕소, 갈륨, 인듐 및/또는 티타늄 성분이 총 1ppm 이하의 함량을 갖는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  5. 제 1 항 또는 제 2 항에 있어서,
    석영 유리의 OH 함량은 1ppm 이하인 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  6. 제 1 항 또는 제 2 항에 있어서,
    석영 유리 기판은 10mm 이하의 두께를 갖는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  7. 제 6 항에 있어서,
    석영 유리 기판의 두께는 2mm 미만인 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  8. 제 1 항 또는 제 2 항에 있어서,
    반도체 재료는 단결정 실리콘으로 구성되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  9. 제 1 항 또는 제 2 항에 있어서,
    반도체 재료는 단결정 갈륨비소, 인화갈륨, 갈륨알루미늄비소화물 또는 질화갈륨으로 구성되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  10. 제 8 항 또는 제 9 항에 있어서,
    반도체 재료는 도핑되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  11. 제 1 항 또는 제 2 항에 있어서,
    반도체 재료의 웨이퍼는 연마에 의해 감소되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  12. 제 11 항에 있어서,
    반도체 재료의 웨이퍼는 연마에 의해 5000nm 이하의 두께로 감소되는 것을특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  13. 제 12 항에 있어서,
    5000nm 이하의 두께에서 반도체 재료의 웨이퍼가 이 전체 층 두께에 걸쳐서 도핑되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  14. 제 12 항에 있어서,
    1000nm 이하의 층 두께에서 반도체 재료의 웨이퍼의 분리된 서로 인접하지 않는 표면 영역이 그것의 하부에 있는 층의 전체 두께에 걸쳐서 도핑되는 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
  15. 제 12 항에 있어서,
    상기 샌드위치의 이산화규소 함량이 적어도 99.2% 인 것을 특징으로 하는 전자 또는 광전자 반도체 부품을 위한 반가공제품.
KR1019960706890A 1994-06-09 1995-06-02 전자또는광전자반도체부품을위한반가공제품 KR100375881B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4420024A DE4420024C2 (de) 1994-06-09 1994-06-09 Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
DEP4420024.2 1994-06-09

Publications (2)

Publication Number Publication Date
KR970703611A KR970703611A (ko) 1997-07-03
KR100375881B1 true KR100375881B1 (ko) 2003-05-01

Family

ID=6520096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706890A KR100375881B1 (ko) 1994-06-09 1995-06-02 전자또는광전자반도체부품을위한반가공제품

Country Status (6)

Country Link
US (1) US5831309A (ko)
EP (1) EP0764344B1 (ko)
JP (1) JPH10501101A (ko)
KR (1) KR100375881B1 (ko)
DE (2) DE4420024C2 (ko)
WO (1) WO1995034091A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536778A (ja) 1999-02-12 2002-10-29 ゼネラル・エレクトリック・カンパニイ データ記憶媒体
JP3415533B2 (ja) * 2000-01-12 2003-06-09 エヌイーシーマイクロ波管株式会社 高圧放電灯
DE10140826B4 (de) * 2000-12-13 2005-11-10 Infineon Technologies Ag Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
US20070028692A1 (en) * 2005-08-05 2007-02-08 Honeywell International Inc. Acoustic wave sensor packaging for reduced hysteresis and creep
DE102005061263B4 (de) * 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
JP5336474B2 (ja) * 2007-05-20 2013-11-06 スリーエム イノベイティブ プロパティズ カンパニー 半鏡面構成要素を備えたリサイクル型バックライト
CN101681057B (zh) * 2007-05-20 2012-07-04 3M创新有限公司 光循环型薄壁中空腔体背光源
KR101464795B1 (ko) * 2007-05-20 2014-11-27 쓰리엠 이노베이티브 프로퍼티즈 컴파니 광 재순환 중공 공동형 디스플레이 백라이트
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
KR102515348B1 (ko) 2015-05-28 2023-03-30 에이지씨 가부시키가이샤 유리 기판 및 적층 기판
US10580666B2 (en) * 2016-07-01 2020-03-03 Corning Incorporated Carrier substrates for semiconductor processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129421A (ja) * 1983-01-14 1984-07-25 Toshiba Ceramics Co Ltd 半導体熱処理用部材
JPH0776094B2 (ja) * 1988-07-01 1995-08-16 信越化学工業株式会社 合成石英ガラス基板
JPH0222134A (ja) * 1988-07-08 1990-01-25 Shin Etsu Chem Co Ltd 半導体熱処理用プロセスチュ−ブ
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US4962879A (en) * 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
US5141786A (en) * 1989-02-28 1992-08-25 Shin-Etsu Chemical Co., Ltd. Synthetic silica glass articles and a method for manufacturing them
US5410428A (en) * 1990-10-30 1995-04-25 Shin-Etsu Quartz Products Co. Ltd. Optical member made of high-purity and transparent synthetic silica glass and method for production thereof or blank thereof
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
DE4140404C2 (de) * 1991-12-07 1994-05-26 Deutsche Aerospace Bondverfahren für die Aufbau- und Verbindungstechnik
JPH0611705A (ja) * 1992-01-31 1994-01-21 Sony Corp 能動素子基板
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
JP3024373B2 (ja) * 1992-07-07 2000-03-21 信越半導体株式会社 シート状弾性発泡体及びウェーハ研磨加工用治具
DE4315795A1 (de) * 1993-05-13 1994-11-17 Zevatech Ag Verfahren zum Fixieren von Bauteilen
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness

Also Published As

Publication number Publication date
KR970703611A (ko) 1997-07-03
DE59501568D1 (de) 1998-04-09
US5831309A (en) 1998-11-03
JPH10501101A (ja) 1998-01-27
EP0764344B1 (de) 1998-03-04
EP0764344A1 (de) 1997-03-26
DE4420024C2 (de) 1996-05-30
WO1995034091A1 (de) 1995-12-14
DE4420024A1 (de) 1995-12-14

Similar Documents

Publication Publication Date Title
US6429094B1 (en) Treatment process for molecular bonding and unbonding of two structures
KR100375881B1 (ko) 전자또는광전자반도체부품을위한반가공제품
US5695557A (en) Process for producing a semiconductor substrate
US7586177B2 (en) Semiconductor-on-insulator silicon wafer
US5266824A (en) SOI semiconductor substrate
KR0185384B1 (ko) 두 보디의 결합 방법
US5340435A (en) Bonded wafer and method of manufacturing it
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
KR102436788B1 (ko) 유리판
EP1634685A3 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
EP0969505A3 (en) SOI substrate
WO2003063214B1 (en) Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics
WO2001075522A1 (en) Fabrication of ultra-low expansion silicon mask blanks
WO1999041776A1 (fr) Structures epitaxiales de materiau semiconducteur formees sur des substrats en film mince
EP0740341A1 (fr) Pattes de connexion pour composant électronique
JP4370862B2 (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JPS60121715A (ja) 半導体ウエハの接合方法
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JP2003068593A (ja) 半導体積層基板およびその製造方法
EP0349065B1 (en) Method of bonding two bodies
KR930011909B1 (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
FR2939151A1 (fr) Lingots formes d&#39;au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue
JP2008532328A (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
JPH0669063B2 (ja) 半導体ウェハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee