JPS61183949A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61183949A JPS61183949A JP2293985A JP2293985A JPS61183949A JP S61183949 A JPS61183949 A JP S61183949A JP 2293985 A JP2293985 A JP 2293985A JP 2293985 A JP2293985 A JP 2293985A JP S61183949 A JPS61183949 A JP S61183949A
- Authority
- JP
- Japan
- Prior art keywords
- polished
- substrate
- mirror
- cooling member
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3738—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電力用素子に適用して有用な冷却用部材を一
体化した半導体装置の製造方法に関する。
体化した半導体装置の製造方法に関する。
サイリスタやＧＴＯなどの電力用素子においては、放熱
が大きい問題である。特に大容量の素子では極めて大き
な放熱フィンなどを必要とし、しかも素子と放熱部の熱
抵抗を極少にすべく両者を密着させる技術に多くの問題
を含む。沸騰性の冷媒に半導体素子を浸す方法は、効率
のよい冷却方法であるが、これは材料やシステムが高価
になり、また表面からの冷却があるので素子が大形化し
た場合その中心部の温度が高くなってしまい電流密度が
制限される、といった難点がある。これに対して、素子
内部を直接冷却することができれば、冷却効果とシステ
ムの小形化にとって非常に好ましい。しかしこの冷却法
を実現するには、素子内部に冷媒の通路を形成する技術
が必要であり、これが非常に難しい。とくに素子内部に
分岐する冷媒通路を形成することは至難である。素子部
と冷却部を別々に作って貼り合わせることも考えられる
が、この場合には接着法が問題になる。また冷却媒体と
して水等を用いる場合には素子との電気的絶縁も問題に
なる。
が大きい問題である。特に大容量の素子では極めて大き
な放熱フィンなどを必要とし、しかも素子と放熱部の熱
抵抗を極少にすべく両者を密着させる技術に多くの問題
を含む。沸騰性の冷媒に半導体素子を浸す方法は、効率
のよい冷却方法であるが、これは材料やシステムが高価
になり、また表面からの冷却があるので素子が大形化し
た場合その中心部の温度が高くなってしまい電流密度が
制限される、といった難点がある。これに対して、素子
内部を直接冷却することができれば、冷却効果とシステ
ムの小形化にとって非常に好ましい。しかしこの冷却法
を実現するには、素子内部に冷媒の通路を形成する技術
が必要であり、これが非常に難しい。とくに素子内部に
分岐する冷媒通路を形成することは至難である。素子部
と冷却部を別々に作って貼り合わせることも考えられる
が、この場合には接着法が問題になる。また冷却媒体と
して水等を用いる場合には素子との電気的絶縁も問題に
なる。
（発明の目的）
本弁明は上記した点に鑑みなされたもので、半導体素子
基板と冷却用部材とを簡便な工程で一イ水化するように
した半導体装置の製造方法を提供することを目的とする
。
基板と冷却用部材とを簡便な工程で一イ水化するように
した半導体装置の製造方法を提供することを目的とする
。
本発明者等の実験によれば、表面粗さ５００人程度以下
に鏡面研磨されたシリコンなどの半導体基板同士、また
はこのような半導体基板と同様に鏡面研磨されたセラミ
ックス基板とを、実質的に異物の介在しないクラス１程
度の清浄な雰囲気下で接着させ、２００℃以上に加熱す
ると、強固な一体化基板が得られることが見出されてい
る。本弁明は以上の知見に基き、鏡面研磨された半導体
素子基板と、同じく鏡面研磨された冷却用部材とを、研
削面同士を清浄な雰囲気下で直接密着させて熱処理して
一体化することを骨子とする。
に鏡面研磨されたシリコンなどの半導体基板同士、また
はこのような半導体基板と同様に鏡面研磨されたセラミ
ックス基板とを、実質的に異物の介在しないクラス１程
度の清浄な雰囲気下で接着させ、２００℃以上に加熱す
ると、強固な一体化基板が得られることが見出されてい
る。本弁明は以上の知見に基き、鏡面研磨された半導体
素子基板と、同じく鏡面研磨された冷却用部材とを、研
削面同士を清浄な雰囲気下で直接密着させて熱処理して
一体化することを骨子とする。
本発明によれば、極めて簡便に冷却用部材を一体化した
半導体素子が得られる。冷却用部材の鏡面研磨面に予め
冷媒を流すための溝を形成しておけば、複雑な冷媒通路
を持った、冷却効率の高い半導体素子が実現する。また
冷却用部材として素子基板と同種の半導体基板を用い、
接着後に冷媒通路となる内壁を酸化して酸化膜を形成す
れば、素子と冷媒との間の電気的絶縁も確実になる。
半導体素子が得られる。冷却用部材の鏡面研磨面に予め
冷媒を流すための溝を形成しておけば、複雑な冷媒通路
を持った、冷却効率の高い半導体素子が実現する。また
冷却用部材として素子基板と同種の半導体基板を用い、
接着後に冷媒通路となる内壁を酸化して酸化膜を形成す
れば、素子と冷媒との間の電気的絶縁も確実になる。
以下本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（Ｃ）は一実施例による冷却用部材一体
化型サイリスタの製造工程を示す。第１図（ａ）におい
て、１１はＳ１サイリスタ基板であり、ｎ型ベース層１
２．ｎ型ベース層１４゜ｎ＋型カソード層１３およびｎ
＋型アノード層１５を持つ。このサイリスタ基板１１の
一面、即ちカソード層１３側の面は５００Å以下の表面
粗さに鏡面研磨されている。１６は冷却用部材としての
３ｉ基板であり、その表面には冷媒通路となる溝１７が
形成されている。この３ｉ基板１６の溝１７が形成され
た面もサイリスタ基板１１と同様に鏡面研磨されている
。これらの基板の表面がよごれている場合には脱脂やク
リーニングが必要である。Ｓｉ基板の場合、標準的なり
リーニング法は、トリクレン煮沸→メタノール置換→水
洗→Ｈ２０２／Ｈ２Ｓ○４＝１／３溶液中煮沸→水洗で
ある。更に接着部の電気的接触をよくするためにはＨＦ
水溶液に浸し過剰な自然酸化膜を除去する。その侵水洗
し、スピンナ処理により脱水する。この脱水処理で１０
０℃以上の乾燥は接着力を減するので好ましくない。
化型サイリスタの製造工程を示す。第１図（ａ）におい
て、１１はＳ１サイリスタ基板であり、ｎ型ベース層１
２．ｎ型ベース層１４゜ｎ＋型カソード層１３およびｎ
＋型アノード層１５を持つ。このサイリスタ基板１１の
一面、即ちカソード層１３側の面は５００Å以下の表面
粗さに鏡面研磨されている。１６は冷却用部材としての
３ｉ基板であり、その表面には冷媒通路となる溝１７が
形成されている。この３ｉ基板１６の溝１７が形成され
た面もサイリスタ基板１１と同様に鏡面研磨されている
。これらの基板の表面がよごれている場合には脱脂やク
リーニングが必要である。Ｓｉ基板の場合、標準的なり
リーニング法は、トリクレン煮沸→メタノール置換→水
洗→Ｈ２０２／Ｈ２Ｓ○４＝１／３溶液中煮沸→水洗で
ある。更に接着部の電気的接触をよくするためにはＨＦ
水溶液に浸し過剰な自然酸化膜を除去する。その侵水洗
し、スピンナ処理により脱水する。この脱水処理で１０
０℃以上の乾燥は接着力を減するので好ましくない。
この様な前処理工程を経た二枚の基板を、第１図（ｂ）
に示すように、ゴミなどの異物が含まれない例えばクラ
ス１以下のクリーンルーム内で研削面同士を接触させて
接着する。両基板の水洗からこの接着までに要する時間
は１０分以内、好ましくは５分以内とする。得られた接
着基板は２００ ’Ｃ〜１３００℃で加熱して接着強度
を向上させる。特に３ｉ基板を用いたこの実施例の場合
好ましい熱処理温度は１０００℃〜１３００’Ｃである
。この熱処理工程で酸化性の雰囲気を使うか、あるいは
別途水蒸気等の酸化性雰囲気で加熱すれば、第１図（Ｃ
）に示すように基板１１と１６の接着面に沿って冷媒通
路となる満１７の内壁に酸化！ＩＩ １８が形成される
。
に示すように、ゴミなどの異物が含まれない例えばクラ
ス１以下のクリーンルーム内で研削面同士を接触させて
接着する。両基板の水洗からこの接着までに要する時間
は１０分以内、好ましくは５分以内とする。得られた接
着基板は２００ ’Ｃ〜１３００℃で加熱して接着強度
を向上させる。特に３ｉ基板を用いたこの実施例の場合
好ましい熱処理温度は１０００℃〜１３００’Ｃである
。この熱処理工程で酸化性の雰囲気を使うか、あるいは
別途水蒸気等の酸化性雰囲気で加熱すれば、第１図（Ｃ
）に示すように基板１１と１６の接着面に沿って冷媒通
路となる満１７の内壁に酸化！ＩＩ １８が形成される
。
以上のように本実施例によれば、極めて簡単に
・冷却用部品を一体化したサイリスタを得ることができ
る。しかも冷媒通路は接着すべき面に予め溝を形成する
ことにより得られるので、複雑な分岐を持つものであっ
ても加工は容易である。またこの冷媒通路は、一体化後
に内壁に酸化膜を形成することによって、素子との電気
的分離が簡単かつ確実に行われる。更にこの実施例では
、素子基板と冷却用部材が同じＳｉであるため熱膨張率
が等しく、接着が確実かつ強固なものとなる。
・冷却用部品を一体化したサイリスタを得ることができ
る。しかも冷媒通路は接着すべき面に予め溝を形成する
ことにより得られるので、複雑な分岐を持つものであっ
ても加工は容易である。またこの冷媒通路は、一体化後
に内壁に酸化膜を形成することによって、素子との電気
的分離が簡単かつ確実に行われる。更にこの実施例では
、素子基板と冷却用部材が同じＳｉであるため熱膨張率
が等しく、接着が確実かつ強固なものとなる。
第２図は本発明の他の実施例による冷却用部材一体化型
サイリスタを示す。この実施例では、先の実施例と同様
の＄１サイリスク基板１１を、放熱フィンとして構成し
た８１基板２１と直接接着して一体化している。その接
着の工程は先の実施例と同様である。このように、必ず
しも接着部に冷媒通路を持たない冷却用部材を一体化す
る場合にも本発明は有効である。
サイリスタを示す。この実施例では、先の実施例と同様
の＄１サイリスク基板１１を、放熱フィンとして構成し
た８１基板２１と直接接着して一体化している。その接
着の工程は先の実施例と同様である。このように、必ず
しも接着部に冷媒通路を持たない冷却用部材を一体化す
る場合にも本発明は有効である。
以上の実施例のように、半導体素子基板と冷却用部材と
が同種の半導体である場合には、熱膨張率の整合等の点
で接着が容易かつ確実に行われるが、本発明は冷却用部
材として素子基板とは異なる半導体を用いた場合、ある
いは炭化硅素、窒化硅素、窒化アルミニウム、アルミナ
、ベリリアなどのセラミックスを用いた場合にも有効で
ある。
が同種の半導体である場合には、熱膨張率の整合等の点
で接着が容易かつ確実に行われるが、本発明は冷却用部
材として素子基板とは異なる半導体を用いた場合、ある
いは炭化硅素、窒化硅素、窒化アルミニウム、アルミナ
、ベリリアなどのセラミックスを用いた場合にも有効で
ある。
第３図はその様な実施例による構造を示す。即ち裏面の
鏡面研磨面に酸化Ｍ３２が形成された半導体素子基板３
１と、鏡面研磨面に冷媒通路３４が形成されたアルミナ
基板３３とを、研磨面同士を直接接着して一体している
。このようにセラミックス基板を冷却用部材として用い
る場合にも、先の実施例に準じてその鏡面研磨面の脱脂
やクリーニングを行なうことにより、強固な接着体を得
ることができる。但し接着強度を高めるための熱処理は
、熱膨張率の差が大きい場合には、熱応力による素子の
破壊が起こらない温度範囲に止める必要がある。
鏡面研磨面に酸化Ｍ３２が形成された半導体素子基板３
１と、鏡面研磨面に冷媒通路３４が形成されたアルミナ
基板３３とを、研磨面同士を直接接着して一体している
。このようにセラミックス基板を冷却用部材として用い
る場合にも、先の実施例に準じてその鏡面研磨面の脱脂
やクリーニングを行なうことにより、強固な接着体を得
ることができる。但し接着強度を高めるための熱処理は
、熱膨張率の差が大きい場合には、熱応力による素子の
破壊が起こらない温度範囲に止める必要がある。
その池水発明はその趣旨を逸鋭しない範囲で種々変形実
施することができる。
施することができる。
第１図（ａ）〜（Ｃ’）は本発明の一実施例によるサイ
リスタの製造工程を示す図、第２図および第３図は他の
実施例による素子構造を示す図である。 １１・・・Ｓｉサイリスタ基板、１２・・・ｎ型ベース
層、１３・・・ｎ＋型カソード層、１４・・・ｎ型ベー
ス層、１５・・・ｎ＋型アノード層、１６・・・冷Ｗ用
Ｓ１基板、１７・・・冷媒通路溝、１８・・・酸化膜、
２１・・・冷却用３ｉ基板、３１・・・半導体素子基板
、３２・・・酸化膜、３３・・・冷却用アルミナ基板、
３４・・・冷媒通路溝。 出願人代理人 弁理士 鈴江武彦 第１囚 Ｎ２図 第３図
リスタの製造工程を示す図、第２図および第３図は他の
実施例による素子構造を示す図である。 １１・・・Ｓｉサイリスタ基板、１２・・・ｎ型ベース
層、１３・・・ｎ＋型カソード層、１４・・・ｎ型ベー
ス層、１５・・・ｎ＋型アノード層、１６・・・冷Ｗ用
Ｓ１基板、１７・・・冷媒通路溝、１８・・・酸化膜、
２１・・・冷却用３ｉ基板、３１・・・半導体素子基板
、３２・・・酸化膜、３３・・・冷却用アルミナ基板、
３４・・・冷媒通路溝。 出願人代理人 弁理士 鈴江武彦 第１囚 Ｎ２図 第３図
Claims (3)
- （１）鏡面研磨面を有する半導体素子基板と鏡面研磨面
を有する冷却用部材とを、研磨面同士を実質的に異物の
介在しない清浄な雰囲気下で密着させ、２００℃以上の
熱処理を行なつて一体化することを特徴とする半導体装
置の製造方法。 - （２）前記冷却用部材は前記半導体素子基板との接着面
に冷媒を流す溝が予め形成されている特許請求の範囲第
１項記載の半導体装置の製造方法。 - （３）前記冷却用部材は前記半導体素子基板と同種の半
導体基板である特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293985A JPS61183949A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293985A JPS61183949A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183949A true JPS61183949A (ja) | 1986-08-16 |
| JPH0573063B2 JPH0573063B2 (ja) | 1993-10-13 |
Family
ID=12096595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293985A Granted JPS61183949A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61183949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179043A (en) * | 1989-07-14 | 1993-01-12 | The Texas A&M University System | Vapor deposited micro heat pipes |
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
| WO1998003996A1 (en) * | 1996-07-22 | 1998-01-29 | Northrop Grumman Corporation | Microchannel cooling of high power semiconductor devices |
-
1985
- 1985-02-08 JP JP2293985A patent/JPS61183949A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
| US5179043A (en) * | 1989-07-14 | 1993-01-12 | The Texas A&M University System | Vapor deposited micro heat pipes |
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| WO1998003996A1 (en) * | 1996-07-22 | 1998-01-29 | Northrop Grumman Corporation | Microchannel cooling of high power semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573063B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110772B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
| US6388290B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
| US7119400B2 (en) | Isotopically pure silicon-on-insulator wafers and method of making same | |
| JPS61183949A (ja) | 半導体装置の製造方法 | |
| DE3669418D1 (de) | Traegerscheibe fuer halbleiteranordnung aus siliziumcarbid. | |
| JPH01261283A (ja) | 電気絶縁材料製の基体への銅板の接合法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
| KR920022453A (ko) | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| JP3188070B2 (ja) | 熱電発電モジュール | |
| JPH0774328A (ja) | Ｓｏｉ基板 | |
| JPS62216251A (ja) | 高熱伝導性基板 | |
| JP5358159B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH02161748A (ja) | 半導体ウェハの製造方法 | |
| JPH0428257A (ja) | 半導体装置 | |
| JPS61232661A (ja) | シリコン結晶体の接合方法 | |
| JPS63293813A (ja) | 半導体基板 | |
| KR100392983B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP2643406B2 (ja) | 酸化膜の形成方法及び酸化装置 | |
| JPS60121777A (ja) | シリコン結晶体の接合方法 | |
| JPS6224641A (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |