CN107484431B - 半导体基板的制造方法 - Google Patents

半导体基板的制造方法 Download PDF

Info

Publication number
CN107484431B
CN107484431B CN201680013438.0A CN201680013438A CN107484431B CN 107484431 B CN107484431 B CN 107484431B CN 201680013438 A CN201680013438 A CN 201680013438A CN 107484431 B CN107484431 B CN 107484431B
Authority
CN
China
Prior art keywords
layer
substrate
temporary base
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680013438.0A
Other languages
English (en)
Other versions
CN107484431A (zh
Inventor
加藤光治
宇佐见保
岛田忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ltd Mtec
Original Assignee
Ltd Mtec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ltd Mtec filed Critical Ltd Mtec
Publication of CN107484431A publication Critical patent/CN107484431A/zh
Application granted granted Critical
Publication of CN107484431B publication Critical patent/CN107484431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的半导体基板的制造方法包括：氢层形成工序，在该氢层形成工序中，在由第1半导体材料的单晶形成的第1基板(2)上形成氢层(3)；接合工序，在该接合工序中，使第1基板与临时基板(4)接合；第1分离工序，在该第1分离工序中，以氢层为边界使第1基板分离，将第1基板的分离出的表面侧的部分作为第1薄膜层(22)而保留在临时基板上；支承层形成工序，在该支承层形成工序中，在保留有第1薄膜层的临时基板上形成由第2半导体材料形成的支承层(6)；第2分离工序，在该第2分离工序中，将临时基板去除；以及切除工序，在该切除工序中，将基板的周缘部(72)切除。

Description

半导体基板的制造方法
技术领域
本发明涉及半导体基板的制造方法。详细而言，涉及以低成本制造晶体缺陷较少的高耐压元件用半导体基板的半导体基板的制造方法。
背景技术
作为高电压用途的半导体元件的基板，带隙宽度较大的碳化硅(以下也称为“SiC”。)半导体基板受到关注。图18表示由SiC构成的通常的纵向结构的MOSFET(100)的截面构造。在元件用支承基板110上通过外延生长形成有有源层120，在该有源层120的区域形成源极101、漏极102以及栅极103。源极101与漏极102之间的电流的导通和切断由栅极103控制。导通时的漏极电流i在漏极102与形成在元件用支承基板110的底面的漏极电极104之间流动。
元件用支承基板110是供电流纵向(图中的上下方向)流动的区域，设为具有20mΩ·cm以下的低电阻率。另一方面，有源层120需要对高电压进行耐压，因此设为具有比元件用支承基板110高2个数量级～3个数量级的电阻率。使用SiC的半导体元件的特征在于，由于带隙宽度较大，因此能使有源层120的厚度薄至5μm～10μm左右。关于元件用支承基板110的厚度，为了防止单晶基板在处理时产生裂纹等，在6英寸基板的情况下，将元件用支承基板110的厚度设为300μm左右。有源层120通过外延生长而形成在元件用支承基板110上，因此有源层120的结晶性依赖于成为基底的元件用支承基板110。因此，元件用支承基板110的SiC的晶体品质变得重要。
SiC是由晶格常数不同的碳和硅形成的化合物，因此在元件基板经常产生晶体缺陷。尤其在功率元件用途中，晶体缺陷是致命的，因此为了减少晶体缺陷而进行了各种处理，但相应地元件基板的成本增加了。因此，作为外延生长的有源层120的基底的元件用支承基板110的晶体缺陷的减少与成本的降低这两者的兼顾成为课题。另外，在图18所示那样的纵向结构的情况下，为了使电流纵向流动，元件用支承基板110需要降低电阻率，因此添加高浓度的氮而成为N型半导体。但是，存在因高浓度的氮而导致晶体缺陷进一步增加这样的问题。
为了减少晶体缺陷和降低成本，公知有将结晶性较好的单晶层接合于低成本的多晶基板之上的方法。例如有如下的基板制造方法：在多晶SiC支承体上进行非晶硅的蒸镀，使该多晶SiC支承体与单晶SiC基板接合，通过直接接合而一体化(参照专利文献1)。另外，也有采用使用了FAB枪(Fast Atomic Gun)的表面活性化方法进行基板的贴合的例子(参照非专利文献1)。另外，为了使两片半导体层贴合，有如下方法：对各半导体层的表面照射氩等非活性的杂质而暂时非晶质化，通过两片半导体层接合之后的热处理而再结晶化。采用该方法，能够确认在两片半导体层的贴合界面处，在原子级别上具有连续性(参照非专利文献1、2)。
根据上述见解，也考虑通过使结晶性不受限的便宜的多晶基板与结晶性良好的单晶基板接合，来形成便宜且结晶性良好的基板。
但是，那种基板具有接合界面，因此当在局部存在接合缺陷时，会导致元件的成品率下降。若为了进行无缺陷的接合而进行用于提高两个基板的表面的平坦度的研磨，则存在导致研磨成本昂贵这样的问题。另外，难以消除存在于接合界面的各种原子成分、因贴合装置等而产生的微粒的卷入。通过接合来形成元件基板的方法的最大问题在于，接合界面最终存在于半导体基板。
针对所述问题，提出了最终不具有接合界面的半导体基板的制造方法(参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特表2004-503942号
专利文献2：日本特开2002-280531号
非专利文献
非专利文献1：S.Essig及其他，Fast atom beam-activated n-Si/n-GaAs waferbonding with high interfacial transparency and electrical conductivity，JOURNAL OF APPLIED PHYSICS 113，203512(2013)
非专利文献2：J.Suda及其他，Characterization of 4H-SiC HomoepitaxialLayers Grown on 100-mm-Diameter 4H-SiC/Poly-SiC Bonded Substrates，ICSCRM2013by Suda Kyoto University，Author corrected paper：Th-P-62
非专利文献3：N.Hatta及其他，Low-resistance 4H-SiC/Poly-SiC BondedInterfaces Fabricated by a Surface-Activated-Bonding Method，ECSCRM 2014byHatta SICOXS Co.
发明内容
发明要解决的问题
如上所述，以往，通过在一定厚度的元件用支承基板的表层使由单晶形成的薄膜层外延生长，来制造高电压用途的半导体元件的基板。由于本来不考量该元件用支承基板的结晶性，所以也可以考虑使用便宜的多晶半导体基板。但是，通常难以使结晶性良好的单晶半导体层在结晶性不受限的半导体基板上生长。这是因为，能在结晶性不受限的较厚的层上生长的层将成为结晶性不受限的层。另一方面，将元件用支承基板形成为单晶半导体的做法不仅昂贵，而且过于浪费。
为了解决该问题，提出了通过使结晶性不受限的便宜的厚基板与结晶性良好的基板的薄膜层贴合来形成便宜且结晶性良好的元件基板的各种方法。但是，在使多晶基板与单晶基板接合的以往的制造方法中，在完成的半导体基板存在接合界面，因此难以获得高品质的半导体基板。针对此问题，在专利文献2中公开了一种通过贴合来制造最终不存在接合界面的半导体基板的方法。
在专利文献2所记载的制造方法中，在将基底基板粘贴到形成有泥质弱层(日文：泥弱層)的单晶SiC基板之后，进行热处理而在泥质弱层使单晶SiC基板剥离，从而形成在基底基板上层叠有单晶SiC层的堆积用基板。然后，在将支承体堆积到该单晶SiC层上之后，将基底基板去除。由此，获得在成为元件的活性区域的单晶SiC层上堆积有支承体的半导体基板。但是，通常，当在较薄的单晶SiC层上形成较厚的支承体层时，特别地，因其周缘部分的结晶性的不均匀性而产生内部应力的不均匀。因此，存在当将所述基底基板那样的临时固定部件去除之后发生翘曲这一大问题。特别是在SiC的情况下，是在1200℃～1600℃的高温下进行气相生长，容易在晶圆周缘部分产生应力的不均匀。
因而，为了对使结晶性不受限的便宜的基板与结晶性良好的基板的薄膜层贴合而最终不存在接合界面的高品质的半导体基板进行实用化，需要改良用于设置所述支承体层的构造以及工序，消除在半导体基板产生的内部应力的不均匀。
本发明是鉴于所述现状而做成的，目的在于提供以低成本制造晶体缺陷较少的高耐压元件用半导体基板的半导体基板的制造方法以及晶体缺陷较少的高耐压元件用的半导体基板。
用于解决问题的方案
本发明如下述。
1.一种半导体基板的制造方法，其特征在于，包括：氢层形成工序，在该氢层形成工序中，在由第1半导体材料的单晶形成的第1基板的距表面预定深度的位置注入氢离子而形成氢层；接合工序，在该接合工序中，使上述第1基板的上述表面与临时基板接合；第1分离工序，在该第1分离工序中，以上述氢层为边界使与上述临时基板接合了的上述第1基板分离，将上述第1基板的分离出的上述表面侧的部分作为第1薄膜层而保留在上述临时基板上；支承层形成工序，在该支承层形成工序中，在保留了上述第1薄膜层的上述临时基板上形成由第2半导体材料形成的支承层；第2分离工序，在该第2分离工序中，将上述临时基板去除，从而获得在上述支承层上层叠有上述第1薄膜层的第2基板；以及切除工序，在该切除工序中，将自上述第2基板的外周起预定范围的周缘部切除，上述第1基板为圆板状或圆柱状，上述临时基板的与上述第1基板接合的面的外形的直径为上述第1基板的直径以上，在上述切除工序中，至少将超过上述第1薄膜层的直径的部分作为上述周缘部而去除掉。
2.根据上述1.所述的半导体基板的制造方法，其中，在上述临时基板的要与上述第1基板接合的表面上形成有接合层，在上述第2分离工序中，保留上述接合层地去除上述临时基板，从而在上述第2基板层叠有上述接合层，上述半导体基板的制造方法具有自上述第2基板将上述接合层去除的接合层去除工序。
3.根据上述2.所述的半导体基板的制造方法，其中，上述临时基板为碳基板，上述接合层由SiC多晶形成。
4.根据上述2.所述的半导体基板的制造方法，其中，上述临时基板为SiC基板，上述接合层由SiO2形成。
5.根据上述1.所述的半导体基板的制造方法，其中，在上述第1基板的上述表面形成有第1接合层，在上述临时基板的要与上述第1基板接合的表面上形成有第2接合层，在上述接合工序中，使上述第1基板的形成有上述第1接合层的表面与上述临时基板的形成有上述第2接合层的表面接合，上述第1接合层由SiO2以及Si中的一者形成，上述第2接合层由另一者形成。
6.根据上述5.所述的半导体基板的制造方法，其中，上述临时基板为碳基板，上述第1接合层由Si形成，上述第2接合层由SiO2形成。
7.根据上述1.所述的半导体基板的制造方法，其中，在上述第1基板的上述表面上形成有由SiO2形成的第1接合层，上述临时基板为Si基板，在上述接合工序中，使上述第1基板的形成有上述第1接合层的表面与上述Si基板的表面接合。
8.根据上述1.至7.中任一项所述的半导体基板的制造方法，其中，上述半导体基板的制造方法具有缓冲层形成工序，在该缓冲层形成工序中，在上述临时基板上的利用上述第1分离工序保留了上述第1薄膜层的那一侧形成由第3半导体材料形成的缓冲层，在上述支承层形成工序中，在上述缓冲层上形成上述支承层，上述第2基板在上述支承层上层叠有上述缓冲层以及上述第1薄膜层。
9.根据上述1.至7.中任一项所述的半导体基板的制造方法，其中，上述第1半导体材料以及上述第2半导体材料为SiC，上述支承层由单晶或多晶形成。
10.根据上述1.至7.中任一项所述的半导体基板的制造方法，其中，上述第1半导体材料为GaN或氧化镓，上述第2半导体材料为SiC，上述支承层由单晶或多晶形成。
11.根据上述8.所述的半导体基板的制造方法，其中，上述第3半导体材料为SiC，上述缓冲层为多晶或非晶质。
12.根据上述1.至7.中任一项所述的半导体基板的制造方法，其中，上述半导体基板的制造方法具有杂质导入工序，在该杂质导入工序中，向上述第1薄膜层的表层部以及上述支承层的上述第1薄膜层侧的界面部中的至少一者导入高浓度的杂质。
根据上述半导体基板的制造方法制造的一种半导体基板包括：第1薄膜层，其由第1半导体材料的单晶形成；支承层，其在上述第1薄膜层上成膜，由SiC多晶形成；以及元件形成用单晶层，其在上述第1薄膜层的与上述支承层相反的一侧的表面上成膜，由单晶形成，上述第1半导体材料为SiC、GaN以及氧化镓中的任一者，上述元件形成用单晶层由SiC、GaN以及氧化镓中的任一者形成。
根据上述半导体基板的制造方法制造的另一种半导体基板包括：第1薄膜层，其由第1半导体材料的单晶形成；缓冲层，其在上述第1薄膜层上成膜，由多晶SiC或非晶质SiC形成；支承层，其在上述缓冲层上成膜，由SiC多晶形成；以及元件形成用单晶层，其在上述第1薄膜层的与上述支承层相反的一侧的表面上成膜，由单晶形成，上述第1半导体材料为SiC、GaN以及氧化镓中的任一者，上述元件形成用单晶层由SiC、GaN以及氧化镓中的任一者形成。
发明的效果
采用本发明的半导体基板的制造方法，由于包括：氢层形成工序，在该氢层形成工序中，在由第1半导体材料的单晶形成的第1基板形成氢层；接合工序，在该接合工序中，使上述第1基板与临时基板接合；第1分离工序，在该第1分离工序中，以上述氢层为边界使上述第1基板分离，将第1薄膜层保留在上述临时基板上；支承层形成工序，在该支承层形成工序中，形成由第2半导体材料形成的支承层；第2分离工序，在该第2分离工序中，将上述临时基板去除，从而获得第2基板；以及切除工序，在该切除工序中，自上述第2基板将周缘部切除，所以能够形成结晶性不受限的便宜的支承层来作为基底，形成在该支承层的表面上层叠有单晶的第1薄膜层的半导体基板。即，使自高品质的单晶的第1基板分离的第1薄膜层较薄，从而即使单晶的第1基板昂贵，也能使第1薄膜层为低成本。另外，即使支承层需要数百μm的厚度，由于结晶性不受限，因此也能进行高速生长的成膜，实现低成本。
另外，由于在最终的半导体基板不存在第1基板与临时基板的接合界面，所以能够排除掉在接合界面发生的由于各种金属的存在、在接合时混入的各种微粒而导致的接合缺陷。另外，第1基板与临时基板的接合面不必一定完整，因此也能简化为了接合而进行的各基板表面的平坦化处理。
并且，由于将第2基板的周缘部去除，所以能将因支承层的高速的成膜而尤其在周缘部产生的内部应力不均匀的部分切断分离，形成翘曲较少的实用的半导体基板。
由此，能够便宜地实现在低成本的支承层上形成有为了使成为半导体元件的有源层的单晶外延生长而所需的高品质的较薄的单晶层并且翘曲较小的半导体基板。
另外，上述第1基板为圆板状或圆柱状，上述临时基板的外形的直径为上述第1基板的直径以上，上述切除工序至少将超过上述第1薄膜层的直径的部分作为上述预定范围的周缘部而去除掉，所以能够最大程度地利用由昂贵的单晶形成的第1薄膜层，并且能够有效地去除晶圆周缘部，从而能够减小基板的翘曲。
当在上述临时基板的表面上形成有接合层、在上述第2分离工序中保留上述接合层地将上述临时基板去除并且具有自上述第2基板将上述接合层去除的接合层去除工序的情况下，能够更加容易地去除临时基板，并且也能对去除的临时基板进行再利用。另外，由于利用接合层去除工序自最终的半导体基板去除接合层，所以能够获得结晶性良好且平坦的第1薄膜层的表面。
在上述临时基板为碳基板并且上述接合层由SiC多晶形成的情况下，能使第1基板表面与接合层表面在利用FAB枪、离子束进行了活性化之后贴合起来，通过碳基板的焚烧等，容易进行临时基板4的分离。
另外，在上述临时基板为SiC基板并且上述接合层由SiO2形成的情况下，能够利用羟基的效果在室温下使水介入而容易地进行接合，能够利用氢氟酸等将SiO2层去除，从而进行临时基板4的分离。
在上述第1基板的上述表面形成有第1接合层，在上述临时基板的与上述第1基板接合的表面上形成有第2接合层，在上述接合工序中，使上述第1基板的形成有上述第1接合层的表面与上述临时基板的形成有上述第2接合层的表面接合，上述第1接合层由SiO2以及Si中的一者形成，上述第2接合层由另一者形成，在这种情况下，能够利用羟基彼此的界面容易地进行接合。
在上述临时基板为碳基板、上述第1接合层由Si形成并且上述第2接合层由SiO2形成的情况下，利用羟基彼此的界面使第1基板与碳基板的接合容易进行，能够通过焚烧等容易地去除碳基板。
在上述第1基板的上述表面形成有由SiO2形成的第1接合层，上述临时基板为Si基板，在上述接合工序中，使上述第1基板的形成有上述第1接合层的表面与上述Si基板的表面接合，在这种情况下，能够利用羟基容易地使第1基板与Si基板接合，并能通过磨削、浸蚀等容易地去除Si基板。
当具有在上述临时基板上的保留有上述第1薄膜层的那一侧形成由第3半导体材料形成的缓冲层的缓冲层形成工序的情况下，能够平坦且均匀地形成在临时基板上的存在第1薄膜层的整个面上形成的缓冲层。并且，由于在该缓冲层上形成有支承层，所以能使支承层均质地生长而减少晶体缺陷。另外，能够减少在支承层的周缘部产生的应力不均匀。
在上述第1半导体材料以及上述第2半导体材料为SiC并且上述支承层由单晶或多晶形成的情况下，能够形成层叠有由结晶性良好的SiC单晶形成的第1薄膜层和结晶性不受限的SiC支承层的SiC半导体基板。由此，能在作为高品质的SiC单晶的第1薄膜层上使半导体元件用的高品质的SiC有源层外延生长。由于第1薄膜层极薄较佳(例如0.5μm)，所以虽然作为母材的SiC单晶(第1基板)昂贵，但只使用一部分即可。
另外，由于支承层的结晶性不受限，所以不用考虑晶体缺陷的密度，就能使需要300μm左右的厚度的支承层高速地生长，以低成本制造SiC半导体基板。另外，通过高浓度地添加氮等，能使结晶性不受限的SiC支承层成为低电阻。以往，在使用单晶SiC的情况下，由于当提高氮浓度时晶体缺陷增多这样的背反现象，氮浓度存在极限，使电阻率成为20mΩ·cm左右就是极限了。例如，图18所示的元件用支承基板110由单晶SiC形成，成为供有源层120外延生长的基底，并且具有作为支承基板的功能。为了降低元件用支承基板110的电阻率(20mΩ·cm左右)，处于氮浓度极高的状态，导致晶体缺陷的增加。相对于此，由于本发明中的第1薄膜层不需要具有作为支承基板的功能，所以能够降低氮浓度而减少晶体缺陷。另一方面，通过大幅地增加氮浓度，能使结晶性不受限的SiC支承层的电阻率低至10mΩ·cm以下。此外，也可以通过在SiC中混入其他的半导体材料来降低电阻率。能够这样实现远低于单晶SiC的低电阻化，在电流沿基板的纵向流动的半导体元件的用途中具有很大的好处。另外，结晶性不受限的SiC层能够比单晶SiC强韧，因此能使支承层的厚度比300μm薄，进一步实现SiC半导体基板的低成本化。
在上述第1半导体材料为GaN或氧化镓、上述第2半导体材料为SiC并且上述支承层由单晶或多晶形成的情况下，能够形成层叠有由结晶性良好的GaN单晶或氧化镓单晶形成的第1薄膜层和结晶性不受限的SiC支承层的半导体基板。由此，能在作为高品质的GaN单晶或氧化镓单晶的第1薄膜层上使半导体元件用的高品质的GaN或氧化镓的单晶层外延生长。
另外，由于由SiC形成的支承层的结晶性不受限，所以不用考虑晶体缺陷的密度，就能使需要300μm左右的厚度的支承层高速地生长，以低成本制造半导体基板。
在上述第3半导体材料为SiC并且上述缓冲层为多晶或非晶质的情况下，能够结晶性不受限地形成SiC缓冲层，该SiC缓冲层成为用于使结晶性不受限的SiC支承层在由结晶性良好的SiC单晶形成的第1薄膜层上较厚且均匀地生长的基底。
在具有向上述第1薄膜层的表层部以及/或者上述支承层的上述第1薄膜层侧的界面部导入高浓度的杂质的杂质导入工序的情况下，能够利用高浓度杂质层来减小由于作为单晶的第1薄膜层与多结晶的支承层之间的势垒而产生的界面电阻。
采用本发明的半导体基板的制造方法制造的半导体基板包括：第1薄膜层，其由第1半导体材料的单晶形成；支承层，其在上述第1薄膜层上成膜，由SiC多晶形成；以及元件形成用单晶层，其在上述第1薄膜层的与上述支承层相反的一侧的表面上成膜，由单晶形成，上述第1半导体材料为SiC、GaN以及氧化镓中的任一者，上述元件形成用单晶层由SiC、GaN以及氧化镓中的任一者形成，所以能够形成为韧性优异且最佳厚度的支承层，能在第1薄膜层上具有高品质的元件形成用单晶层。另外，由于第1薄膜层的厚度较薄即可，所以能比将单晶SiC基板用作支承基板的以往的半导体基板便宜。由于由SiC多晶形成的支承层成为支承基板，所以能使杂质浓度比单晶基板高而使支承基板成为低电阻。采用该半导体基板，能够形成厚度薄且适合高电力用途的SiC元件、GaN元件和氧化镓元件等。
另外，采用本发明的半导体基板的制造方法制造的另一半导体基板，由于具有由多晶SiC或非晶质SiC形成的缓冲层，所以能够使均匀性更高的支承层高速地成膜，形成为翘曲更小的低成本的半导体基板。
附图说明
图1是表示半导体基板的制造方法的剖视图。
图2是表示在临时基板上形成有单晶薄膜层(第1薄膜层)以及结晶性不受限的支承层的状态的俯视图以及剖视图。
图3是在氢层处分离了的SiC单晶薄膜层(第1薄膜层)的解理面的透射型电子显微镜(TEM)图像。
图4是表示在缓冲层上设置支承层的半导体基板的制造方法的剖视图。
图5是表示使用形成有接合层的临时基板的半导体基板的制造方法的剖视图。
图6是表示形成有接合层的临时基板的结构例的剖视图。
图7是表示使用分别形成有接合层的第1基板以及临时基板的半导体基板的制造方法的剖视图。
图8是表示使用形成有接合层的第1基板的半导体基板的制造方法的剖视图。
图9是表示在临时基板的两面分别形成第1薄膜层以及支承层的半导体基板的制造方法的剖视图。
图10是表示在另一临时基板的两面分别形成第1薄膜层以及支承层的半导体基板的制造方法的剖视图。
图11是表示用于形成成为半导体元件的有源层的元件形成用单晶层的制造工序的剖视图。
图12是表示在形成了成为半导体元件的有源层的元件形成用单晶层后设置支承层的制造方法的剖视图。
图13是用于对使用了FAB枪的基板的接合进行说明的示意图。
图14是表示半导体基板的构造的剖视图。
图15是表示由SiC多晶形成的支承层的中央部以及周缘部的结晶状态的扫描型电子显微镜(SEM)图像。
图16是表示半导体基板的翘曲的剖视图。
图17是表示作为周缘部而去除的范围与半导体基板的翘曲的大小的关系的曲线图。
图18是通常的纵向结构的半导体元件(MOSFET)的示意性的剖视图。
具体实施方式
图1是表示本发明的一实施方式的半导体基板的制造工序的示意性的剖视图，参照图1说明半导体基板的制造方法。
如图1的(a)～(f)所示，本制造工序包括：氢层形成工序(a)，在该氢层形成工序(a)中，在由第1半导体材料的单晶形成的第1基板2的距一表面预定的深度的位置注入氢离子而形成氢层3；接合工序(b)，在该接合工序(b)中，使第1基板2的上述表面与临时基板4接合；第1分离工序(c)，在该第1分离工序(c)中，以氢层3为边界使与临时基板4接合的第1基板2分离，将第1基板2的分离出的上述表面侧的部分作为第1薄膜层22而保留在临时基板4上；支承层形成工序(d)，在该支承层形成工序(d)中，在保留有第1薄膜层22的临时基板4上形成由第2半导体材料形成的支承层6；第2分离工序(e)，在该第2分离工序(e)中，将临时基板4去除，从而获得在支承层6上层叠有第1薄膜层22的第2基板7；以及切除工序(f)，在该切除工序(f)中，自第2基板7的外周将预定范围的周缘部72切除。
(氢层形成工序)
第1基板2由第1半导体材料的单晶形成，是结晶性良好的基板。第1半导体材料的种类没有特别限制，例如可以列举SiC、GaN和氧化镓等。如图1的(a)所示，在氢层形成工序中，在第1基板22的距一表面(图中的下表面侧)预定的深度(例如0.5μm的深度)的位置注入氢离子，从而形成氢层3。将第1基板2的由氢层3划分出的上述表面侧的部分称为薄膜部22，将薄膜部22的相反侧的部分称为基体部24。
(接合工序)
如图1的(b)所示，在接合工序中，使形成有氢层3的第1基板2的上述表面即薄膜部22的表面与临时基板4接合。临时基板4的材料没有特别限制，可以使用半导体(例如多晶SiC)、碳以及金属中的至少一者。另外，为了使临时基板4的接合以及之后的分离容易进行，可以预先在临时基板4的与第1基板2接合的接合面的表层部设置预定厚度的接合层44(参照图5)。第1基板2与临时基板4的接合方法没有特别限制，能够应用各种方法来使两者贴合(见后述)。
(第1分离工序)
接着，在第1分离工序中，在高温状态下以氢层3为边界使利用上述接合工序而与临时基板4接合了的第1基板2分离。由此，如图1的(c)所示，第1基板2的分离出的薄膜部22(以下称为第1薄膜层22。)被保留在临时基板4上。第1基板2的分离出的基体部24能够再次用作第1基板2。
(支承层形成工序)
在第1分离工序之后，在图1的(d)所示的支承层形成工序中，在保留了第1薄膜层22的临时基板4的整个面上形成由第2半导体材料形成的支承层6。第2半导体材料的种类没有特别限制，例如可以列举SiC、GaN等。另外，形成的支承层6的结晶性不受限，既可以是单晶也可以是多晶。因此，也能使数百μm的厚度的支承层6高速地生长。
(第2分离工序)
在上述支承层形成工序之后，如图1的(e)所示，在第2分离工序中将临时基板4去除，从而能够获得在支承层6上层叠有第1薄膜层22的第2基板7。通过本工序，从而支承单晶的第1薄膜层22的基板的任务由支承层6来承担。在图1的(e)中是将临时基板4整体去除，但也可以保留临时基板4的表层部地分离临时基板4。即，在第2分离工序中，也可以保留上述接合层44地去除临时基板4(参照图5)。在该情况下，接合层44与第2基板7的第1薄膜层22接触地残留下来。能够利用之后进行的接合层去除工序来去除该接合层44。
(切除工序)
在切除工序中，将自第2基板7的外周起预定范围的周缘部72切除。由此，能够完成半导体基板。能够根据与去除临时基板4之后发生的半导体基板的翘曲的关系，来适当地设定作为周缘部72而切除的范围(见后述)。图1的(f)表示将超出第1薄膜层22的外周(即，成为了母材的第1基板2的外周)的部分作为周缘部72切断去除了的状态。
利用以上的工序，能够获得在支承层6上具有第1薄膜层22且将自第2基板7的外周起预定范围的周缘部72切除而形成的半导体基板10。
图2表示利用上述支承层形成工序在临时基板4上形成了由SiC单晶形成的第1薄膜层22以及结晶性不受限的支承层6的状态。在本例中，第1薄膜层22的直径与作为其母材的圆板状的第1基板2的直径(6英寸)相等，厚度为0.5μm。另外，支承层6的直径与成为了其基底的圆板状的临时基板4的直径(8英寸)相等，厚度为300μm。临时基板4的厚度为2mm～10mm左右。另外，在图2中，用斜线表示要利用上述切除工序去除的周缘部72。
采用上述第1分离工序，在氢层3处将第1基板2劈开，从而形成第1薄膜层22。图3是图1和图2所示的由SiC单晶形成的第1薄膜层22的解理面的透射型电子显微镜(TEM)图像。这样，能在第1薄膜层22的解理面看到厚度方向上的数十nm的凹凸。也可以根据需要而将该凹凸研磨至Ra1nm左右的表面粗糙度。
(接合层去除工序)
为了使第1薄膜层22的表面平坦，本半导体基板的制造方法能够具有接合层去除工序。在接合层去除工序中，进行研磨等，以使第1薄膜层22达到所需的表面粗糙度。研磨的方法不受限，例如可以进行化学机械研磨(CMP)。
上述切除工序和接合层去除工序，哪一者先进行都可以。即，既可以在对第2基板7的第1薄膜层22的表面进行了研磨后将周缘部72去除，也可以在将周缘部72去除后对第1薄膜层22的表面进行研磨。
另外，如上所述，当在上述第2分离工序中保留接合层44地去除了临时基板4的情况下，在第2基板7的第1薄膜层22上层叠有接合层44(参照图5的(d))。能够利用接合层去除工序将该接合层44去除。由此，在上述接合工序中接合了的第1薄膜层22与临时基板4的接合界面层被完全去除，结晶性良好的第1薄膜层22的面露出表面。
另外，本半导体基板可以为了形成均质的支承层6而形成为在第1薄膜层22与支承层6之间设有缓冲层的结构。
(缓冲层形成工序)
图4的(a)表示在临时基板4上的利用上述第1分离工序而保留了第1薄膜层22的那一侧，形成由第3半导体材料形成的缓冲层5的缓冲层形成工序。第3半导体材料的种类没有特别限定，例如可以使用SiC。缓冲层5的结晶性不受限，可以形成为多晶或非晶质。
另外，在临时基板4上的存在第1薄膜层22的区域，缓冲层5以大致第1薄膜层22的厚度的量隆起。可以直接转移到下一工序，但在必要的情况下，也可以通过CMP等使缓冲层5的表面平坦化。
另外，在形成缓冲层5时，也可以对第1薄膜层22及其周边的临时基板4的表面进行粗抛，形成为使成为缓冲层5的半导体层(例如SiC多晶)易于生长的表面。
在缓冲层形成工序之后，可以进行与上述同样的支承层形成工序、第2分离工序、切除工序和接合层去除工序。在支承层形成工序中，如图4的(b)所示，在缓冲层5上形成支承层6。在不设置缓冲层5的情况下，在临时基板4上的存在第1薄膜层22的区域上生长的支承层6的结晶性与在不存在第1薄膜层22的区域即临时基板4的周缘部露出的区域上生长的支承层6的结晶性不同。通过设置缓冲层5，能在缓冲层5上生长出更加均质的支承层6。
如图4的(c)所示，在第2分离工序中去除了临时基板4之后的第2基板7形成为在支承层6上依次层叠有缓冲层5以及第1薄膜层22的构造。
图4的(d)表示利用切除工序将自第2基板7的外周起预定范围的周缘部72切除了的状态。此外，可以具有使结晶性良好的第1薄膜层22的表面平坦化的接合层去除工序。
利用以上的工序，能够获得在支承层6上具有缓冲层5以及第1薄膜层22且将自第2基板7的外周起预定范围的周缘部72去除而形成的半导体基板12。
另外，公知在单晶与多晶的界面处因带隙之差而形成势垒(参照非专利文献1、3等)。针对该势垒，理论上，在界面形成高浓度杂质层，通过诱发隧道效应，能够消除界面电阻。
(杂质导入工序)
例如，在将第1薄膜层22设为SiC单晶并将支承层6设为SiC多晶的情况下，在图1的(d)所示的支承层形成工序中，在第1薄膜层22与支承层6的界面形成高浓度N型层即可。另外，在图4的(b)所示的支承层形成工序中，在形成支承层6之前，通过向第1薄膜层22的表层注入氮离子而形成高浓度N型层即可。也可以是，在形成支承层6之前，在氮气氛中使氮进入到表层来形成高浓度N型层。除此之外，也可以是，在形成了支承层6之后(图1的(e)或图4的(c))，通过CMP等使第1薄膜层22侧的表面平坦化，然后通过离子注入的方式向单晶的第1薄膜层22与支承层6的界面添加氮，从而形成高浓度N型层。
用于如上述那样形成高浓度N型层的元素不限定于氮，也可以是磷等，只要是成为N型的元素，则可以广泛使用。
关于上述临时基板4，只要能够进行上述接合工序中的接合，并且能够进行上述第2分离工序中的去除，则上述临时基板4的材料、结构不受限。关于临时基板4，优选的是，所述接合以及所述去除容易进行，还能实现被去除了的部分的再利用。
因此，如图5的(a)所示，可以预先在临时基板4的与第1基板2接合的表面形成接合层44。临时基板4由主体部42和接合层44形成。然后，在接合工序中，如图5的(b)所示，使接合层44的表面与第1基板2(第1薄膜层22)接合。接着，利用第1分离工序以将第1薄膜层22保留在接合层44上的方式分离第1基板2的基体部24。然后，利用支承层形成工序在第1薄膜层22上形成支承层6(如图5的(c))。也可以在第1薄膜层22上设置缓冲层5，在缓冲层5上形成支承层6。然后，在第2分离工序中，能够保留接合层44地去除临时基板4的主体部42(图5的(d))。由此，虽然在第2基板7保留了接合层44，但最终能够利用接合层去除工序将接合层44去除(图5的(e))。
在图6中表示设有接合层的临时基板4的例子。图6的(a)是使用厚度约10mm(也可以为2mm左右)的碳基板421作为临时基板41的主体部并且形成了厚度约1μm的SiC多晶层441作为接合层的例子。在该情况下，在接合工序中，使SiC多晶层441的表面与由SiC单晶形成的第1基板2的表面接合。可以在利用FAB(Fast Atomic Beam，高速原子束)枪或离子束使这样的SiC层彼此的两个表面活性化后，将该SiC层彼此贴合。在使用FAB枪的情况下，使两个表面非结晶化地进行贴合，在界面残留有非结晶层或使非结晶层再结晶后得到的层(参照专利文献2、非专利文献1)。在使用离子束的情况下，金属起到糨糊的作用而使两个表面接合，该金属残留在界面上。这些存在于接合界面的层能够利用接合层去除工序去除掉，因此最终的半导体基板不会有问题。另外，第2分离工序中的临时基板4的分离通过碳基板421的焚烧等而容易进行。也可以机械性地或通过热应力来将碳基板421分离。
另外，图6的(b)是使用厚度约1mm的SiC基板422作为临时基板42的主体部并且形成了厚度约2μm的氧化硅膜442作为接合层的例子。氧化硅膜442是在SiC基板422的表面通过CVD生长(化学气相生长)或溅射而形成的，氧化硅膜442的表面粗糙度与SiC基板422的表面粗糙度(Ra：1nm左右)为相同程度。在该情况下，在接合工序中，使氧化硅膜442的表面与由SiC单晶形成的第1基板2的表面接合。利用羟基的效果，在室温下使水介入，能够容易地进行该接合。在支承层形成工序中，为了形成支承层6，首先，在不会使氧化硅膜442软化的温度即1200℃～1300℃的比较低的温度下，使SiC层在第1薄膜层22上气相生长至厚度达到10μm左右。公知在SiC的气相生长中，1200℃左右是反应限速区域，且成膜速度不快。但是，由于成为基底的第1薄膜层22是0.5μm左右的极薄的SiC层，所以刚开始需要使SiC在氧化硅膜442开始软化的温度以下的温度进行生长。然后，可以将温度提高到1500℃左右，使由SiC形成的支承层6高速生长。在1500℃左右的温度下，氧化硅膜442发生软化，但能以刚开始的10μm左右的SiC层为基础，使SiC层高速地生长。另外，能够利用氢氟酸等将氧化硅膜442去除，从而进行第2分离工序中的临时基板4的分离。
另外，图6的(c)是使用厚度约1mm的蓝宝石等的透明基板423作为临时基板的主体部并且形成了厚度约100nm的氮化镓(GaN)薄膜443作为接合层的例子。对透明基板423的表面以及GaN薄膜443的表面进行平坦化处理(Ra：1nm)。在该情况下，在接合工序中，使GaN薄膜443的表面与由SiC单晶形成的第1基板2的表面接合。与上述同样，可以在利用FAB枪或离子束进行了两个表面的活性化之后使这两者贴合。另外，利用自透明基板423侧照射激光而使Ga在GaN薄膜443熔融、析出的方法(由激光进行的提离方法)，能够容易地进行第2分离工序中的临时基板4的分离。
作为透明基板423，也可以使用热膨胀系数与第1薄膜层22的热膨胀系数相等的SiC基板。由于SiC基板具有穿透性，所以能够利用激光进行提离。
能够更加容易地进行第1基板2与临时基板4的接合。
图7表示这样的工序：预先在第1基板2的表面形成羟基薄膜，在临时基板4的要与第1基板2接合的表面上形成羟基薄膜，在上述接合工序中，使形成有羟基薄膜的第1基板2的表面与形成有羟基薄膜的临时基板4的表面接合而制造半导体基板。
如图7的(a)所示，在由第1半导体材料(例如SiC)的单晶形成的第1基板2的一表面(图中的下表面侧)，形成Si薄膜25来作为羟基薄膜。另外，在上述氢层形成工序中，在第1基板2的距所述一表面预定的深度(例如0.5μm的深度)的位置注入氢离子，从而形成氢层3。将第1基板2的由氢层3划分出的上述表面侧的部分称为薄膜部22，将薄膜部22的相反侧的部分称为基体部24。另外，将包括形成在表层的Si薄膜25在内的整体称为第1基板2。
另一方面，如图7的(b)所示，在由碳形成的临时基板4的与第1基板2接合的表面形成有SiO2薄膜45作为羟基薄膜。即，在本例中，临时基板4由碳基板42和SiO2薄膜45形成。然后，在接合工序中，如图7的(c)所示，使临时基板4的表层的SiO2薄膜45与第1基板2的表层的Si薄膜25接合。
接着，利用第1分离工序，将隔着Si薄膜25地接合在临时基板4上的薄膜部(第1薄膜层)22保留，并将第1基板2的基体部24分离(图7的(d))。接着，利用支承层形成工序在第1薄膜层22上形成支承层6(图7的(e))。例如可以通过热CVD形成SiC层(结晶性不受限)来作为支承层6。由于支承层6形成在直径比第1薄膜层22的直径大的临时基板4上，所以支承层6形成为覆盖第1薄膜层22的上表面和侧面部。另外，也可以在第1薄膜层22上设置缓冲层5，在该缓冲层5上形成支承层6。然后，在第2分离工序中，能将临时基板4去除(图7的(f))。构成临时基板4的碳基板42能通过焚烧来去除，SiO2薄膜45能通过浸蚀来去除。
由此，获得了层叠有Si薄膜25、第1薄膜层22以及支承层6的第2基板7。图7的(g)表示利用切除工序自第2基板7的外周将超过第1薄膜层22的直径的周缘部72切除并且通过浸蚀将残留的Si薄膜25去除了的状态。此外，若根据需要而通过CMP(化学机械研磨)使第1薄膜层22的表面平坦化，则能使用于形成半导体元件的高品质的单晶层(例如SiC单晶层)在该第1薄膜层22上外延生长等。另外，在图7的(a)所示的状态下，若在形成Si薄膜25之前通过CMP对薄膜部(第1薄膜层)22的表面进行研磨，则能在去除Si薄膜25之后不进行研磨而直接使单晶层外延生长。
在上述的例子中，由单晶形成的第1基板2的一表面的表面粗糙度Ra为0.1nm左右，能在该表面上形成Si薄膜25。Si薄膜25由多晶Si形成，例如能够通过等离子CVD法形成为50nm左右的厚度。另外，能够使构成临时基板4的碳基板的厚度为2mm左右，SiO2薄膜45的厚度为1μm左右。碳基板的表层是多孔的，表面粗糙度Ra为1mm左右，当通过CVD在碳基板的表面形成了厚度3μm左右的多晶的SiO2薄膜45之后，通过CMP研磨至厚度1μm左右，从而能够平坦化至Ra0.1nm左右。利用SiO2与Si的界面的羟基，来进行临时基板4的表层的SiO2薄膜45与第1基板2的表层的Si薄膜25的接合。详细而言，若Si薄膜25以及SiO2薄膜45的表面的平坦度为Ra0.1nm左右，则能够通过水的介入而在室温下容易地进行接合。
图8表示这样的工序：预先在第1基板2的表面形成羟基薄膜，使用Si基板作为临时基板4，在上述接合工序中，使第1基板2的形成有羟基薄膜的表面与临时基板4的表面接合而制造半导体基板。
如图8的(a)所示，在由第1半导体材料(例如SiC)的单晶形成的第1基板2的一表面(图中的下表面侧)形成SiO2薄膜26作为羟基薄膜。另外，在上述氢层形成工序中，通过在第1基板2的距所述一表面预定的深度(例如0.5μm的深度)的位置注入氢离子，从而形成氢层3。将第1基板2的由氢层3划分出的上述表面侧的部分称为薄膜部22，将该薄膜部22的相反侧的部分称为基体部24。另外，将包括形成在表层的SiO2薄膜26在内的整体称为第1基板2。
另一方面，图8的(b)所示的临时基板4为Si基板。然后，在接合工序中，如图8的(c)所示，使临时基板4与第1基板2的表层的SiO2薄膜26接合。利用SiO2与Si的界面的羟基进行该接合。详细而言，若Si薄膜25以及SiO2薄膜层45的表面的平坦度为Ra0.1nm左右，则能够通过水的介入而容易地进行接合。
接着，利用第1分离工序，将隔着SiO2薄膜26地接合在临时基板4上的薄膜部(第1薄膜层)22保留，并将第1基板2的基体部24分离(图8的(d))。接着，利用支承层形成工序在第1薄膜层22上形成支承层6(图8的(e))。例如可以通过热CVD形成SiC层(结晶性不受限)来作为支承层6。由于支承层6形成在直径比第1薄膜层22的直径大的临时基板4上，所以支承层6形成为覆盖第1薄膜层22的上表面和侧面部。另外，也可以在第1薄膜层22上设置缓冲层5，在该缓冲层5上形成支承层6。然后，在第2分离工序中，能将临时基板4去除(图8的(f))。由于临时基板4为Si基板，所以例如能够通过研磨使临时基板4薄壁化，然后通过浸蚀将临时基板4去除。
由此，获得了层叠有SiO2薄膜26、第1薄膜层22以及支承层6的第2基板7。图8的(g)表示利用切除工序自第2基板7的外周将超过第1薄膜层22的直径的周缘部72切除并且通过浸蚀将残留的SiO2薄膜26去除了的状态。然后，若根据需要而通过CMP对第1薄膜层22的表面进行研磨，则能使用于形成半导体元件的高品质的单晶层(例如SiC单晶层)在该第1薄膜层22上外延生长等。
图9表示图7所示的制造方法的变形例，这里只说明与图7的制造方法的不同之处。如图9的(b)所示，在由碳形成的临时基板4的上下两表面形成SiO2薄膜45来作为羟基薄膜。即，在本例中，临时基板4由碳基板42和形成在碳基板42的两个表面的SiO2薄膜45形成。然后，在接合工序中，如图9的(c)所示，分别使临时基板4的两个表层的SiO2薄膜45与两个第1基板2的表层的Si薄膜25接合。
接着，利用第1分离工序，将分别隔着Si薄膜25地接合在临时基板4的两面上的薄膜部(第1薄膜层)22保留，并将两个第1基板2的基体部24分离(图9的(d))。接着，利用支承层形成工序，在分别保留在临时基板4的两面上的第1薄膜层22上形成支承层6(图9的(e))。然后，在第2分离工序中，将临时基板4去除。图9的(f)表示去除了临时基板4的一面侧的基板。利用该制造方法，能够自临时基板4的各面分别获得如图9的(g)所示那样层叠第1薄膜层22以及支承层6而成的第2基板7。
图10表示图8所示的制造方法的变形例，这里只说明与图8的制造方法的不同之处。如图10的(a)所示，在由第1半导体材料(例如SiC)的单晶形成的第1基板2的一表面(图中的下表面侧)形成SiO2薄膜26来作为羟基薄膜。将包括形成在该表层的SiO2薄膜26在内的整体称为第1基板2。另一方面，图10的(b)所示的临时基板4为Si基板。在接合工序中，如图10的(c)所示，使临时基板4与两个第1基板2的表层的SiO2薄膜26接合。利用SiO2与Si基板表层的Si层的界面的羟基进行该接合。
接着，利用第1分离工序，将分别隔着SiO2薄膜26地接合在临时基板4的两面上的薄膜部(第1薄膜层)22保留，并将两个第1基板2的基体部24分离(图10的(d))。接着，利用支承层形成工序，在分别保留在临时基板4的两面上的第1薄膜层22上形成支承层6(图10的(e))。然后，在第2分离工序中，将临时基板4去除。例如，可以与所述两面平行地切断临时基板(Si基板)4的中央，在分别使临时基板(Si基板)4薄壁化之后进行浸蚀，从而将临时基板(Si基板)4去除。图10的(f)表示去除了临时基板4的一面侧的基板。
利用该制造方法，能够自临时基板4的各面分别获得如图10的(g)所示那样层叠第1薄膜层22以及支承层6而成的第2基板7。
在图7以及图9所示的制造方法中，为了与临时基板4接合，在第1基板2的表层形成有Si薄膜25。在支承层形成工序中，能够通过热CVD法使由结晶性不受限的SiC形成的支承层6生长。通常，通过热CVD形成SiC膜需要1300℃以上的高温，在使氮浓度高的膜生长或使SiC膜高速生长的情况下，需要1500℃左右的高温。当在超过Si的熔点1420℃的温度下形成支承层6的情况下，需要使Si薄膜25的厚度尽量薄。例如，在使由SiC形成的较厚的支承层6在层叠有SiO2薄膜45、Si薄膜25以及第1薄膜层22的碳基板上生长的过程中Si熔融，因此Si薄膜25的膜厚优选较薄，详细而言，优选比第1薄膜层22的厚度薄。在利用图7以及图9进行说明的例子中，Si薄膜25的厚度为0.05μm，第1薄膜层22的厚度为0.5μm，因此满足该条件。
在图7以及图9所示的制造方法中，也可以代替Si薄膜25与SiO2薄膜45，而使用SiO2薄膜25以及Si薄膜45。但是，当在碳基板上形成有Si薄膜45并且在超过Si的熔点的高温下形成由SiC形成的支承层6的情况下，优选使Si薄膜45的厚度较薄。
(单晶层形成工序)
利用以上那样的制造方法制成的半导体基板10、12、14、15、16、17、18是半导体元件用的支承基板(例如图14所示的元件用支承基板110)。通过在半导体基板10、12等上形成具有所需厚度(5μm～10μm)和所需的N型浓度的单晶层，能够形成为用于形成功率元件的基板。
因此，以半导体基板10、12等为基础，形成成为半导体元件的有源层的单晶层(元件形成用单晶层)8。单晶层形成工序是在形成在半导体基板10、12等的支承层6上的由第1半导体材料的单晶形成的第1薄膜层22上通过外延生长而形成由第1半导体材料形成的单晶层8的工序。也可以在支承层6与第1薄膜层22之间设置缓冲层5。
例如，图11的(a)所示的半导体基板10在结晶性不受限的由SiC形成的支承层6上形成有由SiC单晶形成的第1薄膜层22。如图11的(b)所示，在该第1薄膜层22上通过外延生长而形成厚度约10μm的SiC单晶层8。SiC单晶层8由于形成在由SiC单晶形成的第1薄膜层22上，所以继承了成为基底的第1薄膜层22的结晶性而成为结晶性良好的单晶。并且，能将该SiC单晶层8设为有源层，从而形成图18所示的那种半导体元件。
图11的(c)表示在较厚的SiC单晶基板28上通过外延生长而形成成为有源层的SiC单晶层82的以往的结构例。虽然该SiC单晶层82的结晶性继承了作为基底的SiC单晶基板28的晶体品质，但在SiC单晶基板28的直径为6英寸的情况下，SiC单晶基板28的厚度通常为300μm左右。在本发明的制造方法中使用的SiC单晶层(第1薄膜层22)的厚度为0.5μm～1μm左右，远远薄于以往的SiC单晶基板28。
在本发明的制造方法中，具有形成成为半导体元件的有源层的单晶层(元件形成用单晶层)8的单晶层形成工序，也可以在设置支承层6、缓冲层5之前，形成单晶层8。在该情况下，在单晶层形成工序中，首先如图12的(a)所示，于在临时基板4上保留有由第1半导体材料的单晶形成的第1薄膜层22的状态下，通过研磨(CMP)等将由氢层分离出的第1薄膜层22的表面的破碎层去除。接着，如图12的(b)所示，在由第1半导体材料的单晶形成的第1薄膜层22上，使由第1半导体材料形成的单晶层8外延生长至膜厚5μm～10μm。此时，作为单晶层8，在第1薄膜层22上形成了单晶层81，在临时基板4上的不存在第1薄膜层22的部分形成不限于单晶的结晶层82。然后，能与上述同样地，利用支承层形成工序形成支承层6(图12的(c))，利用第2分离工序将临时基板4去除而形成第2基板70(图12的(d))，利用切除工序将第2基板70的周缘部720切除(图12的(e))。通过切除周缘部720，将不限于单晶的结晶层82也去除掉。然后，利用接合层去除工序将位于第1薄膜层22与临时基板4的接合面的破碎层去除，形成结晶性良好的第1薄膜层22的面露出表面的半导体基板14。
在图12的(c)所示的支承层6与单晶层81的界面，有时因带隙差而形成势垒。在该情况下，通过在形成支承层之前在单晶层81的表面形成高浓度杂质层，将支承层6设为高浓度杂质层，能够通过诱发隧道效应来消除界面电阻。另外，在图12的(b)中，当在第1薄膜层22上形成单晶层81时，有时在第1薄膜层22与单晶层81之间设置高浓度杂质层而形成为第1薄膜层22的晶体缺陷转换层。晶体缺陷转换层是将存在于第1薄膜层的致命缺陷转换成非致命的缺陷的转换层。在图12的(e)中，也可以通过将第1薄膜层22和所述晶体缺陷转换层去除，只保留致命缺陷较少的单晶层81。
实施例
说明图1、图4以及图5所示的半导体基板的制造方法的具体的例子。
在本例中，单晶的第1基板2是4H-SiC，外径为6英寸，厚度为500μm。在氢层形成工序(参照图1的(a))中，在第1基板2的距表面0.5μm的深度的位置注入1020/cm2左右的氢离子，从而形成氢层3。以氢层3为边界，将第1基板2的上述表面侧设为第1薄膜层22。
另外，临时基板4在外径为8英寸且厚度为10mm的碳基板421上形成有厚度为1μm的SiC多晶层441来作为接合层。碳基板421的厚度可以为2mm左右。
在接合工序(参照图1的(b))中，使第1基板2(第1薄膜层22)的表面与临时基板4(SiC多晶层441)接合。该接合能够采用在常温下利用FAB枪使两个表面活性化而贴合起来的方法。图13是其贴合装置的主要部分的示意图。在真空室内以一定的间隔相对地配置第1基板2(第1薄膜层22)的表面与临时基板4的表面，利用FAB枪200从侧面对两个表面扫描照射氩离子束201、202。真空室内的真空度为1×10-4Pa～1×10-6Pa左右。通过该照射，使两个基板的表层22b、4b非结晶化，从而能够在常温下进行贴合。
接着，在第1分离工序(参照图1的(c))中，以氢层3为边界将与临时基板4接合的第1基板2分离。通过在氮等非活性气体的气氛中设为约1000℃的高温，在氢层3处氢成为发泡(泡沫)状态，第1基板2劈开而使基体部24分离。由此，将第1薄膜层22保留在临时基板4上。
第1基板2的这样分离出的基体部24能被再次用作第1基板2。第1基板2的厚度没有特别限定，例如在厚度最初为1mm的情况下，进行一次的氢层3的形成只减少0.5μm左右，因此能够再利用数百次以上。
接着，在缓冲层形成工序(参照图4的(a))中，在临时基板4上夹着第1薄膜层22地形成厚度2μm的成为缓冲层5的SiC多晶层。也可以在通过溅射形成了SiC多晶后，进行热处理，从而形成缓冲层5。由此形成如下状态：在临时基板4的表面形成有0.5μm左右的由SiC单晶形成的第1薄膜层22，在该第1薄膜层22上形成有厚度2μm的缓冲层5。
接着，在支承层形成工序(参照图4的(b))中，在缓冲层5上形成SiC支承层6。由此，形成为在碳基板421上层叠有接合层441、第1薄膜层22、缓冲层5以及支承层6的状态。支承层6的结晶性不受限，因此能使SiC多晶作为支承层6而高速地生长至300μm左右的厚度。另外，为了将支承层6形成为N型半导体，将氮添加至浓度1021/cm3左右。
接着，在第2分离工序(参照图4的(c)和图5的(d))中，通过焚烧将碳基板421去除掉。由此，获得在由SiC多晶形成的支承层6上依次层叠有由SiC多晶形成的缓冲层5、由SiC单晶形成的第1薄膜层22以及由SiC多晶形成的接合层441的第2基板7。在该状态下，支承层6起到对第1薄膜层22进行支承的基板的作用。
接着，利用切除工序(参照图4的(d))，将自第2基板7的外周起预定范围的周缘部72切除。由于至少将超过第1薄膜层22的直径的部分去除，所以能够通过圆形切割等沿第1薄膜层22的外周进行切断去除。由此，支承层6生长时产生的应力较大而成为基板翘曲的原因的周缘部72被去除掉。
然后，在接合层去除工序中，对第1薄膜层22侧的表面进行研磨，从而将接合层441去除，并且将第1薄膜层22与接合层441接合的界面去除。由此，平坦度良好的由SiC单晶形成的第1薄膜层22的面露出半导体基板的表面。
图14表示进行上述切除工序之前的第2基板7的构造。在该图14中，第1薄膜层22的直径d1为6英寸，缓冲层5以及支承层6的直径d5为8英寸。在支承层6中，“A”表示第2基板7的基板面的中央部，“B”表示基板面的周缘部。另外，“L”表示作为周缘部72而被去除的范围，在切除工序中，根据距第2基板7的外周的距离为L的切割线而将第2基板7切断。
图15是上述图示的由SiC多晶形成的支承层6的沿表面区域的SEM图像。图15的(a)是所述“A”部分即基板面中央部的EBSD(Electron Back Scatter DiffractionPatterns)，图15的(b)是所述“B”部分即基板面周缘部的EBSD。根据本图可清楚得知，在SiC多晶的表层部，结晶混乱。并且可知，在基板面周缘部，多晶层具有不连续性，结晶性非常混乱。
当在如所述那样由SiC多晶形成的支承层6的结晶性在周缘部非常混乱的状态下将临时基板4分离时，导致基板发生超过100μm的较大的翘曲。通过利用切除工序将自第2基板7的外周起预定范围的周缘部72去除，能够大幅减小该翘曲量D(参照图16)。
图17是表示被去除的周缘部72的范围即切割线的距第2基板7的外周的距离L(横轴)和去除了周缘部72后的基板的翘曲量D(纵轴)的测量结果的例子的曲线图。在本例中，在不去除周缘部72的情况下(L＝0mm)，基板发生较大的翘曲(D＝约200μm)。越增大切割线的距外周的距离L，该翘曲量D越小。通常，半导体基板的翘曲量D需要为50μm以下。在本例中，在将距外周的距离L设为大约20mm以上而将周缘部切除时，翘曲量D比50μm小很多，可以说能够满足半导体基板所要求的要件。
在上述例子中，第1薄膜层22的直径为6英寸(约200mm)，支承层6的直径与临时基板4的直径相同，为8英寸(约300mm)。在该情况下，通过将作为周缘部72切断的距外周的距离L设为约50mm，能够充分地减小基板的翘曲。因而，通过使用直径比由单晶半导体形成的第1基板2的直径大一圈的临时基板4，能够有效地使用昂贵的单晶半导体基板。
另外，以上以SiC半导体基板为例说明了制造方法，但本制造方法不限定于SiC半导体基板，也能应用在GaN元件用的基板和氧化镓元件用的基板等。
产业上的可利用性
随着在汽车中混合动力车和电动汽车等的普及，使用了SiC等的功率系化合物半导体元件越来越重要。另外，随着在家庭中智能网格的普及，为了进行家电产品的控制、能源管理，功率系化合物半导体装置的作用变得重要起来。采用本发明，能够大幅度地减少作为昂贵的材料的SiC单晶的使用量，能够制造便宜的SiC单晶半导体基板。
附图标记说明
10、12、14、15、16、17、18、半导体基板(形成元件形成用单晶层之前)；2、第1基板(SiC单晶基板)；22、第1薄膜层(SiC单晶层)；24、第1基板的基体部；25、Si薄膜；26、SiO2薄膜；28、SiC单晶基板；3、氢层；4、41、42、43、临时基板；42、421、422、423、临时基板主体；44、441、442、443、接合层；45、SiO2薄膜；5、缓冲层(SiC多晶层)；6、支承层(SiC多晶层)；7、70、第2基板；72、720、周缘部；8、81、82、单晶层；100、半导体元件；101、源极；102、漏极；103、栅极；104、漏极电极；110、元件用支承基板；120、有源层。

Claims (12)

1.一种半导体基板的制造方法，其特征在于，
所述半导体基板的制造方法包括：
氢层形成工序，在该氢层形成工序中，在由第1半导体材料的单晶形成的第1基板的距表面预定深度的位置注入氢离子而形成氢层；
接合工序，在该接合工序中，使所述第1基板的所述表面与临时基板接合；
第1分离工序，在该第1分离工序中，以所述氢层为边界，使与所述临时基板接合了的所述第1基板分离，将所述第1基板的分离出的所述表面侧的部分作为第1薄膜层而保留在所述临时基板上；
支承层形成工序，在该支承层形成工序中，在保留了所述第1薄膜层的所述临时基板上形成由第2半导体材料形成的支承层；
第2分离工序，在该第2分离工序中，将所述临时基板去除，从而获得在所述支承层上层叠有所述第1薄膜层的第2基板；以及
切除工序，在该切除工序中，将自所述第2基板的外周起预定范围的周缘部切除，
所述第1基板为圆板状或圆柱状，所述临时基板的与所述第1基板接合的面的外形的直径为所述第1基板的直径以上，在所述切除工序中，至少将超过所述第1薄膜层的直径的部分作为所述预定范围的周缘部而去除掉。
2.根据权利要求1所述的半导体基板的制造方法，其中，
在所述临时基板的要与所述第1基板接合的表面上形成有接合层，
在所述第2分离工序中，保留所述接合层地去除所述临时基板，从而在所述第2基板层叠有所述接合层，
所述半导体基板的制造方法具有自所述第2基板将所述接合层去除的接合层去除工序。
3.根据权利要求2所述的半导体基板的制造方法，其中，
所述临时基板为碳基板，所述接合层由SiC多晶形成。
4.根据权利要求2所述的半导体基板的制造方法，其中，
所述临时基板为SiC基板，所述接合层由SiO2形成。
5.根据权利要求1所述的半导体基板的制造方法，其中，
在所述第1基板的所述表面形成有第1接合层，
在所述临时基板的要与所述第1基板接合的表面上形成有第2接合层，
在所述接合工序中，使所述第1基板的形成有所述第1接合层的表面与所述临时基板的形成有所述第2接合层的表面接合，
所述第1接合层由SiO2以及Si中的一者形成，所述第2接合层由另一者形成。
6.根据权利要求5所述的半导体基板的制造方法，其中，
所述临时基板为碳基板，所述第1接合层由Si形成，所述第2接合层由SiO2形成。
7.根据权利要求1所述的半导体基板的制造方法，其中，
在所述第1基板的所述表面上形成有由SiO2形成的第1接合层，
所述临时基板为Si基板，
在所述接合工序中，使所述第1基板的形成有所述第1接合层的表面与所述Si基板的表面接合。
8.根据权利要求1～7中任一项所述的半导体基板的制造方法，其中，
所述半导体基板的制造方法具有缓冲层形成工序，在该缓冲层形成工序中，在所述临时基板上的利用所述第1分离工序保留了所述第1薄膜层的一侧形成由第3半导体材料形成的缓冲层，
在所述支承层形成工序中，在所述缓冲层上形成所述支承层，所述第2基板在所述支承层上层叠有所述缓冲层以及所述第1薄膜层。
9.根据权利要求1～7中任一项所述的半导体基板的制造方法，其中，
所述第1半导体材料以及所述第2半导体材料为SiC，所述支承层由单晶或多晶形成。
10.根据权利要求1～7中任一项所述的半导体基板的制造方法，其中，
所述第1半导体材料为GaN或氧化镓，所述第2半导体材料为SiC，所述支承层由单晶或多晶形成。
11.根据权利要求8所述的半导体基板的制造方法，其中，
所述第3半导体材料为SiC，所述缓冲层为多晶或非晶质。
12.根据权利要求1～7中任一项所述的半导体基板的制造方法，其中，
所述半导体基板的制造方法具有杂质导入工序，在该杂质导入工序中，向所述第1薄膜层的表层部以及所述支承层的所述第1薄膜层侧的界面部中的至少一者导入高浓度的杂质。
CN201680013438.0A 2015-03-04 2016-03-01 半导体基板的制造方法 Active CN107484431B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-042918 2015-03-04
JP2015042918 2015-03-04
PCT/JP2016/056300 WO2016140229A1 (ja) 2015-03-04 2016-03-01 半導体基板の製造方法及び半導体基板

Publications (2)

Publication Number Publication Date
CN107484431A CN107484431A (zh) 2017-12-15
CN107484431B true CN107484431B (zh) 2018-10-02

Family

ID=56848247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680013438.0A Active CN107484431B (zh) 2015-03-04 2016-03-01 半导体基板的制造方法

Country Status (5)

Country Link
US (1) US10424514B2 (zh)
JP (1) JP6298926B2 (zh)
CN (1) CN107484431B (zh)
DE (1) DE112016001023T5 (zh)
WO (1) WO2016140229A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP6930746B2 (ja) * 2016-09-23 2021-09-01 株式会社テンシックス 半導体素子の製造方法及び半導体基板
CN109690734B (zh) 2016-10-07 2023-10-24 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
JP6796311B2 (ja) * 2016-12-26 2020-12-09 国立大学法人 東京大学 半導体装置の製造方法
KR102473088B1 (ko) * 2017-03-02 2022-12-01 신에쓰 가가꾸 고교 가부시끼가이샤 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
WO2019004469A1 (ja) * 2017-06-29 2019-01-03 株式会社テンシックス 半導体素子基板の製造方法
JP7061747B2 (ja) * 2017-07-10 2022-05-02 株式会社タムラ製作所 半導体基板、半導体素子、及び半導体基板の製造方法
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN113841223B (zh) * 2019-05-23 2024-02-06 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法
FR3099637B1 (fr) * 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
JP2014059863A (ja) * 2012-08-23 2014-04-03 Denso Corp 操作デバイス
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264815A (ja) * 1995-03-23 1996-10-11 Sanyo Electric Co Ltd 非晶質シリコンカーバイド膜及びこれを用いた光起電力素子
FR2810448B1 (fr) 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
WO2010025218A2 (en) * 2008-08-28 2010-03-04 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
JP6007688B2 (ja) * 2012-09-11 2016-10-12 富士電機株式会社 半導体装置の製造方法
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
JP6214192B2 (ja) * 2013-04-11 2017-10-18 株式会社ディスコ 加工方法
US9219049B2 (en) * 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
JP2014059863A (ja) * 2012-08-23 2014-04-03 Denso Corp 操作デバイス
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法

Also Published As

Publication number Publication date
JPWO2016140229A1 (ja) 2018-01-11
DE112016001023T5 (de) 2017-11-30
CN107484431A (zh) 2017-12-15
JP6298926B2 (ja) 2018-03-20
US20180047630A1 (en) 2018-02-15
US10424514B2 (en) 2019-09-24
WO2016140229A1 (ja) 2016-09-09

Similar Documents

Publication Publication Date Title
CN107484431B (zh) 半导体基板的制造方法
CN102859649B (zh) 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
CN101501836B (zh) 多层半导体晶片及其制造方法
KR102312812B1 (ko) 접합 soi 웨이퍼의 제조방법
CN109478495B (zh) 半导体基板
CN104051242A (zh) 用于制造电气碳化硅器件的碳化硅基板的方法
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
CN1892984A (zh) 半导体层结构及制造半导体层结构的方法
KR20160143693A (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
CN110663097B (zh) 半导体元件基板的制造方法
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
JP2007207876A (ja) 高周波ダイオードおよびその製造方法
TWI334217B (zh)
JP2019012756A (ja) 半導体素子基板の製造方法
WO2021092862A1 (zh) 半导体衬底及其制造方法、半导体器件
JP6661191B2 (ja) 半導体基板の製造方法
JP2021020827A (ja) 炭化ケイ素積層体の製造方法
TW201145360A (en) Semiconductor structure made using improved ion implantation process
JP2017112335A (ja) 半導体素子の製造方法
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP5020147B2 (ja) 高配向ダイヤモンド膜及びその製造方法
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP6665771B2 (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant