JP6007688B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6007688B2 JP6007688B2 JP2012199397A JP2012199397A JP6007688B2 JP 6007688 B2 JP6007688 B2 JP 6007688B2 JP 2012199397 A JP2012199397 A JP 2012199397A JP 2012199397 A JP2012199397 A JP 2012199397A JP 6007688 B2 JP6007688 B2 JP 6007688B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- support substrate
- adhesive layer
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
[第1の実施の形態]
以下に示す半導体装置の製造方法では、支持基板を接着層を介して被処理基板に取り付けて、当該被処理基板を所望の厚さに薄化して、薄化した被処理基板から支持基板を剥離させることができるものである。
図1は、第1の実施の形態に係る半導体装置の製造方法の被処理基板から支持基板の剥離を示す図である。
被処理基板1には、所定のエッチング、パターニング、イオン注入等の処理が実行されて半導体素子(図示を省略)が形成されている。
なお、このようにして研磨した後で、被処理基板1の裏面(半導体素子が形成されていない側の面)に、必要に応じて、イオン注入等の半導体素子の形成に必要な工程を行う様にしても構わない。
図2は、第1の実施の形態に係る接着層の被処理基板と支持基板との間からはみ出た部分の除去の詳細を示す図である。
このようにして支持基板2の縁部に回り込んだ接着層3のはみ出た部分3aが除去された支持基板2に対して、図1(C)に示すように、支持基板2側からレーザ光を照射するレーザ照射処理を行う。接着層3の被処理基板1と支持基板2との間からはみ出た部分3aはプラズマ処理により除去されたために、残された接着層3の殆どは被処理基板1と支持基板2との間に存在することになる。このような状態の接着層3は支持基板2側から照射されたレーザ光が垂直に入射されるために、接着層3から支持基板2が容易に剥離するようになる。この結果、図1(D)に示すように、所望の厚さに加工された被処理基板1を得ることができる。
次に、図1(A),(E),(F),(D)の順に行われる剥離工程について説明する。
このようなプラズマ処理により、接着層3のはみ出た部分3aが除去されて、図1(D)に示すように、被処理基板1から支持基板2が完全に剥離する。
なお、上記の2種の剥離工程におけるプラズマ処理では、被処理基板1の半導体素子が形成されている面には接着層3を介して支持基板2が取り付けられているために、当該被処理基板1の半導体素子が形成されている面に対する損傷が防がれる。
第2の実施の形態では、第1の実施の形態における図1(A),(B),(C),(D)の剥離工程を含む半導体装置の製造方法について詳細に説明する。
図3は、第2の実施の形態に係る半導体装置の製造工程の一例を示すフローチャートである。
[ステップS13] 支持基板が取り付けられた半導体基板の支持基板が取り付けられていない側を研磨して、半導体基板を所望の厚さに薄化する。
[ステップS16] 支持基板が剥離された半導体基板を洗浄して、半導体基板から接着層を除去する。
このようにして形成された半導体素子を、所定の回路基板等に搭載する等して、半導体装置が製造される。
支持基板の取り付け工程(ステップS12:図3)、半導体基板の薄化工程(ステップS13:図3)について図4を用いて説明する。
なお、図4(A),(B)は、半導体基板10に対する支持基板20の取り付け工程、図4(C)は、半導体基板10を薄化する薄化工程をそれぞれ示している。
半導体基板10としては、例えば、シリコン、ガリウムヒ素等を用いることができる。半導体基板10の形状、大きさ等は、得られる基板の用途によるが、円形、楕円形、正方形、長方形、正多角形等のものが好ましい。また、半導体基板10は、形状によらず、厚さは500μm以上が好ましい。500μm以下であると半導体基板10単独では強度が低くなってしまい、割れ等が生じる恐れがある。
次いで、このような半導体基板10に形成された接着層30に対して、支持基板20の位置合わせを行って、環境温度が300度〜350度の真空下(1.0×105Pa程度)で、半導体基板10に支持基板20を接触する(図4(A))。
図5は、第2の実施の形態に係る接着層の除去工程(ステップS14:図3)を示す図である。
支持基板20を取り付けて薄化した半導体基板10を、図示を省略するプラズマ処理装置のエッチングチャンバ内に搬送して、所定の位置にセットする。
図6は、第2の実施の形態に係る支持基板の剥離工程を示す図である。
接着層30のはみ出た部分30aの除去後、図6(A)に示すように、支持基板20側から、支持基板20の全領域に対してレーザ光を垂直に走査しながら照射する。この際、接着層30は、はみ出した部分30aが除去されているために、支持基板20との全接着面に対してレーザ光が垂直に入射される。そして、接着層30の支持基板20との接着面に十分な照射エネルギーが供給されて、接着層30は昇華する。これにより、支持基板20は半導体基板10を破損させることなく半導体基板10から剥離して、図6(B)に示される、半導体基板10が得られる。
この後は、図3のステップS16以降の処理が行われて、半導体素子が形成されて、半導体装置が製造される。
第3の実施の形態では、第1の実施の形態における図1(A),(E),(F),(D)の剥離工程を含む半導体装置の製造方法について詳細に説明する。
図7は、第3の実施の形態に係る半導体装置の製造工程の一例を示すフローチャートである。
[ステップS24] 薄化された半導体基板に接着層を介して取り付けられた支持基板に、当該支持基板側からレーザ光を照射して、接着層のうちレーザ光が垂直に入射される領域に対応する支持基板を剥離する。
次に、このような半導体装置の製造方法の工程の詳細について説明する。
図8は、第3の実施の形態に係る支持基板の一部の剥離工程を示す図である。
なお、図8(A)は、接着層30に対するレーザ照射処理、図8(B)は、レーザ照射処理後の半導体基板10をそれぞれ表している。
次に、接着層の除去工程及び支持基板の完全剥離工程について図9を用いて説明する。
なお、図9(A)は、接着層30に対するプラズマ処理、図9(B)は、プラズマ処理後の接着層30をそれぞれ表している。
このように、上記の半導体装置の製造方法では、半導体基板10の一方の主面10aに支持基板20を接着層30を介して取り付けて、支持基板20と半導体基板10とに挟持された接着層30にレーザ光を照射して、取り付けられた支持基板20と半導体基板10との間からはみ出た、少なくとも支持基板20の縁部の接着層30を除去して、支持基板20を剥離するようにした。
2 支持基板
3 接着層
3a はみ出た部分
3b,3c 領域
Claims (6)
- 被処理基板の一方の主面に支持基板を接着層を介して取り付ける工程と、
前記支持基板と前記被処理基板とに挟持された前記接着層にレーザ光を照射して、前記支持基板を剥離する工程と、
を有し、
前記支持基板を剥離する工程の前後のいずれかで、プラズマ処理を行って、取り付けられた前記支持基板と前記被処理基板との間からはみ出た、少なくとも前記支持基板の縁部の前記接着層を除去する工程を有することを特徴とする半導体装置の製造方法。 - 前記プラズマ処理を、前記被処理基板の他方の主面側から行う、
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記支持基板は、前記レーザ光を透過する性質を有する材質で構成されている、
ことを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記支持基板は、ガラスまたはアクリル樹脂により構成されている、
ことを特徴とする請求項3記載の半導体装置の製造方法。 - 前記支持基板の面積は前記被処理基板の面積よりも広い、
ことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。 - 前記レーザ光は、前記支持基板の前記被処理基板が取り付けられていない面側から前記接着層に垂直に照射される、
ことを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199397A JP6007688B2 (ja) | 2012-09-11 | 2012-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199397A JP6007688B2 (ja) | 2012-09-11 | 2012-09-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014056863A JP2014056863A (ja) | 2014-03-27 |
JP6007688B2 true JP6007688B2 (ja) | 2016-10-12 |
Family
ID=50613973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012199397A Active JP6007688B2 (ja) | 2012-09-11 | 2012-09-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6007688B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9359198B2 (en) * | 2013-08-22 | 2016-06-07 | Massachusetts Institute Of Technology | Carrier-substrate adhesive system |
WO2015156381A1 (ja) * | 2014-04-10 | 2015-10-15 | 富士電機株式会社 | 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法 |
DE112016001023T5 (de) * | 2015-03-04 | 2017-11-30 | Mtec Corporation | Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat |
US10586817B2 (en) * | 2016-03-24 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and separation apparatus |
JP7130735B2 (ja) | 2017-09-12 | 2022-09-05 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 仮ボンディングされた基板スタックを分離させるための装置および方法 |
KR20200130816A (ko) * | 2018-03-14 | 2020-11-20 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 시스템, 기판 처리 방법 및 컴퓨터 기억 매체 |
DE102018132447B4 (de) | 2018-12-17 | 2022-10-13 | Infineon Technologies Ag | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP7430704B2 (ja) * | 2019-03-22 | 2024-02-13 | 日本碍子株式会社 | 仮固定基板、複合基板および電子部品の剥離方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5252283B2 (ja) * | 2008-10-15 | 2013-07-31 | 富士電機株式会社 | 半導体装置の製造方法及びそのための装置 |
JP5619542B2 (ja) * | 2010-09-08 | 2014-11-05 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体基板の処理方法及び半導体装置の製造方法 |
-
2012
- 2012-09-11 JP JP2012199397A patent/JP6007688B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014056863A (ja) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6007688B2 (ja) | 半導体装置の製造方法 | |
JP6049571B2 (ja) | 窒化物半導体薄膜を備えた複合基板の製造方法 | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
JP5065748B2 (ja) | 貼り合わせウエーハの製造方法 | |
WO2014163188A1 (ja) | 半導体デバイスの製造方法 | |
JP2011159955A (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
JP6121116B2 (ja) | ウェーハの加工方法 | |
CN107180753B (zh) | 元件芯片的制造方法 | |
TWI629715B (zh) | 碳化矽半導體裝置的製造方法、半導體基體的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造裝置 | |
TWI822715B (zh) | 寬能隙半導體基板、寬能隙半導體基板之製造裝置及寬能隙半導體基板之製造方法 | |
JP2015032690A (ja) | 積層ウェーハの加工方法 | |
JP6067348B2 (ja) | ウェーハの加工方法 | |
JP2004119718A (ja) | 薄型半導体チップの製造方法 | |
JP7016445B2 (ja) | 半導体素子の製造方法 | |
US20170263461A1 (en) | Plasma processing method | |
US10714356B2 (en) | Plasma processing method | |
JP6057616B2 (ja) | ウェーハの加工方法 | |
US10964597B2 (en) | Element chip manufacturing method | |
CN112439998A (zh) | 低平坦度晶圆激光加工吸附装置及其方法 | |
JP2009272515A (ja) | プラズマ処理方法及びプラズマ処理装置並びにプラズマ処理用トレイ | |
JP2009289809A (ja) | 半導体装置の製造方法 | |
JP2008053595A (ja) | 半導体ウエハとその製造方法 | |
JP6125170B2 (ja) | ウェーハの加工方法 | |
JP7186921B2 (ja) | 半導体素子の製造方法 | |
JP2020031174A (ja) | 素子チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |