CN112038411B - 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法 - Google Patents

基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法 Download PDF

Info

Publication number
CN112038411B
CN112038411B CN202010922623.XA CN202010922623A CN112038411B CN 112038411 B CN112038411 B CN 112038411B CN 202010922623 A CN202010922623 A CN 202010922623A CN 112038411 B CN112038411 B CN 112038411B
Authority
CN
China
Prior art keywords
epitaxial layer
type
aluminum nitride
type epitaxial
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010922623.XA
Other languages
English (en)
Other versions
CN112038411A (zh
Inventor
周弘
曾诗凡
王捷英
张进成
许晟瑞
刘志宏
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010922623.XA priority Critical patent/CN112038411B/zh
Publication of CN112038411A publication Critical patent/CN112038411A/zh
Application granted granted Critical
Publication of CN112038411B publication Critical patent/CN112038411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于碳化硅衬底的垂直氮化铝PN结二极管,主要解决现有PN结二极管击穿电压低和额定功率低的问题。其自下而上包括阴极(1)、衬底(2)、n型外延层(3)、p型外延层(4)、阳极(5),阳极的两侧与p型外延层上部的相交处设有钝化层(6)。其中,衬底采用n型高掺碳化硅,其掺杂浓度为1017‑1020cm‑3;n型外延层和p型外延层采用氮化铝材料,且n型外延层的掺杂浓度为1013‑1019cm‑3,p型外延层的掺杂浓度为1013‑1019cm‑3;该p型外延层两侧设有阻碍载流子迁移的高阻区。本发明抑制了反向漏电,提高了器件的击穿电压。可用作大功率的电力电子器件。

Description

基于碳化硅衬底的垂直氮化铝PN结二极管及制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种垂直结构的氮化铝PN结二极管,可用作大功率的电力电子器件。
背景技术
电力电子器件主要作为电力设备中的大功率电子器件的功率转换和控制,目前已经广泛应用于机械行业、冶金业、电力系统中,并扩展到汽车、家用电器、医疗设备和照明这一系列领域中。PN结二极管作为电力电子器件的核心之一,其基本特点就是高耐压耐流和大功率。如今,硅基PN结二极管占据了主流PN结二极管的消费市场。随着科技的快速发展,对电力电子器件提出了更高的耐压耐流和高功率的需求。为了满足需求对硅基PN结二极管进行了进一步的优化:对器件进行表面钝化、设计缓冲层和器件终端结构以抑制电流崩塌;将器件设计成垂直结构,使峰值电场和高电场区从表面转移到器件内部,以进一步提高击穿电压。这些措施使得硅基二极管在实现更高耐压耐流和高功率方面的性能已经接近硅基材料的理论极限,面对电力电子器件更高的耐压耐流和高功率的需求,这种硅基PN结二极管已经无法满足需求。属于超宽禁带半导体材料的氮化铝凭借其高达6.1eV的禁带宽度、较高的电子迁移率、高达12MV/cm的临界电场强度、数量级高达104的巴利加优值、小的介电常数、高的电阻率和热导率为340W/(m*K)的优良特性,成为制备耐高压、高温电力电子器件的理想选择,在解决目前硅基PN结二极管在电力电子领域的困境拥有巨大的发展潜力。然而,目前关于氮化铝在电力电子器件的研究中并无氮化铝PN结二极管。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种基于碳化硅衬底的垂直氮化铝PN结二极管及制备方法,以提高PN结二极管的额定功率和耐高压耐流,满足电力电子器件的实际需求。
本发明的技术方案是这样实现的:
1.一种基于碳化硅衬底的垂直氮化铝PN结二极管,自下而上包括:阴极、衬底、n型外延层、p型外延层、阳极,阳极两侧与p型外延层上部的相交处设有钝化层,其特征在于:
所述衬底采用n型高掺碳化硅,其掺杂浓度为1017-1020cm-3,以提高外延层的质量;
所述n型外延层和p型外延层采用氮化铝材料,其中n型外延层的掺杂浓度为1013-1019cm-3,p型外延层的掺杂浓度为1013-1019cm-3,以提高击穿电压;
所述p型外延层两侧设有阻碍载流子迁移的高阻区,以抑制反向漏电,提高器件的击穿电压。
进一步,阴极与衬底形成欧姆接触,其金属材料为Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合。
进一步,阳极与p型外延层形成欧姆接触,其金属材料为Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。
进一步,钝化层为绝缘材料Al2O3、SiO2、SiNx、HfO2中的任意一种或两种及以上的组合。
进一步,所述衬底的厚度为100-5000μm;所述n型外延层与p型外延层的总厚度不超过20μm。
2.一种基于碳化硅衬底的垂直氮化铝PN结二极管的制备方法,其特征在于,包括如下:
1)选用外延片,并依次进行有机清洗与无机清洗,该外延片自下而上包括掺杂浓度为1017-1020cm-3且厚度为100-5000μm的n型高掺杂碳化硅衬底、掺杂浓度为1013-1019cm-3n型氮化铝外延层和掺杂浓度为1013-1019cm-3p型氮化铝外延层,且氮化铝外延层的总厚度不超过20μm;
2)在高掺杂n型碳化硅衬底背侧采用蒸发工艺淀积阴极金属,并根据阴极金属的材料,在400-1200℃条件下进行退火30s-10min处理,形成欧姆接触,获得阴极;
3)在p型氮化铝外延层上制作掩膜,并采用离子注入工艺在p型氮化铝外延层两侧注入高能离子,形成高阻区;
4)将完成离子注入的外延片进行光刻,获得阳极图形,并采用蒸发工艺在p型氮化铝外延层上淀积阳极金属,形成欧姆接触,获得阳极;
5)将完成上述步骤的外延片采用电感耦合等离子体增强型化学气相淀积工艺生长钝化层;
6)将生长完钝化层的外延片材料进行光刻,获得阳极图形;用反应离子刻蚀系统在阳极图形区域刻蚀掉钝化层,完成器件制作。
本发明与现有技术相比,具有如下优点:
1.本发明的n型外延层和p型外延层由于均采用氮化铝材料,因而
提高了器件的击穿电压;
2.本发明的衬底由于采用n型碳化硅衬底,利用氮化铝与碳化硅晶格匹配的特性,提高了外延层的质量,使器件能够充分发挥氮化铝材料具有的超高临界电场强度的优势;
3.本发明由于在p型外延层两侧设有阻碍载流子迁移的高阻区,抑制了反向漏电,提高了器件的击穿电压。
附图说明
图1是本发明的垂直氮化铝PN结二极管结构图;
图2是本发明制作图1器件的实现流程图。
具体实施方式
以下结合附图和实施例对本发明作进一步的详细描述。
参照图1,本发明基于碳化硅衬底的垂直氮化铝PN结二极管,自下而上包括阴极1、衬底2、n型外延层3、p型外延层4、阳极5,阳极5两侧与p型外延层4上部的相交处设有钝化层6。该阴极1与衬底2形成欧姆接触,其金属材料为Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合;该衬底2采用n型高掺杂碳化硅,其厚度为100-5000μm,掺杂浓度为1017-1020cm-3;该n型外延层3采用氮化铝材料,掺杂浓度为1013-1019cm-3;该p型外延层4采用氮化铝材料,掺杂浓度为1013-1019cm-3,两侧设有阻碍载流子迁移的高阻区;n型外延层3与p型外延层4的总厚度不超过20μm;该阳极5与p型外延层4形成欧姆接触,其金属材料为Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合;该钝化层6为绝缘材料Al2O3、SiO2、SiNx、HfO2中的任意一种或两种及以上的组合。
参照图2,本发明制作基于碳化硅衬底的垂直氮化铝PN结二极管,给出如下三个实施例:
实施例1,制作阳极金属为Ni/Au,阴极金属为钛,离子注入为镁离子,钝化层为氮化硅的垂直氮化铝PN结二极管。
步骤1:对外延片进行清洗。
1.1)选用外延片:
本实施例使用的外延片,其自下而上包括高掺杂n型碳化硅衬底、n型氮化铝外延层、p型氮化铝外延层的外延片材料,其中碳化硅衬底的厚度是400μm,掺杂浓度为8×1018cm-3,n型氮化铝外延层的厚度是1μm,掺杂浓度是1×1016cm-3,p型氮化铝外延层的厚度是800nm,掺杂浓度为5×1015cm-3
1.2)对外延片进行预处理:
将上述外延片依次放入丙酮、异丙醇、去离子水中各超声清洗5min,然后将外延片放入10%的HF溶液中浸泡2min,最后用去离子水清洗外延片并用氮气吹干。
步骤2:制作阴极。
2.1)将预处理后的外延片放入电子束蒸发台,在碳化硅衬底的一侧淀积厚度为100nm的金属钛作为阴极金属;
2.2)将淀积了阴极金属的外延片放入快速热退火炉中,在900℃温度下的氩气氛围中退火3min,形成欧姆接触。
步骤3:制作高阻区。
3.1)在p型氮化铝外延层上制作掩膜,光刻出离子注入区域,
3.2)将光刻出离子注入区域的外延片放入离子注入系统中,向离子注入区域注入镁离子,设离子注入角度为7°,用不同的能量与剂量分三次注入,最终在深度为0-500nm的范围内形成高阻区域,其中:
第一次注入能量为70keV,注入剂量为1.3×1014cm-2
第二次注入能量为140keV,注入剂量为2.2×1014cm-2
第三次注入能量为240keV,注入剂量为4.6×1014cm-2
步骤4:制作阳极。
4.1)将离子注入后的外延片分别在超净水、无水乙醇中超声清洗10min,最后用高纯氮气吹干;
4.2)将清洗后的外延片光刻出阳极区域,再将外延片放入电子束蒸发台,淀积60/60nm的Ni/Au作为阳极电极。
步骤5:在p型氮化铝外延层上生长钝化层。
5.1)将离子注入后的外延片放入电感耦合等离子体增强型化学气相淀积设备中,设置反应压力为10mtorr、温度为300℃、射频源功率为150W、离子源功率为2400W的条件;
5.2)向反应室同时通入流量为40sccm的SiH4和流量为40sccm的N2,在外延片的p型氮化铝外延层一侧生长厚度为250nm的氮化硅作为钝化层。
步骤6:刻蚀掉阳极上方的氮化硅。
6.1)对生长完氮化硅的外延片材料进行光刻,获得阳极图形;
6.2)用反应离子刻蚀系统在阳极图形区域刻蚀掉氮化硅,完成器件制作。
实施例2:制作阳极金属为Au,阴极金属为镍,离子注入为氮离子,钝化层为氮化硅和二氧化硅的垂直氮化铝PN结二极管。
步骤A:选用外延片,并进行预处理。
A1)选取外延片:
本实施例使用的外延片,其自下而上包括高掺杂n型碳化硅衬底、n型氮化铝外延层、p型氮化铝外延层的外延片材料,其中碳化硅衬底的厚度是100μm,掺杂浓度为5×1017cm-3,n型氮化铝外延层的厚度是12μm,掺杂浓度是1×1013cm-3,p型氮化铝外延层的厚度是7μm,掺杂浓度为3×1018cm-3
A2)对外延片进行预处理:
将上述外延片依次放入丙酮、异丙醇、去离子水中各超声清洗5min,然后将外延片放入10%的HF溶液中浸泡2min,最后用去离子水清洗外延片并用氮气吹干。
步骤B:制作阴极。
B1)将预处理后的外延片先放入电子束蒸发台,在碳化硅衬底的一侧淀积厚度为180nm的金属镍作为阴极金属;
B2)将淀积了阴极金属的外延片放入快速热退火炉中,在950℃温度下的退火5min形成欧姆接触。
步骤C:制作高阻区。
C1)在p型氮化铝外延层上先制作掩膜,光刻出离子注入区域;
C2)将光刻出离子注入区域的外延片放入离子注入系统中,设离子注入角度为5°,用不同的能量与剂量分三次向离子注入区域注入氮离子,即第一次注入能量为30keV,注入剂量为1.6×1014cm-2;第二次注入能量为85keV,注入剂量为1.8×1014cm-2;第三次注入能量为130keV,注入剂量为3.6×1014cm-2,最终在深度为0-800nm的范围内形成高阻区域。
步骤D:制作阳极。
D1)将离子注入后的外延片分别在超净水、无水乙醇中超声清洗10min,最后用高纯氮气吹干;
D2)在清洗后的外延片上光刻出阳极区域,再将外延片放入电子束蒸发台,在反应室压强为5×10-4Pa,温度为200℃的条件下,淀积厚度为200nm的Au作为阳极电极。
步骤E:在p型氮化铝外延层上生长钝化层。
E1)将离子注入后的外延片放入电感耦合等离子体增强型化学气相淀积设备中,设置反应压力为10mtorr、温度为300℃、射频源功率为150W、离子源功率为2400W,向反应室同时通入流量为40sccm的SiH4和流量为40sccm的N2,在外延片的p型氮化铝外延层一侧生长厚度为150nm的氮化硅;
E2)再次调整电感耦合等离子体增强型化学气相淀积工艺参数,设置反应压力为90mtorr、温度为75℃、射频源功率为100W、离子源功率为2000W的条件,向反应室同时通入流量为17sccm的SiH4和流量为80sccm的N2O,在氮化硅上生长厚度为150nm的二氧化硅,完成钝化层的生长。
步骤F:刻蚀掉阳极上方的氮化硅和二氧化硅钝化层。
F1)对生长完氮化硅和二氧化硅钝化层的外延片进行光刻,获得阳极图形;
F2)用反应离子刻蚀系统在阳极图形区域刻蚀掉氮化硅和二氧化硅钝化层,完成器件制作。
实施例3:制作阳极金属为Pt/Au,阴极金属为Ti/Al,离子注入为氟离子,钝化层为二氧化硅的垂直氮化铝PN结二极管。
步骤一:选用对外延片并进行清洗。
本实施例使用的外延片,其自下而上包括高掺杂n型碳化硅衬底、n型氮化铝外延层、p型氮化铝外延层的外延片材料,其中碳化硅衬底的厚度是5000μm,掺杂浓度为8×1019cm-3,n型氮化铝外延层的厚度是3μm,掺杂浓度是5×1018cm-3,p型氮化铝外延层的厚度是10μm,掺杂浓度为8×1013cm-3
将上述外延片依次放入丙酮、异丙醇、去离子水中各超声清洗5min,然后将外延片放入10%的HF溶液中浸泡2min,最后用去离子水清洗外延片并用氮气吹干。
步骤二:制作阴极。
将预处理后的外延片放入电子束蒸发台,在碳化硅衬底一侧淀积厚度为60/120nm的Ti/Al为阴极金属;再将淀积了阴极金属的外延片放入快速热退火炉中,在1000℃温度下的退火5min形成欧姆接触。
步骤三:制作高阻区。
在p型氮化铝外延层上先制作掩膜,光刻出离子注入区域;再将光刻出离子注入区域的外延片放入离子注入系统中向离子注入区域注入氟离子,离子注入角度为5°,用不同的能量与剂量分三次注入,即第一次注入能量为50keV,注入剂量为1.4×1014cm-2;第二次注入能量为125keV,注入剂量为2×1014cm-2;第三次注入能量为250keV,注入剂量为9.8×1014cm-2,最终在深度为0-800nm的范围内形成高阻区域。
步骤四:制作阳极。
对离子注入后的外延片分别在超净水、无水乙醇中超声清洗10min,最后用高纯氮气吹干;清洗之后光刻出阳极区域,再将外延片放入电子束蒸发台,淀积60/200nm的Pt/Au作为阳极电极。
步骤五:在p型氮化铝外延层上生长钝化层。
将离子注入后的外延片放入电感耦合等离子体增强型化学气相淀积设备中,设置反应压力为90mtorr、温度为75℃、射频源功率为100W、离子源功率为2000W,并向反应室同时通入流量为17sccm的SiH4和流量为80sccm的N2O,在氮化硅上生长厚度为300nm的二氧化硅,完成钝化层的生长。
步骤六:刻蚀掉阳极上方的钝化层。
对生长完二氧化硅钝化层的外延片材料进行光刻,获得阳极图形;用反应离子刻蚀系统在阳极图形区域刻蚀掉二氧化硅钝化层,完成器件制作。
以上描述仅为本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可能在不背离本发明的原理、结构的情况下,进行形式和细节上的各种修正和改变,例如阴极除以上使用的金属外,还可使用Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合;阳极除以上使用的金属外,还可使用Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合;离子注入的离子元素除以上使用的金属外,还使用H、He、Ne、Ar、Fe中的一种;离子注入工艺参数除以上使用外,注入能量还可为30-250keV,注入计量还可为1×1014-1×1015,离子注入角度还可为5°-7°;电感耦合等离子体增强型化学气相淀积工艺参数除以上使用外,射频源功率还可为50-270W,离子源功率还可为300-2700W,SiH4流量还可为0-90sccm,N2O流量还可为0-100sccm,N2流量还可为20-180sccm,反应压力还可为0-90mtorr,温度范围还可为75-300℃;钝化层除以上使用的绝缘材料外,还可使用Al2O3、SiO2、SiNx、HfO2中的任意一种或两种及以上的组合。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种基于碳化硅衬底的垂直氮化铝PN结二极管,自下而上包括阴极(1)、衬底(2)、n型外延层(3)、p型外延层(4)、阳极(5),阳极(5)两侧与p型外延层(4)上部的相交处设有钝化层(6),其特征在于:
所述衬底(2)采用n型高掺碳化硅,其掺杂浓度为1017-1020cm-3,以提高外延层的质量;
所述n型外延层(3)和p型外延层(4)均采用氮化铝材料,且n型外延层(3)的掺杂浓度为1013-1019cm-3,p型外延层(4)的掺杂浓度为1013-1019cm-3,以提高击穿电压;
所述p型外延层(4)两侧设有阻碍载流子迁移的高阻区,以抑制反向漏电,提高器件的击穿电压。
2.根据权利要求1所述的二极管,其特征在于:阴极(1)与衬底(2)形成欧姆接触,其金属材料为Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合。
3.根据权利要求1所述的二极管,其特征在于:阳极(5)与p型外延层(4)形成欧姆接触,其金属材料为Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。
4.根据权利要求1所述的二极管,其特征在于:钝化层(6)为绝缘材料Al2O3、SiO2、SiNx、HfO2中的任意一种或两种及以上的组合。
5.根据权利要求1所述的二极管,其特征在于:
衬底(2)的厚度为100-5000μm;
n型外延层(3)与p型外延层的总厚度不超过20μm。
6.一种基于碳化硅衬底的垂直氮化铝PN结二极管的制备方法,其特征在于,包括如下步骤:
1)选用外延片,并依次进行有机清洗与无机清洗,该外延片自下而上包括掺杂浓度为1017-1020cm-3且厚度为100-5000μm的n型高掺杂碳化硅衬底、掺杂浓度为1013-1019cm-3n型氮化铝外延层和掺杂浓度为1013-1019cm-3p型氮化铝外延层,且氮化铝外延层的总厚度不超过20μm;
2)在高掺杂n型碳化硅衬底背侧采用蒸发工艺淀积阴极金属,并根据阴极金属的材料,在400-1200℃条件下进行退火30s-10min处理,形成欧姆接触,获得阴极;
3)在p型氮化铝外延层上制作掩膜,并采用离子注入工艺在p型氮化铝外延层两侧注入高能离子,形成高阻区;
4)将完成离子注入的外延片进行光刻,获得阳极图形,并采用蒸发工艺在p型氮化铝外延层上淀积阳极金属,形成欧姆接触,获得阳极;
5)将完成上述步骤的外延片采用电感耦合等离子体增强型化学气相淀积工艺生长钝化层;
6)对生长完钝化层的外延片材料进行光刻,获得阳极图形;用反应离子刻蚀系统在阳极图形区域刻蚀掉钝化层,完成器件制作。
7.根据权利要求6所述的方法,其特征在于,3)中在p型氮化铝外延层两侧注入高能离子,其元素为H、He、N、F、Ne、Mg、Al、Ar、Fe中的一种。
8.根据权利要求6所述的方法,其特征在于,3)中的离子注入,其工艺参数如下:
注入能量为30-250keV;
注入剂量为1×1014-1×1015
离子注入角度5°-7°。
9.根据权利要求6所述的方法,其特征在于,5)中的电感耦合等离子体增强型化学气相淀积,其工艺参数如下:
射频源功率为50-270W;
离子源功率为300-2700W;
SiH4流量为0-90sccm;
N2O流量为0-100sccm;
N2流量为20-180sccm;
反应压力为0-90mtorr;
温度范围为75-300℃。
CN202010922623.XA 2020-09-04 2020-09-04 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法 Active CN112038411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010922623.XA CN112038411B (zh) 2020-09-04 2020-09-04 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010922623.XA CN112038411B (zh) 2020-09-04 2020-09-04 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法

Publications (2)

Publication Number Publication Date
CN112038411A CN112038411A (zh) 2020-12-04
CN112038411B true CN112038411B (zh) 2021-11-30

Family

ID=73590737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010922623.XA Active CN112038411B (zh) 2020-09-04 2020-09-04 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法

Country Status (1)

Country Link
CN (1) CN112038411B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648977A (zh) * 2018-05-31 2020-01-03 罗姆股份有限公司 半导体基板结构体和功率半导体装置
CN110957375A (zh) * 2019-12-10 2020-04-03 西安电子科技大学 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US10636663B2 (en) * 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648977A (zh) * 2018-05-31 2020-01-03 罗姆股份有限公司 半导体基板结构体和功率半导体装置
CN110957375A (zh) * 2019-12-10 2020-04-03 西安电子科技大学 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法

Also Published As

Publication number Publication date
CN112038411A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
CN101540343B (zh) 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN102437201B (zh) SiC结势垒肖特基二极管及其制作方法
KR20050070011A (ko) 니켈 게르마노실리사이드 게이트를 구비한 mosfet과그 형성 방법
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN103579375A (zh) 一种SiC肖特基二极管及其制作方法
CN112038414B (zh) 基于碳化硅衬底的垂直氮化铝肖特基二极管及制备方法
JP2019534553A (ja) 炭化珪素上に絶縁層を製造する方法及び半導体装置
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN110957375A (zh) 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法
CN112038411B (zh) 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法
CN117457710A (zh) 基于p型Ga2O3的肖特基二极管及制备方法
CN114122150A (zh) 一种碳化硅功率二极管的制备方法及其应用
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN110707157A (zh) 基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116130524A (zh) 倾斜式GaN基结势垒肖特基二极管及其制备方法
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法
CN115084234A (zh) 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN209766432U (zh) Mps二极管器件
CN114429904A (zh) 一种形成igbt电场终止层的方法
CN209766431U (zh) Mps二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant