CN116130524A - 倾斜式GaN基结势垒肖特基二极管及其制备方法 - Google Patents
倾斜式GaN基结势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN116130524A CN116130524A CN202310028683.0A CN202310028683A CN116130524A CN 116130524 A CN116130524 A CN 116130524A CN 202310028683 A CN202310028683 A CN 202310028683A CN 116130524 A CN116130524 A CN 116130524A
- Authority
- CN
- China
- Prior art keywords
- type
- type gan
- gan drift
- schottky diode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910001425 magnesium ion Inorganic materials 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 44
- 238000000137 annealing Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- -1 polysiloxane Polymers 0.000 claims description 12
- 229920001296 polysiloxane Polymers 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001723 curing Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000004913 activation Effects 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 94
- 229910002601 GaN Inorganic materials 0.000 description 91
- 239000002019 doping agent Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供一种倾斜式GaN基结势垒肖特基二极管及其制备方法，包括：n型衬底；n型GaN漂移区，n型GaN漂移区具有倾斜侧壁；p型掺杂区，排布于n型GaN漂移区中，其中，p型掺杂区的掺杂源包括Mg离子和O离子；倾斜式场板介质层，设置在倾斜侧壁；阳极，设置在n型GaN漂移区和p型掺杂区上；阴极，设置在n型衬底的底面。本发明可以有效缓解发生在阳极的电场集中和PN结耗尽区侧壁的电场分布，提高结势垒肖特基二极管的反向耐压并减少漏电流。本发明采用Mg和O双离子注入，采用施主和受主的共掺杂，将两种类型的杂质的溶解度提高到超过任一种杂质在主体半导体中的溶解度极限，从而大大增加P型掺杂区的激活率。
Description
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种倾斜式GaN基结势垒肖特基二极管及其制备方法。
背景技术
近年来，宽禁带半导体——氮化镓(GaN)作为继硅Si，砷化镓(GaAS)之后的新一代半导体，因为其优越的物理和电学性能，被广泛应用在功率和射频器件应用领域。氮化镓(GaN)与碳化硅(SiC)和硅(Si)相比，具有更高的品质因子(BV2/RON)，同时低缺陷密度的GaN衬底的制备技术的发展，使得高性能的GaN电子器件成为研究的重要对象。
现有GaN基肖特基二极管(SBD)存在明显的缺陷：由于反向漏电流过大导致器件过早发生击穿，这是在高的反向偏压下，肖特基势垒降低以及肖特基结隧穿电流增大引起的。为了在保持肖特基二极管(SBD)低开启电压的同时降低反向漏电流，主要的方法是采取PN的结构与SBD进行交错排列，形成结势垒肖特基二极管(JBS)结构。结势垒肖特基二极管(JBS)在正向导通时，由于内部肖特基二极管(SBD)结构的存在，其开启电压保持在较低的水平，甚至可以出现二次导通现象，从而保留了肖特基二极管(SBD)优良的正向特性；反向偏压下，相邻的PN结互相扩展联通，此时器件的反向特性表现为PN结的反向特性。
基于GaN的JBS二极管，具有不同于肖特基二极管(SBD)的改进结构，通过引入PN结来降低隧穿电流对击穿电压的限制，从而实现在保持低的开启电压的同时降低反向漏电流，引起了人们高度重视并广泛应用。
低开启电压和高击穿电压的GaN基结势垒肖特基二极管(JBS)对于推动GaN材料产业化、推进高效能电子器件应用具有重要意义，然而，目前的结势垒肖特基二极管(JBS)结构其击穿电压远远小于理论值，在实际应用中并无优势，这主要是因为存在以下问题：
(1)反向击穿电压远小于理论值。通常击穿在阳极的边缘由于电场的集中导致器件发生提前击穿，或者PN结扩展后结势垒肖特基二极管(JBS)的反向耐压取决于PN结的耗尽区特性。
(2)通过离子注入形成P阱较为困难。GaN的P型掺杂通常以Mg离子作为掺杂剂，但是通过离子注入Mg离子的方式在GaN中形成P阱工艺过程复杂且其P型激活率不高。该过程需要在Mg离子注入后进行多循环快速热退火处理，在超过1350℃的高温中进行周期性脉冲退火，然而，温度过高会导致GaN的热解。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种倾斜式GaN基结势垒肖特基二极管及其制备方法，用于解决现有技术中结势垒肖特基二极管反向击穿电压远小于理论值,器件会过早发生反向击穿，以及通过离子注入形成P阱激活率较低，产生的P阱空穴浓度不足的问题。
为实现上述目的及其他相关目的，本发明提供一种倾斜式GaN基结势垒肖特基二极管的制备方法，包括：1)提供n型衬底；2)在所述衬底上形成n型GaN漂移层；3)在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区；4)通过离子注入工艺在所述n型GaN漂移区中形成间隔排布的p型掺杂区，其中，所述离子注入工艺的掺杂源包括Mg离子和O离子；5)在所述倾斜侧壁形成倾斜式的场板介质层；6)在所述n型GaN漂移区和所述p型掺杂区上形成阳极，在所述n型衬底的底面形成阴极。
可选地，步骤4)中，所述Mg离子和所述O离子按比例进行双离子注入，所述p型掺杂区的掺杂源中，所述Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，所述O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区的掺杂深度范围为200纳米～500纳米。
可选地，所述p型掺杂区呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区。
可选地，步骤4)在离子注入后，还包括：在所述n型GaN漂移层表面沉积二氧化硅作为退火帽层，并在1200℃～1400℃和N2氛围下进行快速退火热处理，所述退火帽层的厚度范围为200纳米～500纳米，退火时间为60秒～200秒。
可选地，步骤3)在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区包括：在所述n型GaN漂移层上形成图形化的刻蚀阻挡层；通过变速率干法刻蚀工艺刻蚀所述n型GaN漂移层，以在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区，其中，所述变速率干法刻蚀工艺的刻蚀速率自所述n型GaN漂移层顶面朝底面逐渐减小，以使得所述n型GaN漂移区的顶部宽度小于底部宽度。
可选地，所述倾斜侧壁的倾斜角度范围为30°～60°。
可选地，所述p型掺杂区与所述场板介质层接触。
可选地，步骤2)在所述衬底上形成n型GaN漂移层的方法包括氢化物气相外延工艺、分子束外延工艺及金属有机化学气相沉积工艺中的一种，所述n型GaN漂移层的厚度范围为10微米～40微米。
可选地，步骤5)在所述倾斜侧壁形成倾斜式的场板介质层包括：于所述n型GaN漂移层上形成光阻图形并旋涂聚硅氧烷，以形成图形化的聚硅氧烷；加热固化所述聚硅氧烷以形成所述场板介质层。
可选地，所述场板介质层的顶端延伸至所述n型GaN漂移区一宽度。
可选地，步骤6)在所述n型GaN漂移区和所述p型掺杂区上形成阳极的方法包括热蒸发工艺、磁控溅射工艺及电子束蒸镀工艺中的一种。
本发明还提供一种倾斜式GaN基结势垒肖特基二极管，包括：n型衬底；n型GaN漂移区，设置在所述n型衬底上，所述n型GaN漂移区具有倾斜侧壁；p型掺杂区，排布于所述n型GaN漂移区中，其中，所述p型掺杂区的掺杂源包括Mg离子和O离子；倾斜式场板介质层，设置在所述倾斜侧壁；阳极，设置在所述n型GaN漂移区和所述p型掺杂区上；阴极，设置在所述n型衬底的底面。
可选地，所述p型掺杂区的掺杂源中，Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区的掺杂深度范围为200纳米～500纳米。
可选地，所述n型GaN漂移区的顶部宽度小于底部宽度，所述倾斜侧壁的倾斜角度范围为30°～60°。
可选地，所述p型掺杂区与所述场板介质层接触。
可选地，所述场板介质层的顶端延伸至所述n型GaN漂移区一宽度，所述场板介质层的材料包括聚硅氧烷。
可选地，所述p型掺杂区呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区。
如上所述，本发明的倾斜式GaN基结势垒肖特基二极管及其制备方法，具有以下有益效果：
本发明在n型GaN漂移区的倾斜侧壁涂覆倾斜式场板介质层结构，可以有效缓解发生在阳极的电场集中和PN结耗尽区侧壁的电场分布，提高结势垒肖特基二极管的反向耐压并减少漏电流。
本发明采用Mg离子和O离子双离子按一定比例注入，并在退火工艺中采用退火帽层结构，采用施主和受主的共掺杂，将两种类型的杂质的溶解度提高到超过任一种杂质在主体半导体中的溶解度极限，从而大大增加P型掺杂区的激活率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1～图6显示为本发明实施例的倾斜式GaN基结势垒肖特基二极管的制备方法各步骤所呈现的结构示意图，其中，图6显示为本发明实施例的倾斜式GaN基结势垒肖特基二极管的结构示意图。
元件标号说明
101 n型衬底
102 n型GaN漂移层
103 n型GaN漂移区
104 倾斜侧壁
105 p型掺杂区
106 场板介质层
107 阳极
108 阴极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图6所示，本实施例提供一种倾斜式GaN基结势垒肖特基二极管的制备方法，所述制备方法包括步骤：
如图1所示，首先进行步骤1)，提供n型衬底101。
在一些实施例中，所述n型衬底101可以为重掺杂的n型GaN单晶衬底、重掺杂的n型碳化硅衬底等。所述n型衬底101的离子掺杂浓度可以为2×1018cm-3～5×1018cm-3，厚度可以为100微米～400微米之间。例如，对于n型GaN单晶衬底，其掺杂剂可以为硅。
在一些实施例中，还可以包括对所述n型衬底101进行清洗的步骤。
如图2所示，然后进行步骤2)，在所述衬底上形成n型GaN漂移层102。
在一些实施例中，步骤2)在所述衬底上形成n型GaN漂移层102的方法包括氢化物气相外延工艺(HVPE)、分子束外延工艺(MBE)及金属有机化学气相沉积工艺(MOCVD)中的一种，所述n型GaN漂移层102的厚度范围为10微米～40微米。在一个具体示例中，所述n型GaN漂移层102为轻掺杂，采用的掺杂剂为硅，其掺杂浓度为2×1016cm-3～5×1016cm-3，所述n型GaN漂移层102的厚度为20微米。
如图3所示，然后进行步骤3)，在所述n型GaN漂移层102中刻蚀出具有倾斜侧壁104的n型GaN漂移区103。
在一个实施例中，步骤3)在所述n型GaN漂移层102中刻蚀出具有倾斜侧壁104的n型GaN漂移区103包括：
步骤3-1)，在所述n型GaN漂移层102上形成图形化的刻蚀阻挡层；所述刻蚀阻挡层例如可以为光刻胶、介质阻挡层或其结合等。
步骤3-2)，通过变速率干法刻蚀工艺刻蚀所述n型GaN漂移层102，以在所述n型GaN漂移层102中刻蚀出具有倾斜侧壁104的n型GaN漂移区103，其中，所述变速率干法刻蚀工艺的刻蚀速率自所述n型GaN漂移层102顶面朝底面逐渐减小，以使得所述n型GaN漂移区103的顶部宽度小于底部宽度。在一个具体示例中，可以采用如Cl2等进行变速率干法刻蚀，通过控制Cl2的流量、刻蚀功率等参数，形成具有倾斜侧壁104的n型GaN漂移区103，所述刻蚀的深度小于所述n型GaN漂移层102的厚度，例如所述刻蚀的深度可以为所述n型GaN漂移层102厚度的三分之一至五分之四之间。
在一个实施例中，所述倾斜侧壁104的倾斜角度范围为30°～60°。在一个具体示例中，所述倾斜侧壁104的倾斜角度范围为45°。
如图4所示，接着进行步骤4)，在所述n型GaN漂移区103上形成离子注入的阻挡图形，通过离子注入工艺在所述n型GaN漂移区103中形成间隔排布的p型掺杂区105，其中，所述离子注入工艺的掺杂源包括Mg离子和O离子。
在一个实施例中，步骤4)中，所述Mg离子和所述O离子按比例进行双离子注入，所述p型掺杂区105的掺杂源中，通过调整所述Mg离子和所述O离子的注入剂量，使所述Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，所述O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区105的掺杂深度范围为200纳米～500纳米。
在一个实施例中，所述p型掺杂区105呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区103。
在一个实施例中，步骤4)在离子注入后，还包括：在所述n型GaN漂移层102表面通过等离子体增强化学气相沉积工艺(PECVD)沉积二氧化硅作为退火帽层，并在1200℃～1400℃和N2氛围下进行快速退火热处理，所述退火帽层的厚度范围为200纳米～500纳米，退火时间为60秒～200秒。在一个具体示例中，所述退火帽层的厚度300纳米，退火时间为120秒。
本发明采用Mg离子和O离子双离子按一定比例注入，并在退火工艺中采用退火帽层结构，采用施主和受主的共掺杂，将两种类型的杂质的溶解度提高到超过任一种杂质在主体半导体中的溶解度极限，从而大大增加P型掺杂区105的激活率。
如图5所示，然后进行步骤5)，在所述倾斜侧壁104形成倾斜式的场板介质层106。
在一个实施例中，步骤5)在所述倾斜侧壁104形成倾斜式的场板介质层106包括以下步骤：
步骤5-1)，于所述n型GaN漂移层102上形成光阻图形并旋涂聚硅氧烷，以形成图形化的聚硅氧烷；
步骤5-2)，加热固化所述聚硅氧烷以形成所述场板介质层106。具体地，可以采用CVD管式炉依次在170℃下退火5分钟和在440℃下退火30分钟进行固化。
在一个实施例中，所述场板介质层106的顶端延伸至所述n型GaN漂移区103一宽度，以进一步缓解器件阳极107的电场集中。
在一个实施例中，所述p型掺杂区105与所述场板介质层106接触，该处的p型掺杂区105与所述所述场板介质层106共同配合以进一步改善所述阳极107的电场集中和PN结耗尽区侧壁的电场分布。
如图6所示，最后进行步骤6)，在所述n型GaN漂移区103和所述p型掺杂区105上形成阳极107，在所述n型衬底101的底面形成阴极108。
在一个实施例中，步骤6)在所述n型GaN漂移区103和所述p型掺杂区105上形成阳极107的方法包括热蒸发工艺、磁控溅射工艺及电子束蒸镀工艺中的一种。
在一个实施例中，制备阴极108包括：通过光刻工艺形成光阻图形，使用热蒸发工艺、磁控溅射工艺或电子束蒸发工艺等在所述衬底背面形成金属膜，如Ti/Al/Ni/Au叠层结构，其中，Ti的厚度可以为20纳米～50纳米，Al的厚度可以为80纳米～120纳米，Ni的厚度可以为15纳米～30纳米，Au的厚度可以为75纳米～60纳米，使用剥离工艺形成电极图形后，在700℃～850℃和N2环境下退火以形成阴极108。
在一个实施例中，制备阳极107(Gate)包括：通过光刻工艺形成光阻图形，使用热蒸发工艺、磁控溅射工艺或电子束蒸发工艺等在所述衬底上形成金属膜，如Ni/Au叠层结构，其中，Ni的厚度可以为15纳米～30纳米，Au的厚度可以为80纳米～120纳米，使用剥离工艺形成电极图形后，进行退火以形成所述阳极107。
如图6所示，本实施例还提供一种倾斜式GaN基结势垒肖特基二极管，包括：n型衬底101；n型GaN漂移区103，设置在所述n型衬底101上，所述n型GaN漂移区103具有倾斜侧壁104；p型掺杂区105，排布于所述n型GaN漂移区103中，其中，所述p型掺杂区105的掺杂源包括Mg离子和O离子；倾斜式场板介质层106，设置在所述倾斜侧壁104；阳极107，设置在所述n型GaN漂移区103和所述p型掺杂区105上；阴极108，设置在所述n型衬底101的底面。
在一些实施例中，所述n型衬底101可以为重掺杂的n型GaN单晶衬底、重掺杂的n型碳化硅衬底等。所述n型衬底101的离子掺杂浓度可以为2×1018cm-3～5×1018cm-3，厚度可以为100微米～400微米之间。例如，对于n型GaN单晶衬底，其掺杂剂可以为硅。
在一个实施例中，所述n型GaN漂移区103的厚度范围为10微米～40微米。在一个具体示例中，所述n型GaN漂移区103为轻掺杂，采用的掺杂剂为硅，其掺杂浓度为2×1016cm-3～5×1016cm-3，所述n型GaN漂移区103的厚度为20微米。
在一个实施例中，所述p型掺杂区105的掺杂源中，Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区105的掺杂深度范围为200纳米～500纳米。
在一个实施例中，所述n型GaN漂移区103的侧壁高度可以为所述n型GaN漂移层102厚度的三分之一至五分之四之间。
在一个实施例中，所述n型GaN漂移区103的顶部宽度小于底部宽度，所述倾斜侧壁104的倾斜角度范围为30°～60°。在一个具体示例中，所述倾斜侧壁104的倾斜角度范围为45°。
在一个实施例中，所述场板介质层106的顶端延伸至所述n型GaN漂移区103一宽度，以进一步缓解器件阳极107的电场集中和PN结耗尽区侧壁的电场分布。所述场板介质层106的材料包括聚硅氧烷。
在一个实施例中，所述p型掺杂区105与所述场板介质层106接触，该处的p型掺杂区105与所述所述场板介质层106共同配合以进一步改善所述阳极107的电场集中和PN结耗尽区侧壁的电场分布。
在一个实施例中，所述p型掺杂区105呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区103。
如上所述，本发明的倾斜式GaN基结势垒肖特基二极管及其制备方法，具有以下有益效果：
本发明在n型GaN漂移区的倾斜侧壁涂覆倾斜式场板介质层结构，可以有效缓解发生在阳极的电场集中和PN结耗尽区侧壁的电场分布，提高结势垒肖特基二极管的反向耐压并减少漏电流。
本发明采用Mg离子和O离子双离子按一定比例注入，并在退火工艺中采用退火帽层结构，采用施主和受主的共掺杂，将两种类型的杂质的溶解度提高到超过任一种杂质在主体半导体中的溶解度极限，从而大大增加P型掺杂区的激活率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于，包括：
1)提供n型衬底；
2)在所述衬底上形成n型GaN漂移层；
3)在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区；
4)通过离子注入工艺在所述n型GaN漂移区中形成间隔排布的p型掺杂区，其中，所述离子注入工艺的掺杂源包括Mg离子和O离子；
5)在所述倾斜侧壁形成倾斜式的场板介质层；
6)在所述n型GaN漂移区和所述p型掺杂区上形成阳极，在所述n型衬底的底面形成阴极。
2.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：步骤4)中，所述Mg离子和所述O离子按比例进行双离子注入，所述p型掺杂区的掺杂源中，所述Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，所述O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区的掺杂深度范围为200纳米～500纳米。
3.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：所述p型掺杂区呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区。
4.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：步骤4)在离子注入后，还包括：在所述n型GaN漂移层表面沉积二氧化硅作为退火帽层，并在1200℃～1400℃和N2氛围下进行快速退火热处理，所述退火帽层的厚度范围为200纳米～500纳米，退火时间为60秒～200秒。
5.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：步骤3)在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区包括：
在所述n型GaN漂移层上形成图形化的刻蚀阻挡层；
通过变速率干法刻蚀工艺刻蚀所述n型GaN漂移层，以在所述n型GaN漂移层中刻蚀出具有倾斜侧壁的n型GaN漂移区，其中，所述变速率干法刻蚀工艺的刻蚀速率自所述n型GaN漂移层顶面朝底面逐渐减小，以使得所述n型GaN漂移区的顶部宽度小于底部宽度。
6.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：所述倾斜侧壁的倾斜角度范围为30°～60°。
7.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：所述p型掺杂区与所述场板介质层接触。
8.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：步骤2)在所述衬底上形成n型GaN漂移层的方法包括氢化物气相外延工艺、分子束外延工艺及金属有机化学气相沉积工艺中的一种，所述n型GaN漂移层的厚度范围为10微米～40微米。
9.根据权利要求1所述的倾斜式GaN基结势垒肖特基二极管的制备方法，其特征在于：步骤5)在所述倾斜侧壁形成倾斜式的场板介质层包括：
于所述n型GaN漂移层上形成光阻图形并旋涂聚硅氧烷，以形成图形化的聚硅氧烷；
加热固化所述聚硅氧烷以形成所述场板介质层，所述场板介质层的顶端延伸至所述n型GaN漂移区一宽度。
10.一种倾斜式GaN基结势垒肖特基二极管，其特征在于，包括：
n型衬底；
n型GaN漂移区，设置在所述n型衬底上，所述n型GaN漂移区具有倾斜侧壁；
p型掺杂区，排布于所述n型GaN漂移区中，其中，所述p型掺杂区的掺杂源包括Mg离子和O离子；
倾斜式场板介质层，设置在所述倾斜侧壁；
阳极，设置在所述n型GaN漂移区和所述p型掺杂区上；
阴极，设置在所述n型衬底的底面。
11.根据权利要求10所述的倾斜式GaN基结势垒肖特基二极管，其特征在于：所述p型掺杂区的掺杂源中，Mg离子掺杂浓度范围为1×1015cm-3～4×1015cm-3，O离子掺杂浓度范围为1×1012cm-3～4×1012cm-3，所述p型掺杂区的掺杂深度范围为200纳米～500纳米。
12.根据权利要求10所述的倾斜式GaN基结势垒肖特基二极管，其特征在于：所述n型GaN漂移区的顶部宽度小于底部宽度，所述倾斜侧壁的倾斜角度范围为30°～60°。
13.根据权利要求10所述的倾斜式GaN基结势垒肖特基二极管，其特征在于：所述场板介质层的顶端延伸至所述n型GaN漂移区一宽度，所述场板介质层的材料包括聚硅氧烷。
14.根据权利要求10所述的倾斜式GaN基结势垒肖特基二极管，其特征在于：所述p型掺杂区呈栅条状、栅格状或栅网状排布于所述n型GaN漂移区。
15.根据权利要求10所述的倾斜式GaN基结势垒肖特基二极管，其特征在于：所述p型掺杂区与所述场板介质层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310028683.0A CN116130524A (zh) | 2023-01-09 | 2023-01-09 | 倾斜式GaN基结势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310028683.0A CN116130524A (zh) | 2023-01-09 | 2023-01-09 | 倾斜式GaN基结势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116130524A true CN116130524A (zh) | 2023-05-16 |
Family
ID=86298786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310028683.0A Pending CN116130524A (zh) | 2023-01-09 | 2023-01-09 | 倾斜式GaN基结势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116130524A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117117003A (zh) * | 2023-10-24 | 2023-11-24 | 粤芯半导体技术股份有限公司 | 肖特基势垒二极管器件结构及其制造方法 |
-
2023
- 2023-01-09 CN CN202310028683.0A patent/CN116130524A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117117003A (zh) * | 2023-10-24 | 2023-11-24 | 粤芯半导体技术股份有限公司 | 肖特基势垒二极管器件结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fu et al. | High voltage vertical GaN pn diodes with hydrogen-plasma based guard rings | |
| US8624264B2 (en) | Semiconductor device with low resistance SiC-metal contact | |
| US20190140046A1 (en) | Silicon carbide power device employing heterojunction terminal and manufacturing method thereof | |
| US9349800B2 (en) | Semiconductor device | |
| TWI418028B (zh) | 具有台面邊界終端的垂直接面場效電晶體及其製造方法 | |
| KR20100133868A (ko) | 공정 민감도가 감소된 전극-반도체 정류기 | |
| CN108538717A (zh) | 在GaN材料中制造浮置保护环的方法及系统 | |
| CN113421914B (zh) | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| CN106952957B (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
| CN116130524A (zh) | 倾斜式GaN基结势垒肖特基二极管及其制备方法 | |
| TWI440096B (zh) | 尚特基二極體及製造方法 | |
| US20160276497A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101398125B1 (ko) | 자기정렬 고속 회복 다이오드 및 그 제조 방법 | |
| WO2021175294A1 (zh) | 超级结的制造方法及其超级结肖特基二极管 | |
| US6670688B2 (en) | Semiconductor device including at least one schottky metal layer surrounding PN junction | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| JP2007019518A (ja) | フィールドストップを有する半導体部品 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| KR101415878B1 (ko) | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| CN108878509A (zh) | 氮化镓晶体管及其制造方法 | |
| CN113594028A (zh) | 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用 | |
| KR101405511B1 (ko) | 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법 | |
| CN208538864U (zh) | 氮化镓晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |