DE69710031T2 - Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie - Google Patents

Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie

Info

Publication number
DE69710031T2
DE69710031T2 DE69710031T DE69710031T DE69710031T2 DE 69710031 T2 DE69710031 T2 DE 69710031T2 DE 69710031 T DE69710031 T DE 69710031T DE 69710031 T DE69710031 T DE 69710031T DE 69710031 T2 DE69710031 T2 DE 69710031T2
Authority
DE
Germany
Prior art keywords
substrate
layer
ion implantation
porous
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69710031T
Other languages
English (en)
Other versions
DE69710031D1 (de
Inventor
Kiyofumi Sakaguchi
Takao Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69710031D1 publication Critical patent/DE69710031D1/de
Publication of DE69710031T2 publication Critical patent/DE69710031T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Diese Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitereinrichtung, welche auf geeignete Weise zur Herstellung eines Halbleiterbauelementes, wie z. B. eines integrierten Halbleiterschaltkreises, einer Solarzelle, einer Halbleiterlasereinrichtung oder einer lichtemittierenden Diode verwendet werden kann. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Schritt zum Übertragen einer Halbleiterschicht auf ein Substrat.
    • Verwandter Stand der Technik
  • Halbleitereinrichtungen sind als Halbleiter-Wafer, Halbleiter-Substrate und verschiedene Halbleiterbauelemente weitverbreitet und umfassen jene, welche an die Herstellung von Halbleitereinrichtungen unter Verwenden von deren Halbleiterzone angepaßt sind, und jene, welche als Vorformen zur Herstellung von Halbleiterbauelementen verwendet werden.
  • Einige Halbleitereinrichtungen der zu betrachtendem Art weisen eine auf einem Isolator angeordnete Halbleiterschicht auf.
  • Die Technologie zum Ausbilden einer einkristallinen Silizium- Halbleiterschicht auf einem Isolator wird als "Silicon-On- Insulator" - (SOI) - Technologie bezeichnet, welche in hohem Maße bekannt ist. Verschiedene Forschungsarbeiten wurden getätigt, um die beachtlichen Vorteile von SOI zu verwerten, was durch Verwenden von Bulk-Si-Substraten, die zur Herstellung von gewöhnlichen, integrierten Si-Schaltkreisen eingesetzt werden, nicht erreicht werden kann. Die Vorteile der SOI-Technologie umfassen:
  • 1. die leichte dielektrische Isolation, welche einen erhöhten Integrationsgrad erlaubt;
  • 2. die ausgezeichnete Widerstandsfähigkeit gegen Strahlung;
  • 3. eine reduzierte schwebende ("floating") Kapazität, welche eine hohe Bauelement-Operationsgeschwindigkeit ermöglicht;
  • 4. das Weglassen der den Topf bildenden Stufe;
  • 5. den Effekt der "Latch-up"-Vermeidung; und
  • 6. die Möglichkeit der Herstellung von völlig verarmten (depleted) Feldeffekt-Transistoren unter Verwendung der Dünnfilm-Technologie. Die Vorteile der SOI-Technologie sind ausführlich in der Spezialausgabe diskutiert: "Single-crystal silicon on non-single-crystal insulators"; herausgegeben von G. W. Cullen, Journal of Crystal Growth, Volume 63, Nr. 3, Seiten 429-590 (1983).
  • In den letzten Jahren wurde eine Reihe von Berichten über die SOI-Technologie zur Bereitstellung von Substraten veröffentlicht, welche einen Hochgeschwindigkeitsbetrieb und einen geringen Stromverbrauch für MOSFET's realisieren (IEEE SOI Konferenz 1994). Das Verfahren zur Fertigung eines Halbleiterbauelements kann durch Verwenden der SOI-Struktur im Vergleich zu dem korrespondierenden Verfahren zum Fertigen eines Bauelementes auf einem Bulk-Silizium-Wafer aufgrund der Implementierung eines sehr vereinfachten Bauelement- Isolationsschrittes signifikant verkürzt werden. Somit kann die Verwendung der SOI-Technologie eine signifikante Kostenreduktion bei der Fertigung eines Halbleiterbauelementes insbesondere hinsichtlich der Wafer-Kosten und der Verfahrenskosten bringen, wenn es vom Standpunkt der herkömmlichen Technologie zur Fertigung eines MOSFET oder eines ICs auf einem Bulk-Si-Substrat, ganz zu schweigen von dem beachtlichen Leistungsvermögen bzw. "Performance" eines derartigen Halbleiterbauelementes, betrachtet wird.
  • Völlig verarmte MCSFET's sind sehr vielversprechend beim Erzielen eines Hochgeschwindigkeitsbetriebs und eines niedrigen Stromverbrauchs, wenn sie mit verbesserter Treiberleistung versehen sind. Allgemein ausgedrückt, wird die Schwellenspannung (Vth) eines MOSFET als Funktion der Verunreinigungs- Konzentration seines Kanalabschnitts bestimmt, jedoch werden im Falle eines völlig verarmten (fully depleted: FD) MOSFET's die Eigenschaften der Verarmungsschicht durch die SOI- Filmdicke beeinflußt. Demgemäß muß die SOI-Filmdicke genau kontrolliert bzw. gesteuert werden, um die Ausbeute der herzustellenden LSI's zu verbessern.
  • Inzwischen zeigt ein auf einem Verbindungshalbleiter ausgebildetes Bauelement ein beachtliches Leistungs- bzw. Performance-Niveau, das von Silizium insbesondere hinsichtlich des Hochgeschwindigkeitsbetriebs und der Lichtemission nicht erwartet werden kann. Derartige Bauelemente werden üblicherweise mittels epitaktischen Wachstums auf einem Verbindungshalbleitersubstrat ausgebildet, das aus GaAs oder einer ähnlichen Verbindung hergestellt sein kann. Jedoch ist ein Verbindungshalbleiter-substrat teuer und mechanisch nicht besonders fest, so daß es nicht zur Herstellung eines großen Wafers bzw. einer großen Scheibe geeignet ist.
  • Folglich wurden Anstrengungen unternommen, um ein Verbindungssubstrat durch heteroepitaktisches Wachstum auf einem Si-Wafer auszubilden, was preiswert, mechanisch stabil und gut geeignet zur Herstellung eines großen Wafers ist.
  • Forschungsarbeiten über die Bildung von SOI-Substraten wurden in den 1970/ern bedeutsam. Anfänglich wurde der Technik zur Herstellung von einkristallinem Silizium durch epitaktisches Wachstum auf Saphir-Substraten (SOS: Silicon on Sapphire, "Silizium auf Saphir"), derjenigen zur Herstellung einer SOI- Struktur durch Vollisolation mittels porös oxidierten Siliziums (FIPOS, "Full Isolation by Porous Silicon") und der Sauerstoffionen-Implantationstechnik Beachtung zuteil. Das FIPOS-Verfahren weist Schritte zur Ausbildung einer verinselten ("islanded") N-typ Si-Schicht auf einem einkristallinen F-typ Si-Substrat durch Protonen/Ionen-Implantation (Imai et al., J. Crystal Growth, Vol. 63, 547 (1983)) oder durch epitaktisches Wachstum und Strukturerzeugung ("Patterning") auf, wobei lediglich das P-typ Substrat durch Anodisieren in einer HF-Lösung in ein poröses Substrat umgewandelt wird, die Si- Inseln von der Oberfläche abgeschirmt werden und danach die N-typ Si-Inseln durch beschleunigte Oxidation einer die- Lektrischen Isolation unterworfen werden. Diese Technik ist jedoch mit dem Problem behaftet, daß die isolierte Si-Zone vor dem Verfahren zur Bauelementeherstellung definiert wird, um die Freiheit des Bauelementeentwurfs zu beschränken.
  • Das Sauerstoffionen-Implantationsverfahren wird auch als das SIMOX-Verfahren bezeichnet, welches von K. Isumi erstmalig vorgeschlagen wurde. Mit dieser Technik werden Sauerstoff- Ionen mit einem Konzentrationsniveau von 10¹&sup7; bis 10¹&sup8; /cm² in einen Si-Wafer implantiert und dann wird der letztere bei hoher Temperatur von etwa 1320ºC in einer Argon/Sauerstoff- Atmosphäre getempert. Folglich sind die implantierten Sauerstoffionen chemisch mit den Si-Atomen gebunden, um eine Siliziumoxid-Schicht herzustellen, welche um eine Tiefe zentriert ist, die der projizierten Reichweite (Rp) der implantierten Ionen entspricht. Unter dieser Bedingung wird ein oberer Abschnitt der Si-Oxid-Schicht, welche durch die Sauerstoffionen-Implantation in einen amorphen Zustand versetzt wird, rekristallisiert, um eine einkristalline Si-Schicht herzustellen. Während die verwendete Oberflächen-Si-Schicht eine Defektrate in der Höhe von bis zu 10&sup5; /cm² aufweist, hat es eine neuere technologische Entwicklung ermöglicht, die Defektrate auf bis zu etwa 10² /cm² zu reduzieren, indem eine Rate der Sauerstoff-Implantation von ungefähr 4 · 10¹&sup7;/cm² selektiert wurde. Jedoch ist die erlaubte Reichweite der Energieinfusion und jene der Ionenimplantation begrenzt, wenn die Filmqualität der Si-Oxidschicht und die Kristallinität der Oberflächen-Si-Schicht auf den jeweils gewünschten Niveaus gehalten werden und folglich die Filmdicke der Oberflächen-Si-Schicht und jene der vergrabenen Si-Oxidschicht (BOX; "buried oxid", vergrabenes Oxid) lediglich begrenzte Werte einnehmen können. Mit anderen Worten ist ein Verfahren der "Opfer"-Oxidation ("sacrifice oxidation") oder des epitaktischen Wachstums unerläßlich, um eine Oberflächen-Si-Schicht mit einer gewünschten Filmdicke zu realisieren. Ein derartig wechselweises Verfahren verursacht das Problem einer unebenen Filmdicke aufgrund des intrinsisch entgegenwirkenden Effektes des Verfahrens.
  • Es gab Berichte mit der Aussage, daß SIMOX fehlerhafte Si- Oxid-Zonen in der Si-Oxidschicht erzeugen kann, welche als Rohre ("pipes") bezeichnet werden. Eine der möglichen Ursachen des Phänomens kann in Fremdobjekten begründet sein, wie z. B. während der Ionenimplantation in die Schicht eingeführter Staub. Das in einer Rohrzone ("pipe region") hergestellte Bauelement kann verschlechterte Eigenschaften wegen des Leckstroms zwischen der aktiven Schicht und dem darunterliegenden Substrat aufweisen.
  • Die SIMOX-Technik umfaßt den Einsatz eines großen Ionen- Volumens, das weitaus größer als das in dem gewöhnlichen Halbleiterverfahren verwendete Volumen ist, und folglich kann das Ionenimplantationsverfahren eine lange Zeit dauern, wenn eine spezifisch konzipierte Vorrichtung dafür benutzt wird. Da das Ionenimplantationsverfahren typischerweise mittels Rasterabtastung ("Rasterscan") eines Ionenstrahls mit einer vorbestimmten Flußrate des elektrischen Stroms oder mittels Aufweiten bzw. Spreizen eines Ionenstrahls durchgeführt wird, kann zum Bearbeiten ("processing") eines großen Wafers eine lange Zeit erforderlich sein. Zusätzlich kann, wenn ein großer Wafer bei hoher Temperatur bearbeitet wird, das "Slip"- bzw. Schlupf-Problem aufgrund einer ungleichmäßigen Temperaturverteilung innerhalb des Wafers sehr schwerwiegend werden. Da das SIMOX-Verfahren den Einsatz einer außergewöhnlich hohen Temperatur erfordert, welche so hoch wie 1320ºC ist, was in dem gewöhnlichen Si-Halbleiterverfahren nicht beobachtet wird, wird das Problem einer ungleichmäßigen Tenmperaturverteilung schwerwiegender werden, wenn ein großer Wafer präpariert werden muß, sofern nicht eine hochgradig effektive Vorrichtung realisiert ist.
  • Neben den vorstehend beschriebenen bekannten Techniken zur Ausbildung von SOI wurde neuerdings eine Technik zum Verbinden ("Bonding") eines einkristallinen Si-Substrats mit einem anderen einkristallinen Si-Substrat, das zum Erzeugen einer SOI-Struktur thermisch oxidiert wurde, vorgeschlagen. Dieses Verfahren erfordert die Verwendung einer aktiven Schicht mit einer gleichmäßigen Dicke für die Bauelemente, die darauf ausgebildet werden. Um genauer zu sein, muß ein einkristallines Si-Substrat, das eine Dicke von einigen hundert um (Mikrometer) aufweist, auf einige um (Mikrometer) dünner oder weniger gemacht werden. Um eine einkristalline Si-Schicht dünner zu machen, sind drei Techniken bekannt, welche umfassen;
  • (1) polieren,
  • (2) lokales Plasma-Ätzen und
  • (3) selektives Ätzen.
  • Es ist schwierig, eine gleichmäßige Filmdicke mittels der Poliertechnik gemäß (1) zu erzielen. Insbesondere kann die mittlere Abweichung in der Filmdicke bis zu einer Größe von Dekaden von einigen Prozent betragen, um die Technik unausführbar zu machen, wenn der Film bis auf eine Größe von Subum (Mikrometer) dünner gemacht wird. Dieses Problem wird für Wafer mit einem großen Durchmesser bedeutsamer werden.
  • Die Technik gemäß (2) wird typischerweise in Verbindung mit derjenigen gemäß (1) eingesetzt. Genauer ausgedrückt, wird der Film mittels der Technik gemäß (1) auf ungefähr 1 bis 3 um dünner gemacht, wobei die Verteilung der Filmdicke dadurch bestimmt wird, daß die Filmdicke bei einer Anzahl von Punkten überwacht wird. Danach wird der Film einem Ätzvorgang ausgesetzt, wobei der Film mit einem Plasma von SF&sub6;-Partikeln mit einer Durchmesser von einigen Millimetern abgerastert wird, wobei die Verteilung der Filmdicke korrigiert wird, bis eine gewünschte Filmdicke erreicht wird. Einem Bericht zufolge kann mittels dieser Technik die Verteilung der Filmdicke innerhalb etwa ±10 nm oder weniger begrenzt werden. Jedoch ist dieses Verfahren mit dem Nachteil behaftet, daß, wenn Fremdobjekte auf dem Substrat in Form von Partikeln während des Plasmaätzens vorhanden sind, diese als so viele Ätzmasken wirken, um Projektionen auf dem Substrat zu erzeugen, wenn der Ätzvorgang vorüber ist.
  • Da das Substrat unmittelbar nach dem Ätzvorgang eine grobe bzw. rauhe Oberfläche aufweist, muß zusätzlich ein Berührungspoliervorgang ("touch polishing") nach Beenden des Plamaätzens auf der Oberfläche ausgeführt werden, wobei der Vorgang lediglich hinsichtlich seiner Dauer gesteuert bzw. kontrolliert wird. Dann tritt wiederum das Problem der Abweichungen in der Filmdicke aufgrund des Polierens auf. Weiterhin zusätzlich wird ein Poliermittel, welches typischerweise kolloidales Silika enthält, für den Poliervorgang verwendet und somit wird die Schicht zur Herstellung einer aktiven Schicht mittels des Poliermittels auf direkte Weise abgeschabt, so daß eine zerklüftete ("chrushed") und/oder verformte ("distorted") Schicht erzeugt werden kann. Der Durchsatz des Verfahrens ist signifikant reduzierbar, wenn große Wafer behandelt werden, da die Dauer des Plasmaätzvorgangs als Funktion des Flächeninhalts der Oberfläche des zu verarbeitenden Wafers verlängert ist.
  • Die Technik gemäß (3) umfaßt die Verwendung einer Film- Konfiguration für das dünn zu machende Substrat, welche eine oder mehrere zum selektiven Ätzen geeignete Filmschicht(en) aufweist. Beispielsweise soll angenommen werden, daß eine P&spplus;- Si-Dünnschicht, welche Bor mit mehr als 10¹&sup9; /cm³ enthält, und eine P-typ Si-Dünnschicht so beschaffen sind, daß sie sequentiell auf einem P-typ Substrat mittels epitaktischen Wachstums aufwachsen, um ein erstes Substrat zu erzeugen, welches dann mit einem zweiten Substrat mit einer zwischengeordneten Isolationsschicht verbunden wird, wobei die Isolationsschicht typischerweise ein Oxidfilm ist, und daß die rückseitige Oberfläche des ersten Substrats vorher durch Abschaben und Polieren ausreichend dünngemacht ist. Anschließend wird die P&spplus;-Schicht durch selektives Ätzen der darüberliegenden P-typ Schicht exponiert und danach wird das P-typ Substrat durch selektives Ätzen der P&spplus;-Schicht exponiert, um eine SOI- Struktur zu erzeugen. Diese Technik ist detailliert in einem Bericht von Maszara (W. P. Maszara, J. Electrochem. Soc., Vol. 138, 341 (1991)) erörtert.
  • Obwohl die selektive Ätztechnik effektiv ist, um einen dünnen Film mit einer gleichmäßigen Filmdicke zu erzeugen, ist sie mit den nachstehend angegebenen Nachteilen behaftet.
  • - Das selektive Ätzverhältnis ist nicht zufriedenstellend und wird höchstens so niedrig wie 10² sein.
  • - Ein Berührungspoliervorgang ist erforderlich, um die Oberfläche nach dem Ätzvorgang aufgrund der von dem Ätzvorgang erzeugten rauhen Oberfläche zu glätten. Demgemäß kann die Filmdicke die Gleichmäßigkeit einbüßen, wenn sie durch Polieren reduziert wird. Obgleich der Poliervorgang durch die Dauer des Vorgangs gesteuert bzw. kontrolliert wird, ist es insbesondere schwierig, den Vorgang genau zu steuern bzw. kontrollieren, da die Polierrate signifikant von Zeit zu Zeit variieren kann. Somit wird dieses Problem nicht unerheblich, wenn eine extrem dünne SOI-Schicht ausgebildet wird, welche so dünn wie 100 nm ist.
  • - Die erzeugte SOI-Schicht kann eine geringe Kristallinität aufgrund des Einsatzes einer Film-ausbildenden Technik aufweisen, welche die Ionenimplantation und epitaktisches oder heteroepitaktisches Wachstum auf einer Si-Schicht umfaßt, die dicht mit B dotiert ist. Zusätzlich kann die gebundene ("bonded") Oberfläche des Substrats einen Glattheits-Grad zeigen, der hinsichtlich eines herkömmlichen Si-Wafers niedrig ist (C. Harendt, et al., J. Elect. Mater. Vol. 20, 267 (1991), H. Baumgart, et al., Extended Abstract of ECS first International Symposium of Wafer Bonding, pp-733 (1991), C. E. Hunt, Extended Abstract of ECS first International Symposium of Wafer Bonding, pp-696 (1991)). Zusätzlich noch gibt es das Problem, daß die Selektivität der selektiven Ätztechnik stark von dem Konzentrationsunterschied unter den Verunreinigungen, wie z. B. in dem Substrat enthaltenes Bor, und der Steilheit des Konzentrationsprofils der Verunreinigungen längs der Tiefe des Substrats abhängt. Demgemäß wird, wenn die Verbindungs-Temperung bei hoher Temperatur ausgeführt wird, um die Verbindungs-Stärke bzw. Verbundfestigkeit der Schichten zu verbessern, und das epitaktische Wachstum ebenso bei hoher Temperatur durchgeführt wird, um die Kristallinität der SOI- Schicht zu erhöhen, das Konzentrationsprofil der Verunreinigungen längs der Tiefe flacher, um die Selektivität des Ätzvorgangs zu reduzieren. Einfach ausgedrückt, sind die Verbesserung der Ätzselektivität und folglich diejenige der Kristallinität und die Verbesserung der Verbindungs-Stärke bzw. Verbundfestigkeit widerstreitende Erfordernisse, die nicht gleichzeitig erfüllbar sind.
  • Unter diesen Umständen haben die Erfinder der vorliegenden Erfindung ein neues Verfahren zur Herstellung einer Halbleitereinrichtung in der offengelegten japanischen Patentanmeldung Nr. 5-21338 vorgeschlagen. Erfindungsgemäß ist das vorgeschlagene Verfahren dadurch gekennzeichnet, daß Schritte zum Ausbilden einer Einrichtung vorgesehen sind, indem eine nichtporöse einkristalline Halbleiterzone auf einer porösen einkristallinen Halbleiterzone angeordnet wird, die Oberfläche eines Materials, welches darauf ein isolierendes Material trägt, mit der korrespondierenden Oberfläche der porösen einkristallinen Halbleiterzone verbunden wird, und anschließend die poröse einkristalline Halbleiterzone durch Ätzen entfernt wird.
  • T. Yonehara et al., welche die Erfinder der vorliegenden Erfindung sind, haben auch über eine verbundene ("bonded") SOI berichtet, welche hinsichtlich gleichmäßiger Filmdicke und Kristallinität hervorragend ist und zur Stapelverarbeitung ("Batch-Verarbeitung") geeignet ist (T. Yonehara et al., Appl. Phys. Lett. Vol. 64, 2108 (1994)). Nunmehr wird das vorgeschlagene Verfahren zur Herstellung einer verbundenen SOI nachstehend summarisch unter Bezugnahme auf die Fig. 3A bis 3C der beigefügten Zeichnungen erläutert.
  • Das vorgeschlagene Verfahren verwendet eine poröse Schicht 42, welche auf einem erster Si-Substrat 41 als selektiv zu ätzende Schicht ausgebildet ist. Nachdem eine nichtporöse einkristalline Si-Schicht 43 auf der porösen Schicht 42 mittels epitaktischen Wachstums ausgebildet wird, wird sie mit einem zweiten Substrat 44 mit einer zwischengeordneten Si- Oxidschicht 45 verbunden (Fig. 3A). Dann wird die poröse Si- Schicht über den gesamten Flächeninhalt der Oberfläche des ersten Substrats exponiert bzw. bloßgelegt, indem das erste Substrat von der Rückseite abgeschabt bzw. abgetragen wird (Fig. 3B). Das exponierte poröse Si wird dann mittels einer selektiven Ätzlösung ausgeätzt, welche typischerweise KOH oder HF + H&sub2;O&sub2; enthält (Fig. 3C). Da das selektive Ätzverhältnis des Vorgangs, bei dem die poröse Si-Schicht im Verhältnis zu der Bulk-Si-Schicht (nichtporöse einkristalline Si-Schicht) geätzt wird, so hoch wie Hunderte oder Tausende mit dieser Technik gemacht werden kann, kann die auf der porösen Schicht vorher ausgebildete nichtporöse einkristalline Si-Schicht auf das zweite Substrat übertragen werden, um ein SOI-Substrat zu erzeugen, ohne die Dicke der nichtporösen einkristallinen Si- Schicht zu reduzieren. Somit wird die Gleichmäßigkeit der Filmdicke des SOI-Substrats während des epitaktischen Wachstumsschritts bestimmt. Gemäß dem Bericht von Sato et al. kann, da ein an ein gewöhnliches Halbleiterverfahren angepaßtes CVD-System für das epitaktische Wachstum verwendet werden kann, ein Gleichmäßigkeitsgrad der Filmdicke in einer Höhe von 100 nm ± 2% realisiert werden. Zusätzlich zeigt die epitaktische Si-Schicht eine hervorragende Kristallinität von ungefähr 3.5 · 10²/cm².
  • Da die Selektivität irgendeiner herkömmlichen selektiven Ätztechnik stark von dem Konzentrationsunterschied unter den in dem Substrat enthaltenen Verunreinigungen und der Steilheit des Konzentrationsprofils der Verunreinigungen längs der Tiefe des Substrats, wie vorstehend erläutert, abhängt, ist die Temperatur der Wärmebehandlung (für das Verbinden, das epitaktische Wachstum, die Oxidation und so weiter) auf niedrige 800ºC höchstens beschränkt, da das Verunreinigungskonzentrationsprofil über dieser Temperaturgrenze flacher wird. Andererseits wird die Ätzrate der vorgeschlagenen Ätztechnik hauptsächlich durch den strukturellen Unterschied zwischen der porösen Schicht und der Bulk-Schicht bestimmt, so daß die Wärmebehandlung nicht einer derartig strengen Begrenzung unterworfen ist und eine Temperatur in der Höhe von 1180ºC eingesetzt werden kann. Es ist bekannt, daß eine nach dem Verbindungsvorgang ausgeführte Wärmebehandlung die Verbindungsstärke bzw. Verbundfestigkeit zwischen den Wafern bedeutend verbessern und die Größe und Anzahl der auf der Verbindungs- Grenzfläche entstandenen Lücken reduzieren kann. Zusätzlich wird bei einem selektiven Ätzvorgang, der auf dem strukturellen Unterschied zwischen der porösen Schicht und der Bulk- Schicht beruht, die Gleichmäßigkeit der Filmdicke nicht ungünstig durch feine Partikel beeinflußt, welche an der porösen Si-Schicht haften können.
  • Jedoch werden für ein mittels eines Verbindungsverfahren zu erzeugendes Halbleitersubstrat zwangsläufig zumindest zwei Wafer als Ausgangsmaterial benötigt, wobei einer davon im Verlauf des Polierens und Ätzens im wesentlichen immer weniger wird, so daß die begrenzten natürlichen Ressourcen beinahe umsonst aufgebraucht werden. Mit anderen Worten wird ein SOI-Herstellungsverfahren benötigt, um eine preisgünstige und wirtschaftliche Durchführbarkeit zusätzlich zu einem erhöhten Grad der Verfahrenssteuerbarkeit bzw. -kontrollierbarkeit und einer verbesserten Gleichmäßigkeit der Filmdicke zu realisieren.
  • Anders ausgedrückt beinhalten die Erfordernisse eines Verfahrens zur Herstellung eines hochwertigen SOI-Substrats eine hervorragende Reproduzierbarkeit, einen gesteigerten Rohstoffsparvermögensgrad durch die wiederholte Verwendung desselben Wafers und durch niedrige Herstellungskosten.
  • Unter derartigen Umständen haben die Erfinder der vorliegend offenbarten Erfindung in der offengelegten japanischen Patentanmeldung Nr. 7-302889 ein Verfahren zur Herstellung eines Halbleitersubstrats angegeben, in welchem zwei Substrate miteinander verbunden werden und die verbundenen Substrate an der porösen Schicht getrennt werden und das eine getrennte Substrat nach Entfernen der verbleibenden porösen Schicht wiederverwendet wird. Ein Beispiel des angegebenen Verfahrens wird unter Bezugnahme auf die Fig. 4A bis 4C erläutert.
  • Eine Oberflächen-Schicht eines ersten Si-Substrats 51 wird zur Ausbildung einer porösen Schicht 52 porös gemacht, wobei darauf eine einkristalline Si-Schicht 53 ausgebildet wird. Diese einkristalline Si-Schicht auf dem ersten Si-Substrat wird mit der Hauptfläche des zweiten Si-Substrats 54 unter Zwischenordnung einer Isolationsschicht 55 verbunden (Fig. 4A). Danach wird der Wafer an der porösen Schicht getrennt (Fig. 4B). Die bloßgelegte poröse Si-Schicht auf der Oberfläche des zweiten Substrats wird selektiv entfernt, um ein SOI- Substrat auszubilden (Fig. 4C). Das erste Substrat 51 kann nach Entfernen der porösen Schicht wiederverwendet werden.
  • In dem vorstehenden Verfahren, welches in der offengelegten japanischen Patentanmeldung Nr. 7-302889 offenbart ist, werden die Substrate getrennt, indem die Sprödigkeit der porösen Siliziumschicht im Vergleich zur nichtporösen Siliziumschicht genutzt wird, wobei die Wiederverwendung des Substrats, das schon einmal für das Halbleitersubstratherstellungsverfahren benutzt wurde, ermöglicht wird, um die Herstellungskosten zu verringern.
  • Die offengelegte japanische Patentanmeldung Nr. 8-213645 offenbart ein Verfahren, in welchem eine Halbleiterschicht auf einer porösen Siliziumschicht für einen photoelektrischen Konversionsabschnitt einer Solarzelle ausgebildet wird, wobei die Halbleiterschicht später an der porösen Schicht getrennt wird, um das Substrat mit der porösen Siliziumschicht wiederzuverwenden.
  • Andererseits offenbart die europäische Patentanmeldung EP-A- 0533551 ein anderes Verfahren zum Trennen eines Substrats, ohne daß eine derart poröse Siliziumschicht zur Anwendung kommt. In diesem Verfahren wird eine Blasenschicht ("bubble layer") in einem Sililiziumsubstrat mittels Ionenimplantation ausgebildet, wobei die Kristallumordnung und das Blasenzusammenwachstum in der Blasenschicht durch Wärmebehandlung verursacht werden und die Oberflächenzone des Siliziumsubstrats ein sog. Halbleiter-Dünnfilm: "thin semiconductor film") an der Blasenschicht abgestreift wird. Der Halbleiter-Dünnfilm bedeutet in dieser Offenbarung eine äußere Zone eines Bulk- Si, wo keine oder wenige implantierten Ionen vorhanden sind. Jedoch ist bei Bulk-Si-Wafern bekannt, daß sie inhärente Defekte, wie z. B. Flußmuster-Defekte ("flow pattern defects") (T. Abe: Extended Abst. Electrochem. Soc. Spring Meeting, Vol. 95-1, pp. 596 (May, 1995)) und vom Kristall herrührende Partikel (H. Yamamoto: "Problems in Large-Diameter Silicon Wafer", 23th Ultra Clean Technology Collage (August, 1996) aufweisen. Demgemäß weist der Halbleiter-Dünnfilm naturgemäß die Flußmuster-Defekte oder die vom Kristall herrührenden Partikel auf.
  • Falls der Halbleiter-Film von dem Siliziumsubstrat ohne die Flußmuster-Defekte oder die vom Kristall herrührenden Partikel getrennt werden kann, kann im Unterschied zu den vorstehenden Verfahren, welche das poröse Silizium anwenden, praktischerweise nützliches Halbleitermaterial zu geringen Kosten bereitgestellt werden. Angesichts der vorstehenden Probleme wurde die vorliegende Erfindung nach umfangreichen Forschungsarbeiten zustandegebracht.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitereinrichtung zu schaffen, welches einen Schritt zum Verbinden zweier Substrate aufweist, wobei ein Teil des einen Substrats als Material für die Halbleitereinrichtung wiederverwendbar ist.
  • Dasselbe Problem wurde in der folgenden Veröffentlichung "Application of hydrogen ion beams to Silicon On Insulator material technology", von M. Bruel, Nuclear Instruments and Methods in Physics Research, Vol. No. B108, Pages (Seiten) 313- 319 (February 1996) genannt.
  • Die vorliegende Erfindung weist gemeinsam mit dem in der vorgenannten Veröffentlichung offenbarten Verfahren die folgenden Verfahrensschritte auf:
  • Ausbilden eines ersten Substrats mit einer dabei ausgebildeten Ionenimplantationsschicht;
  • Verbinden des ersten Substrats mit einem zweiten Substrat (15; 38, 39) für den Erhalt einer Vielschichtstruktur; und
  • Trennen der Vielschichtstruktur in jeweils getrennte Abschnitte an der Ionenimplantationsschicht.
  • Im Gegensatz zu dem vorstehenden ist das Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung in Anspruch 1 angegeben und dadurch gekennzeichnet, daß:
  • der Schritt des Ausbildens des ersten Substrats durch das Implantieren von Ionen in ein Substrat durchgeführt wird, das ein nichtporöses Siliziumsubstrat mit einer darauf angeordneten nichtporösen Epitaxiehalbleiterschicht aufweist, wobei die Ionen von der oberen Oberflächenseite der nichtporösen Epitaxiehalbleiterschicht implantiert werden, damit die Ionenimplantationsschicht in zumindest der nichtporösen Epitaxiehalbleiterschicht oder dem nichtporösen Siliziumsubstrat ausgebildet wird, und
  • der Schritt des Verbindens so durchgeführt wird, daß die nichtporöse Epitaxiehalbleiterschicht zwischen dem nichtporösen Siliziumsubstrat und dem zweiten Substrat angeordnet ist.
  • Weitere Merkmale sind in dem Ansprüchen 2 bis 47 beansprucht.
  • In dem Verfahren zur Herstellung einer Halbleitereinrichtung hat das erste Substrat eine nichtporöse Halbleiterschicht zum Verbinden. Die nichtporöse Halbleiterschicht ist aus einer Epitaxiehalbleiterschicht gebildet. Mit dieser nichtporösen Halbleiterschicht kann eine hochwertige Halbleitereinrichtung ohne die Flußmusterdefekte oder vom Kristall herrührenden Partikel, die dem Siliziumwafer wie vorstehend erläutert inhärent sind, bereitgestellt werden. Da die nichtporöse Halbleiterschicht leicht nach elektrischem Leitfähigkeitstyp und Verunreinigungskonzentration steuerbar bzw. kontrollierbar ist, erfüllt das Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung verschiedene Anforderungen und ist für verschiedene Anwendungen geeignet.
  • Die Vielschichtstruktur, welche durch Verbinden des ersten Substrats mit dem zweiten Substrat er zeugt wird, wird an der Ionenimplantationsschicht getrennt und das verbliebene Siliziumsubstrat des ersten Substrats kann als Konstruktionselement des ersten Substrats oder des zweiten Substrats wiederverwendet werden, was vorteilhaft beim Rohstoffsparen und zur Kostenreduktion ist.
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer Halbleitereinrichtung bereit, das hervorragend hinsichtlich der Produktivität, Steuerbarkeit bzw. Kontrollierbarkeit und Kostengünstigkeit zur Ausbildung einer einkristallinen Halbleiterschicht mit hoher Kristallinität auf einem zweiten Substrat ist, das ein isolierendes Substrat oder dergleichen aufweist.
  • In den beigefügten Zeichnungen:
  • Fig. 1A, 1B, 1C, 1D und 1E sind schematische Schnittansichten zur Erläuterung des Verfahrens gemäß Ausführungsform 1 der vorliegenden Erfindung;
  • Fig. 2A, 2B und 2C sind schematische Schnittansichten zur Erläuterung des Verfahrens gemäß Ausführungsform 2 der vorliegenden Erfindung;
  • Fig. 3A, 3B und 3C sind schematische Schnittansichten zur Erläuterung des Verfahrens gemäß einem Stand-der-Technik- Verfahren; und
  • Fig. 4A, 4B und 4C sind schematische Schnittansichten zur Erläuterung des Verfahrens gemäß einem anderen Stand-der- Technik-Verfahren.
  • Die vorliegende Erfindung wird nachstehend unter Bezugnahme auf die Ausführungsformen erläutert. Die vorliegende Erfindung ist dabei nicht darauf beschränkt, sofern das Ziel der vorliegenden Erfindung erreicht wird.
    • [Ionenimplantationsschicht]
  • Die Implantation von Helium-Ionen oder Wasserstoff-Ionen in ein einkristallines Siliziumsubstrat bildet Mikrohohlräume mit einem Durchmesser von einigen bis hin zu Dekaden von nm (Nanometern) in der Implantationszone in dem Substrat bei einer Mikrohohlraum-Dichte in der Höhe von 10¹&sup6;-10¹&sup7;/cm². Dabei entwickelt das Siliziumsubstrat eine einer porösen Schicht ähnliche Struktur. Die bei der Ionenimplantation der vorliegenden Erfindung eingesetzten Ionen sind aus den Ionen der Edelgas-Elemente, des Wasserstoffs und Stickstoffs ausgewählt. In der vorliegenden Erfindung wird die Ionenimplantationsschicht in zumindest einer des Siliziumsubstrats und der auf dem Siliziumsubstrat vorgesehenen nichtporösen Halbleiterschicht ausgebildet oder kann an der Grenzfläche bzw. Zwischenschicht zwischen ihnen ausgebildet sein. Zwei oder mehr Ionenimplantationsschichten können ausgebildet sein. Die Dosis der Ionenimplantation für die Ionenimplantationsschicht ist vorzugsweise im Bereich von 10¹&sup6; bis 10¹&sup7;/cm² unter Berücksichtigung der Schichttrennung der Vielschichtstruktur, welche durch Verbinden des ersten Substrats mit dem zweiten Substrat ausgebildet ist. Die Dicke der Ionenimplantationsschicht hängt von der Beschleunigungsspannung ab und beträgt im allgemeinen nicht mehr als 50 nm (500 Å), vorzugsweise nicht mehr als 20 nm (200 Å) unter Berücksichtigung der Gleichmäßigkeit der Dicke der nichtporösen Halbleiterschicht auf dem zweiten Substrat nach Schichttrennung der Vielschichtstruktur. Die Konzentration der implantierten Ionen in der Implantationsschicht verteilt sich in Schichtdickenrichtung. Die Schichttrennung der Vielschichtstruktur strebt danach, entlang des höchsten Ionenkonzentrationspegels bewirkt zu werden.
    • [Nichtporöse Halbleiterschicht]
  • Die nichtporöse Halbleiterschicht in der vorliegenden Erfindung wird vorzugsweise aus einem Material gebildet, welches aus einkristallinem Si, polykristallinem Si, amorphem Si und Verbindungshalbleitern wie GaAs, InP, GaAsP, GaAlAs, InAs, AlGaSb, InGaAs, ZnS, CdSe, CdTe sowie SiGe und dergleichen ausgewählt ist. In die nichtporöse Halbleiterschicht kann einleitend ein Halbleiterelement, wie z. B. ein FET (Feldeffekttransistor) inkorporiert sein.
    • [Erstes Substrat]
  • Das erste Substrat in der vorliegenden Erfindung ist ein Substrat, welches ein Siliziumsubstrat, eine auf dem Siliziumsubstrat vorgesehene nichtporöse Halbleiterschicht und eine Ionenimplantationsschicht aufweist, welche in zumindest dem Siliziumsubstrat oder der nichtporösen Halbleiterschicht ausgebildet ist. Demgemäß beinhaltet das erste Substrat nicht nur Substrate, welche ein Siliziumsubstrat mit einer darin ausgebildeten Ionenimplantationsschicht und eine nichtporöse Halbleiterschicht aufweisen, sondern auch Substrate mit zusätzlich einer Isolationsschicht, wie z. B. ein Nitridfilm und ein Oxidfilm, Substrate mit einer epitaktischen Halbleiterschicht und einer auf einem Siliziumsubstrat ausgebildeten Isolationsschicht und einer durch anschließende Ionenimplantation in dem Siliziumsubstrat ausgebildeten Ionenimplantationsschicht, Substrate mit einer auf dem Siliziumsubstrat ausgebildeten nichtporösen Halbleiterschicht und einer durch anschließende Ionenimplantation ausgebildete Ionenimplantationsschicht und dergleichen Substrate.
  • Die nichtporöse Halbleiterschicht auf dem Siliziumsubstrat kann durch CVD, wie z. B. Niederdruck-CVD, Plasma-CVD, photounterstützte CVD und MOCVD (metallorganische CVD), Sputtern (einschließlich Bias- bzw. Vorspannungs-Sputtern), Molekularstrahlepitaxie-Wachstum, Flüssigphasen-Wachstum oder dergleichen Verfahren ausgebildet werden.
    • [Zweites Substrat]
  • Das zweite Substrat, auf das die nichtporöse Halbleiterschicht zu übertragen ist, beinhaltet Halbleitersubstrate, wie z. B. einkristalline Siliziumsubstrate, Substrate mit einer Isolationsschicht bzw. einem Isolationsfilm, wie z. B. einem Oxidfilm (einschließlich thermischem Oxidationsfilm) und einem Nitridfilm, lichtdurchlässige Substrate, wie z. B. Quarzglas-Substrat und ein Glas-Substrat, Metallsubstrate, isolierendes Substrat, wie z. B. Aluminiumoxid, und dergleichen Substrate. Das zweite Substrat wird auf geeignete Weise in Abhängigkeit von dem Anwendungsfeld der Halbleitereinrichtung ausgewählt.
    • [Verbinden]
  • Das vorstehend erwähnte erste Substrat in der vorliegenden Erfindung ist mit einem zweiten Substrat verbunden, um eine Vielschichtstruktur mit der darin angeordneten nichtporösen Halbleiterschicht zu erzeugen. Die Vielschichtstruktur mit einer darin angeordneten nichtporösen Halbleiterschicht beinhaltet in der vorliegenden Erfindung nicht nur die Strukturen, in welchen die nichtporöse Halbleiterschicht des ersten Substrats direkt mit dem zweiten Substrat verbunden ist, sondern auch die Strukturen, in welchen ein Oxidfilm, ein Nitridfilm oder dergleichen, was auf der Oberfläche der nichtporösen Halbleiterschichtoberfläche ausgebildet ist, mit dem zweiten Substrat verbunden ist.
  • Das erste Substrat und das zweite Substrat können miteinander beispielsweise bei Raumtemperatur verbunden werden, indem beide Bindungsflächen flach gemacht werden und indem beide in engen Kontakt miteinander gebracht werden. Zum festeren Verbinden können anodisches Verbinden, ein Druckvorgang oder eine Wärmebehandlung angewandt werden.
    • [Schichttrennung der Vielschichtstruktur]
  • Die Vielschichtstruktur wird in Schichten an der Ionenimplantationsschicht in der vorliegenden Erfindung getrennt. Die Ionenimplantationsschicht hat darin Mikrohohlräume oder feine Blasen und ist im Vergleich zu den anderen Zonen brüchig. Demgemäß kann die Trennung auf effektive Weise unter Nutzung der Brüchigkeit durchgeführt werden. Insbesondere kann die Trennung durch Anwenden einer externen Kraft auf die Ionenimplantationsschicht durchgeführt werden. Ansonsten kann die Trennung durchgeführt werden, indem die Ionenimplantationsschicht von der Peripherie bzw. dem Rand des Wafers nach innen oxidiert wird, wobei die beschleunigte Oxidation der den Mikrohohlraum aufweisenden Ionenimplantationsschicht genutzt wird, um eine Volumenausdehnung der Schicht zu verursachen, was zur Schichttrennung durch Expansionskräfte führt.
  • Die Ionenimplantationsschicht ist gewöhnlich auch in dem Peripherieabschnitt mit der nichtporösen Schicht bedeckt. Der Peripherieabschnitt oder die Endfläche der Ionenimplantationsschicht sollten vor oder nach dem Verbinden bloßgelegt sein. Wenn die verbundenen Substrate der Oxidation ausgesetzt werden, wird die Oxidationsreaktion, welche durch den großen Flächeninhalt der Oberfläche der Mikrohohlräume beschleunigt wird, von der Peripherie der Ionenimplantationsschicht aus fortschreiten. Durch die Oxidation von Si in SiO&sub2; nimmt das Volumen um einen Faktor 2.27 zu. Demgemäß wird sich bei einem Lücken-Gehalt von nicht mehr als 56% das Volumen der oxidierten Ionenimplantationsschicht erhöhen. Der Oxidationsgrad wird von der Peripherie zum Innern allmählich kleiner, um die Volumenausdehnung an der oxidierten Ionenimplantationsschicht in der Peripherie größer zu machen, als ob ein Keil von der Endfläche der Wafers in die Ionenimplantationsschicht getrieben wird. Dabei wird ein interner Druck auf die Ionenimplantationsschicht ausgeübt, um die Schichttrennung an der Ionenimplantationsschicht zu bewirken. Da die Oxidationsreaktion gleichmäßig an dem Peripherieabschnitt des Wafers fortschreitet, wird die Trennung gleichmäßig von der Peripherie des Wafers verursacht, um die Vielschichtstruktur zu trennen. Durch dieses Verfahren kann der Wafer gleichmäßig mit zufriedenstellender Steuerung bzw. Kontrolle getrennt werden, indem die Oxidation eines gewöhnlichen Schrittes eines Si-IC- Verfahrens genutzt wird.
  • Die Vielschichtstruktur kann auch durch Anwenden von Wärme in Schichten getrennt werden, um thermische Spannung an der brüchigen bzw. spröden Ionenimplantationsschicht zu erzeugen.
  • Die Vielschichtstruktur kann auch durch lokales Erwärmen in Schichten getrennt werden, ohne die gesamte Vielschichtstruktur durch Einsatz eines Lasers, welcher zum Erwärmen von lediglich einer beabsichtigten Schicht imstande ist, zu erwärmen. Demgemäß kann die Trennung durch Einsatz eines Laserstrahls durchgeführt werden, welcher von der Ionenimplantationsschicht oder deren Umgebung zur lokalen Erwärmung absorbiert wird.
  • Die Vielschichtstruktur kann auch in Schichten getrennt werden, indem die Implantationsschicht oder deren Umgebung durch Anlegen eines elektrischen Stroms schnell erwärmt wird.
    • [Entfernen der Ionenimplantationsschicht]
  • Nach der Schichttrennung an der Ionenimplantationsschicht der Vielschichtstruktur, welche durch Verbinden des ersten Substrats mit dem zweiten Substrat abgeleitet ist, kann die auf dem Substrat verbliebene Ionenimplantationsschicht selektiv entfernt werden, indem die geringe mechanische Stärke oder der große Oberflächen-Umfang bzw. -Flächeninhalt der Ionenimplantationsschicht genutzt wird. Das selektive Entfernungsverfahren beinhaltet mechanische Verfahren, wie z. B. Polieren oder Schleifen, chemische Ätzverfahren unter Anwenden einer Ätzlösung sowie Ionenätzverfahren, wie z. B. reaktives Ionenätzen.
  • Wenn der nichtporöse Dünnfilm aus einkristallinem Si ist, kann die Ionenimplantationsschicht selektiv weggeätzt werden, durch Verwenden von wenigstens einer Lösung aus einer gewöhnlichen Si-Ätzlösung, einer Flußsäure-Lösung, einer Lösungsmischung aus einer Flußsäure-Lösung und wenigstens einer Lösung aus einem Alkohol und einer Wasserstoffperoxid-Lösung, einer gepufferten Flußsäure-Lösung sowie einer Lösungsmischung aus einer gepufferten Flußsäure-Lösung und wenigstens einer Lösung aus einem Alkohol und einer Wasserstoffperoxid-Lösung. Falls die nichtporöse Halbleiterschicht aus einem Verbindungshalbleiter zusammengesetzt ist, kann die Ionenimplantationsschicht mittels einer Ätzlösung, welche geeignet ist, Si mit einer höheren Rate als den Verbindungshalbleiter zu ätzen, weggeätzt werden.
  • Die Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die Zeichnungen erläutert.
    • AUSFÜHRUNGSFORM 1
  • Fig. 1A bis 15 sind schematische Schnittansichten, welche die Schritte der Ausführungsform 1 der vorliegenden Erfindung zeigen.
  • Zuerst wird auf einer Hauptfläche des ersten Substrats 11 von einkristallinem Si zumindest eine nichtporöse Schicht 12 ausgebildet (Fig. 1A). Einkristallines Si-Substrat 11 kann ein Wafer mit nichtbezeichnetem Widerstand oder ein gewöhnlicher, regenerierter Wafer sein, da die Eigenschaften des hergestellten SOI-Substrats von der nichtporösen Schicht 12 abhängen. Zusätzlich kann eine SiO&sub2;-Schicht 13 als die äußerste Schicht ausgebildet sein. Diese SiO&sub2;-Schicht kann dazu dienen, die verbindende Grenzfläche bzw. Zwischenschicht von der aktiven Schicht abzuweichen.
  • Die Ionen werden von der Hauptfläche des ersten Substrats implantiert, indem zumindest eine Art von Elementen der Edelgaselemente, Wasserstoff und Stickstoff verwendet werden (Fig. 1B). Eine Ionenanhäufungsschicht 14 wird vorzugsweise in der Nähe der Grenzfläche bzw. Zwischenschicht zwischen dem ersten einkristallinen Substrat 11 und der nichtporösen Schicht 12 oder in der nichtporösen Schicht 12 ausgebildet.
  • Die Oberfläche des zweiten Substrats 15 wird in engen Kontakt mit der Oberfläche des ersten Substrats gebracht, z. B. bei Raumtemperatur (Fig. 1C).
  • Wenn einkristallines Si abgeschieden wird, wird die Oberfläche des einkristallinen Si vorzugsweise oxidiert durch thermische Oxidation oder dergleichen Verfahren vor dem Verbinden. In Fig. 1C werden das zweite Substrat und das erste Substrat miteinander verbunden, wobei die Isolationsschicht 13 zwischengeordnet ist. Diese Isolationsschicht 13 kann weggelassen werden, wenn der nichtporöse Dünnfilm 12 nicht aus Si zusammengesetzt ist oder wenn das zweite Substrat nicht aus Si zusammengesetzt ist.
  • Beim Verbinden kann eine dünne Isolationsplatte zwischengeordnet werden und drei Plattenschichten können in Übereinandersetzung verbunden werden.
  • Die Substrate werden dann an der Ionenanhäufungsschicht 14 getrennt (Fig. 1D). Dieses Trenn-Verfahren beinhaltet die Anwendung einer externen Kraft, wie z. B. Druck, Ziehen, Scheren und Keilen; die Anwendung von Wärme; die Anwendung von internem Druck durch Ausdehnung des implantierten Si mittels Oxidation von der Peripherie; die Anwendung thermischer Spannung durch gepulste Erwärmung; sowie Erweichen, jedoch nicht darauf beschrankt.
  • Von den getrennten Substraten wird die Ionenanhäufungsschicht 14 jeweils durch eines der vorstehend erläuterten Verfahren selektiv entfernt.
  • Fig. 1E zeigt eine gemäß dieser Ausführungsform präparierte bzw. ausgebildete Halbleitereinrichtung. Auf einem zweiten Substrat 15 wird ein nichtporöser Dünnfilm 12, wie z. B. ein einkristalliner Si-Dünnfilm, gleichmäßig über den gesamten Wafer ausgebildet. Eine Halbleitereinrichtung, welche durch den Schritt des Verbindens des zweiten Substrats mit dem ersten Substrat unter Zwischenordnung der Isolationsschicht 13 präpariert bzw. ausgebildet ist, ist im Hinblick auf die Herstellung isolierter elektronischer Elemente nützlich.
  • Das Substrat 11 kann als das erste einkristalline Si-Substrat 11 oder als das zweite Substrat 15 wiederverwendet werden. Wenn die Oberfläche des einkristallinen Si Substrats 11 nach Entfernen der verbliebenen Ionenanhäufungsschicht 14 unerwünscht rauh ist, wird das Substrat zur Glättung der Oberfläche vor der Wiederverwendung behandelt.
  • Zur Wiederverwendung als erstes einkristallines Si-Substrat 11 wird die durch die Schichttrennung und die Oberflächenbehandlung verursachte Abnahme der Dicke mit einer Epitaxieschicht ergänzt. Dabei kann das Substrat semipermanent ohne Waferdickenverlust benutzt werden.
    • AUSFÜHRUNGSFORM 2
  • Fig. 2A bis 2C sind schematische Schnittansichten, welche die Schritte der Ausführungsform 2 der vorliegenden Erfindung zeigen.
  • Wie in den Fig. 2A bis 2C dargestellt ist, werden zwei Halbleitersubstrate gleichzeitig präpariert bzw. ausgebildet, indem zwei zweite Substrate verwendet werden und die beiden Flächen des ersten Substrats behandelt werden, wie in Ausführungsform 1 dargestellt ist.
  • In den Fig. 2A bis 2C bezeichnet die Bezugsziffer 31 ein erstes Substrat; 32 und 35 eine poröse Schicht; 33 und 36 einen nichtporösen dünnen Film; 34 und 37 eine SiO&sub2;-Schicht; sowie 38 und 39 ein zweites Substrat. Fig. 2A zeigt ein erstes Substrat 31, welches an beiden Flächen wie in der Ausführungsform 1 behandelt ist, und zweite Substrate 38, 39, die mit den Flächen des ersten Substrats 31 verbunden sind. Fig. 2B zeigt den Zustand nach der Trennung an den porösen Schichten 32, 35 in derselben Weise wie in Ausführungsform 1. Fig. 2C zeigt den Zustand nach Entfernen der porösen Schichten 32, 35.
  • Das Substrat 31 kann als das erste einkristalline Si-Substrat 31 oder als das zweite Substrat 38 (oder 39) wiederverwendet werden. Wenn die Oberfläche des ersten einkristallinen Si- Substrats 31 nach dem Entfernen der verbliebenen Ionenanhäufungsschicht unannehmbar rauh ist, wird das Substrat zur Oberflächenglättung vor der Wiederverwendung behandelt.
  • Träger-Substrate 38, 39 können unterschiedlich voneinander sein. Nichtporöse dünne Schichten 33, 36 können verschieden voneinander sein. Isolationsschichten 34, 37 können weggelassen werden.
  • Die vorliegende Erfindung wird insbesondere unter Bezugnahme auf Beispiele erläutert.
    • Beispiel 1
  • Auf einem kristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD ("chemical vapor deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;- Oberflächenschicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht wird mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht, wobei die verbundenen Substrate bei 600ºC getempert wurden. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation infolge der Mikrohohlraumstruktur der Ionenimplantationsschicht getrennt. Die Oberflächen der getrennten Substrate waren rauh. Die Oberfläche des zweiten Substrats wurde selektiv mittels einer Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Da das nichtporöse einkristalline Si extrem langsam geätzt wird, ist die Abnahme von dessen Filmdicke praktisch vernachlässigbar (ungefähr einige nm (Dekaden von Angstrom)).
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Schichtdicke mit 201 nm ± 6 nm bestimmt wurde.
  • Das Substrat mit der darauf übertragenen einkristallinen Si- Schicht wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie mittels zwischenatomarer Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung unterworfen, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
  • Zur Wiederverwendung als erstes Substrat wurde die Abnahme der Waferdicke durch epitaktisches Schichtwachstum ergänzt. Somit wurde das Substrat semipermanent wiederverwendbar. Bei der zweiten oder späteren Verwendung ist die epitaktische Schichtwachstumsdicke nicht 0.30 um, sondern korrespondiert mit der Dickenabnahme, wobei die Ionenimplantationsschicht innerhalb der Epitaxieschicht ausgebildet ist.
    • Beispiel 2
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.50 um mittels CVD ("chemical vapour deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Dann wurde H&spplus; durch die Epitaxieschicht auf der Oberfläche bei 50 keV bei einer Dosis von 6 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der Epitaxieschicht wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) mit einer darauf ausgebildeten SiO&sub2;-Schicht von 500 nm Dicke in Kontakt gebracht und die verbundenen Substrate wurden bei 550ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberflächen der getrennten Substrate waren rauh. Die Oberfläche des zweiten Substrats wurde selektiv mittels einer Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Das nichtporöse einkristalline Si wird extrem langsam geätzt, wobei die Abnahme der Filmdicke praktisch vernachlässigbar ist (ungefähr einige nm (Dekaden von Angstrom)).
  • Die Oberfläche wurde durch Polieren abgeflacht.
  • Somit wurde eine einkristalline Si-Schicht von 0.5 um Dicke auf dem Si-Oxid-Film ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Filmdicke mit 498 nm ± 15 nm bestimmt wurde.
  • Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie mittels zwischenatomarer Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als erstes Substrat oder zweites Substrat wiederverwendet werden.
  • Zur Wiederverwendung als erstes Substrat wurde die Abnahme der Waferdicke durch epitaktisches Schichtwachstum ergänzt. Somit wurde das Substrat semipermanent wiederverwendbar gemacht. Bei der zweiten Wiederverwendung oder später ist die epitaktische Schichtwachstumsdicke nicht 0.50 um, sondern korrespondiert mit der Dickenabnahme, wobei die Ionenimplantationsschicht innerhalb der Epitaxieschicht ausgebildet ist.
    • Beispiel 3
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup9; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;- Schichtoberfläche bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Flache der SiO&sub2;-Schicht wird mit der Fläche eines anderen Si-Substrats (zweites Substrat) mit einer darauf ausgebildeten SiO-Schicht von 500 nm Dicke in Kontakt gebracht, wobei die verbundenen Substrate bei 600ºC getempert wurden. Durch das Tempern werden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die auf dem zweiten Substrat verbliebene Ionenimplantationsschicht wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxid-Film ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Filmdicke mit 201 nm ± 6 nm bestimmt wurde.
  • Das Substrat mit der darauf übertragenen einkristallinen Si- Schicht wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 4
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;-Schichtoberfläche bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Getrennt wurde ein geschmolzenes Quarzsubstrat (zweites Substrat) vorgesehen. Die Oberfläche der SiO&sub2;-Schicht des ersten Substrats und die Oberfläche des geschmolzenen Quarzsubstrats wurden einer Plasmabehandlung unterworfen und mit Wasser gewaschen. Die beiden Flächen wurden miteinander in Kontakt gebracht und die verbundenen Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberflächen der getrennten Substrate waren rauh infolge der Porosität der Ionenimplantationsschicht. Die Oberfläche des zweiten Substrats wurde selektiv mittels einer Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplanatationsschicht vollständig weggeätzt, wobei das einkristalline 31 als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem transparenten Quarzsubstrat ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Schichtdicke mit 201 nm ± 6 nm bestimmt wurde.
  • Das Substrat mit der darauf übertragenen einkristallinen Si- Schicht wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie mittels zwischenatomarer Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat wiederverwendet werden.
    • Beispiel 5
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.50 um mittels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die Oberflächen-SiO&sub2;- Schicht bei 60 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Getrennt wurde ein Saphirsubstrat (zweites Substrat) vorgesehen. Die Oberfläche der SiO&sub2;-Schicht des ersten Substrats und die Oberfläche des zweiten Substrats wurden einer Plasmabehandlung unterworfen und mit Wasser gewaschen. Die beiden Flächen wurden miteinander in Kontakt gebracht und die verbundenen Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Die geätzte Oberfläche wurde durch Polieren abgeflacht.
  • Somit wurde eine einkristalline Si-Schicht von 0.4 um Dicke auf dem Saphirsubstrat ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Schichtdicke mit 402 nm ± 12 nm bestimmt wurde.
  • Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat wiederverwendet werden.
    • Beispiel 6
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.60 um durch CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;- Oberflächenschicht bei 70 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Getrennt wurde ein Glassubstrat (zweites Substrat) vorgesehen. Die Oberfläche der SiO&sub2;-Schicht des ersten Substrats und die Oberfläche des zweiten Substrats wurden einer Plasmabehandlung unterworfen und mit Wasser gewaschen. Die beiden Flächen wurden miteinander in Kontakt gebracht und die verbundenen Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ione nimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Die geätzte Oberfläche wurde durch Polieren abgeflacht.
  • Somit wurde eine einkristalline Si-Schicht von 0.5 um Dicke auf dem transparenten Glassubstrat ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Gleichmäßigkeit der Dicke mit 501 nm ± 15 nm bestimmt wurde.
  • Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat wiederverwendet werden.
    • Beispiel 7
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines GaAs epitaktisch in einer Dicke von 0.5 um mittels MOCVD ("Metal Organic Chemical Vapour Deposition": Metallorganische CVD) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: TMG/AsH&sub3;/H&sub2;
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 700ºC
  • Auf der Oberfläche dieser GaAs-Schicht wurde eine SiO&sub2;- Schicht in einer Dicke von 50 nm ausgebildet. Dann wurde H&spplus; durch die Oberflächen-SiO&sub2;-Schicht bei 60 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht des ersten Substrats wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht und die verbundenen Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberflächen der getrennten Substrate waren rauh infolge der Mikrohohlraumstruktur der Ionenimplantationsschicht. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus Ethylendiamin, Pyrocatechin und Wasser (Mischungsverhältnis = 17 mL: 3 g: 8 mL) bei 110ºC geätzt. Dabei wurden die Ionenimplantationsschicht und das zurückbleibende erste Si- Substrat vollständig weggeätzt, wobei das einkristalline GaAs als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline GaAs-Schicht von 0.5 um Dicke auf dem Si-Substrat ausgebildet. Die Dicke der ausgebildeten einkristallinen GaAs-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Schichtdickengleichmäßigkeit mit 504 nm ± 16 nm bestimmt wurde.
  • Die Oberflächenrauhigkeit betrug etwa 0.3 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen GaAs-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die GaAs-Schicht nach dem epitaktischen Wachstum eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 8
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines InP epitaktisch in einer Dicke von 0.7 um mittels MOCVD ("Metal Organic Chemical Vapour Deposition": Metallorganische CVD) aufgewachsen.
  • Auf der Oberfläche dieser InP-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 50 nm ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;-Oberflächen-Schicht bei 80 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht des ersten Substrats wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht und bei 60000 getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberflächen der getrennten Substrate waren rauh infolge der Porosität der Ionenimplantationsschicht. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurden die Ionenimplantationsschicht und das zurückbleibende erste Si-Substrat vollständig weggeätzt, wobei das einkristalline InP als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline InP-Schicht von 0.5 um Dicke auf dem Si-Substrat ausgebildet. Die Dicke der ausgebildeten einkristallinen InP-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Schichtdickengleichmäßigkeit mit 704 nm ± 23 nm bestimmt wurde.
  • Die Oberflächenrauhigkeit betrug etwa 0.3 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen InP-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die InP-Schicht nach dem epitaktischen Wachstum eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 9
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD (Chemical Vapour Deposition: Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5 180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die Oberflächen-SiO&sub2;- Schicht bei 80 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht und bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 201 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 10
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD (Chemical Vapour Deposition: Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;-Oberflächenschicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht.
  • Nach Entfernen eines Oxidfilms von der rückwärtigen Fläche des ersten Substrats wurde die gesamte Fläche des Wafers mit einem CO&sub2;-Laser von der ersten Substratseite bestrahlt. Der CO&sub2;-Laser wurde durch die 200 nm dicke SiO&sub2;-Schicht an der verbindenden Grenzfläche absorbiert, um dort einen abrupten Temperaturanstieg zu verursachen, wobei die verbundenen Substrate durch thermische Spannung in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt wurden. Der Laserstrahl kann kontinuierlich oder gepulst sein.
  • Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 201 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 11
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD (Chemical Vapour Deposition: Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;-Oberflächenschicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht. Durch Ätzen der Endfläche des verbundenen Wafers wurden das Ende der SiO&sub2;-Schicht und das Ende der epitaktischen Schicht abgeschält bzw. abgetragen, wobei das Ende der Ionenimplantationsschicht bloßgelegt wurde.
  • Der verbundene Wafer wurde einer Pyro-Oxidation bei 1000ºC unterworfen. Dabei wurden die zwei verbundenen Substrate vollständig in 10 Stunden an der Ionenimplantationsschicht getrennt. Es wurde festgestellt, daß sich die gelösten Flächen in SiO&sub2; an dem Waferperipherieabschnitt umgewandelt haben, wobei der zentrale Abschnitt wenig verändert war.
  • Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 201 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf der ersten Substrat verbliebene Ionenimplantationsschicht wurde auch durch eine Mischung aus 49% Flußsäure und wässerigem 50% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 12
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5 180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die Oberflächen-SiO&sub2;- Schicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Getrennt wurde ein anderes Si-Substrat (zweites Substrat) vorgesehen. Die Oberfläche der SiO&sub2;-Schicht des ersten Substrats und die Oberfläche des zweiten Substrats wurden einer Plasmabehandlung unterworfen und mit Wasser gewaschen. Die beiden Flächen wurden miteinander in Kontakt gebracht und die verbundenen Substrate bei 300ºC für eine Stunde wärmebehandelt, um die Stärke der Verbindung bzw. die Verbundfestigkeit der Substrate zu erhöhen. Durch von der Peripherie in die verbundenen Substrate einwirkende Aufkeilung wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberflächen der getrennten Substrate waren rauh infolge der Porosität der Ionenimplantationsschicht. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde ein einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 201 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 13
  • Auf einem einkristallinen Si-Substrat (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von. 0.30 um mittels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch die SiO&sub2;-Oberflächen- Schicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Getrennt wurde ein anderes Si-Substrat (zweites Substrat) vorgesehen. Die Oberfläche der SiO&sub2;-Schicht des ersten Substrats und die Oberfläche des zweiten Substrats wurden einer Plasmabehandlung unterworfen und mit Wasser gewaschen. Die beiden Flächen wurden miteinander in Kontakt gebracht und die verbundenen Substrate bei 300ºC für eine Stunde wärmebehandelt, um die Stärke der Verbindung bzw. Verbundfestigkeit der Substrate zu erhöhen. Bei Anwendung einer Scherkraft auf die verbundenen Substrate wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke auf dem Si-Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 201 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
  • Zur Wiederverwendung als erstes Substrat wurde die Abnahme der Waferdicke durch epitaktisches Schichtwachstum ergänzt. Somit wurde das Substrat semipermanent wiederverwendbar gemacht. Bei der zweiten oder späteren Verwendung ist die epitaktische Schichtdicke nicht 0.30 um, sondern korrespondiert mit der Dickenabnahme, wobei die Ionenimplantationsschicht innerhalb der epitaktischen Schicht ausgebildet ist.
    • Beispiel 14
  • Auf einer Hauptfläche eines einkristallinen Si-Substrats (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.50 um mitels CVD ("Chemical Vapour Deposition": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5 180 L/min
  • Gasdruck: 1.1. 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.31 um/min
  • Während des Wachstums wurde ein Dotiergas zugegeben, um eine Substratstruktur von n&supmin;Si/n&supmin;Si/Si zu erzielen.
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 200 nm durch thermische Oxidation ausgebildet. Dann wurde erde H&spplus; durch die SiO&sub2;-Oberflächen- Schicht bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht des ersten Substrats wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat) in Kontakt gebracht und die Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrat wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt.
  • Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.2 um Dicke, welche eine vergrabene n&spplus;-Schicht aufweist, auf dem Si- Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 210 nm ± 6 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingerührt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 15
  • Auf einer Hauptfläche eines einkristallinen Si-Substrats (erstes Substrat) wurde einkristallines Si epitaktisch in einer Dicke von 0.30 um mittels CVD ("Chemical Vapour Depositian": Chemische Abscheidung aus der Gasphase) unter den nachstehenden Wachstumsbedingungen aufgewachsen.
  • Quellgas: SiH&sub2;Cl&sub2;/H&sub2;
  • Gasflußrate: 0.5/180 L/min
  • Gasdruck: 1.1 · 10&sup4; Pa (80 Torr)
  • Temperatur: 950ºC
  • Wachstumsrate: 0.30 um/min
  • Während des Wachstums wurde ein Dotiergas zugefügt, um eine Substratstruktur von n&spplus;Si/n&supmin;Si/Si zu erzielen.
  • Auf der Oberfläche dieser epitaktischen Si-Schicht wurde eine SiO&sub2;-Schicht in einer Dicke von 50 nm durch thermische Oxidation ausgebildet. Dann wurde H&spplus; durch das SiO&sub2; bei 40 keV bei einer Dosis von 5 · 10¹&sup6; cm&supmin;² implantiert.
  • Die Fläche der SiO&sub2;-Schicht des ersten Substrats wurde mit der Fläche eines anderen Si-Substrats (zweites Substrat), welches eine SiO&sub2;-Schicht von 500 nm Dicke auf der Fläche aufweist, in Kontakt gebracht und die Substrate wurden bei 600ºC getempert. Durch das Tempern wurden die verbundenen Substrate in zwei Blätter bzw. Platten etwa um die projizierte Reichweite der Ionenimplantation getrennt. Die Oberfläche des zweiten Substrats wurde selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Dabei wurde die Ionenimplantationsschicht vollständig weggeätzt, wobei das einkristalline Si als ätzstoppendes Material ungeätzt blieb.
  • Somit wurde eine einkristalline Si-Schicht von 0.29 um Dicke, welche eine vergrabene n&spplus;-Schicht aufweist, auf dem Si- Oxidfilm ausgebildet. Die Dicke der ausgebildeten einkristallinen Si-Schicht wurde an 100 Punkten über die gesamte Schicht gemessen, wobei die Dickengleichmäßigkeit mit 291 nm ± 9 nm bestimmt wurde.
  • Dieses Substrat wurde bei 1100ºC für eine Stunde in einer Wasserstoff-Atmosphäre wärmebehandelt. Die Oberflächenrauhigkeit betrug etwa 0.2 nm im Sinne von durchschnittlicher quadratischer Rauhigkeit für eine quadratische 50 um Zone, wie durch zwischenatomare Kraftmikroskopie gemessen wurde. Dies ist dasselbe Niveau wie das des kommerziellen Si-Wafers.
  • Es wurde festgestellt, daß kein Kristalldefekt zusätzlich in die Si-Schicht eingeführt wurde und daß eine hervorragende Kristallinität bewahrt wurde, indem der Querschnitt mit Transmissionselektronenmikroskopie überwacht wurde.
  • Die auf dem ersten Substrat verbliebene Ionenimplantationsschicht wurde auch selektiv durch eine Mischung aus 49% Flußsäure und wässerigem 30% Wasserstoffperoxid mit Rühren geätzt. Das Substrat wurde ferner einer Oberflächenbehandlung, wie z. B. Wasserstoff-Tempern und Oberflächenpolieren, unterworfen. Dabei konnte das Substrat als das erste Substrat oder das zweite Substrat wiederverwendet werden.
    • Beispiel 16
  • Halbleitereinrichtungen wurden ausgebildet bzw. präpariert, indem die beiden Flächen des ersten Substrats auf dieselbe Weise wie in den Beispielen 1 bis 15 behandelt wurden.

Claims (47)

1. Verfahren zur Herstellung einer Halbleitereinrichtung (11; 12, 13, 15; 31; 33, 34, 38; 36, 37, 39) mit den Schritten:
Ausbilden eines ersten Substrats (11-14; 31-37) mit einer dabei ausgebildeten Ionenimplantationsschicht (14; 32; 35);
Verbinden des ersten Substrats mit einem zweiten Substrat (15; 38, 39) für den Erhalt einer Vielschichtstruktur (11-15; 31-39); und
Trennen der Vielschichtstruktur in jeweils getrennte Abschnitte an der Ionenimplantationsschicht (14; 32; 35); dadurch gekennzeichnet, dass
der Schritt des Ausbildens des ersten Substrats (11-14; 31-37) durch das Implantieren von Ionen in ein Substrat (11, 12; 31, 33, 36) durchgeführt wird, das ein nichtporöses Siliziumsubstrat (11; 31) mit einer darauf angeordneten nichtporösen Epitaxiehalbleiterschicht (12; 33; 36) aufweist, wobei die Ionen von der oberen Oberflächenseite der nichtporösen Epitaxiehalbleiterschicht implantiert werden, damit die Ionenimplantationsschicht (14; 32; 35) in zumindest der nichtporösen Epitaxiehalbleiterschicht (12; 33; 36) oder dem nichtporösen Siliziumsubstrat (11; 31) ausgebildet wird, und
der Schritt des Verbindens so durchgeführt wird, dass die nichtporöse Epitaxiehalbleiterschicht (12; 33; 36) zwischen dem nichtporösen Siliziumsubstrat (11; 31) und dem zweiten Substrat (15; 38; 39) angeordnet ist.
2. Verfahren nach Anspruch 1, zudem mit dem Schritt des Entfernens der auf dem getrennten zweiten Substrat (12-15; 32-34, 38; 35-37, 39) verbliebenen Ionenimplantationsschicht (14; 32; 35), nach dem Schritt des Trennens der Vielschichtstruktur.
3. Verfahren nach Anspruch 1, zudem mit dem Schritt des Entfernens der auf dem getrennten zweiten Substrat (12-15; 32-34, 38; 35-37, 39) verbliebenen Ionenimplantationsschicht (14; 32; 35) sowie dem Wiederverwenden des getrennten ersten Substrats als Material für das erste oder zweite Substrat, nach dem Schritt des Trennens der Vielschichtstruktur.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Ionenimplantationsschicht (14; 32; 35) nach der Ausbildung einer Isolationsschicht (13; 34; 37) auf der nichtporösen Epitaxiehalbleiterschicht (12; 33; 36) ausgebildet wird.
5. Verfahren nach einem der vorstehenden Ansprüche, wobei die Ionenimplantationsschicht (14; 32; 35) durch die Implantation von Ionen der Elemente aus der Gruppe der Seltenen Gas-Elemente, Wasserstoff und Stickstoff ausgebildet wird.
6. Verfahren nach Anspruch 5, wobei die Implantationsdosis der Ionen in den Bereich von 10¹&sup6; bis 10¹&sup7; cm&supmin;³ gesteuert wird.
7. Verfahren nach einem der vorstehenden Ansprüche, wobei die Dicke der Ionenimplantationsschicht so gesteuert wird, dass sie nicht oberhalb von 50 nm (500 Å) liegt.
8. Verfahren nach Anspruch 7, wobei die Dicke der Ionenimplantationsschicht so gesteuert wird, dass sie nicht oberhalb von 20 nm (200 Å) liegt.
9. Verfahren nach einem der vorstehenden Ansprüche, wobei die Vielschichtstruktur (11-15; 31-39) durch Anwenden einer äußeren Kraft auf die Ionenimplantationsschicht (14; 32; 35) getrennt wird.
10. Verfahren nach Anspruch 9, wobei die äußere Kraft angewendet wird, indem jede Seite der Ionenimplantationsschicht in entgegengesetzte Richtungen senkrecht zur Substratfläche auseinandergezogen wird, oder indem Scherkräfte auf das erste und zweite Substrat jeder Seite der Ionenimplantationsschicht angewendet werden.
11. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Vielschichtstruktur (11-15; 31-39) getrennt wird, indem die Ionenimplantationsschicht (14; 32; 35) am Peripherieabschnitt der Vielschichtstruktur eingegrenzt und nachfolgend die Ionenimplantationsschicht von dem Peripherieabschnitt nach Innen oxidiert wird, so dass eine Volumenausdehnung der Ionenimplantationsschicht sowie eine Trennung durch die resultierende Ausdehnungskraft verursacht wird.
12. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Vielschichtstruktur (11-15, 31-39) durch Erwärmen der Vielschichtstruktur getrennt wird.
13. Verfahren nach Anspruch 12, wobei die gesamte Vielschichtstruktur (11-15, 31-39) erwärmt wird.
14. Verfahren nach Anspruch 12, wobei ein Abschnitt der Vielschichtstruktur (11-15; 31-39) erwärmt wird.
15. Verfahren nach Anspruch 14, wobei die Erwärmung durch die Anwendung von Laserbestrahlung auf die Vielschichtstruktur (11-15; 31-39) erwirkt wird.
16. Verfahren nach Anspruch 15, wobei ein Kohlendioxidlaser für die Anwendung der Laserbestrahlung verwendet wird.
17. Verfahren nach Anspruch 14, wobei die Erwärmung durch die Anwendung von elektrischem Strom auf die Vielschichtstruktur (11-15; 31-39) erwirkt wird.
18. Verfahren nach einem der vorstehenden Ansprüche, wobei die nichtporöse Epitaxiehalbleiterschicht (12; 33; 36) durch ein Verfahren aus der Gruppe Niederdruck-CVD, Plasma-CVD, fotounterstützte CVD, MOCVD, Sputtern, Molekularstrahlepitaxie und Flüssigphasenepitaxie epitaktisch aufgewachsem wird.
19. Verfahren nach einem der vorstehenden Ansprüche, wobei die nichtporöse Epitaxiehalbleiterschicht (12; 33; 36) eine Schicht aus einkristallinem Silizium ist.
20. Verfahren nach Anspruch 19, wobei der Schritt des Ausbildens des ersten Substrats das Ausbilden einer Siliziumoxidschicht 113; 34; 37) an der Oberfläche der Schicht aus einkristallinem Silizium beinhaltet.
21. Verfahren nach Anspruch 20, wobei die Siliziumoxidschicht (13; 34; 37) durch thermische Oxidation ausgebildet wird.
22. Verfahren nach einem der Ansprüche 1 bis 18, wobei die nichtporöse Epitaxiehalbleiterschicht (12; 33; 36) eine Schicht aus einem Verbindungshalbleitermaterial ist.
23. Verfahren nach Anspruch 22, wobei der Verbindungshalbleiter ein Einkristall ist.
24. Verfahren nach einem der vorstehenden Ansprüche, wobei das zweite Substrat (15; 38; 39) ein einkristallines Siliziumsubstrat aufweist.
25. Verfahren nach einem der Ansprüche 1 bis 21, wobei das zweite Substrat ein einkristallines Siliziumsubstrat mit einer darauf ausgebildeten Oxidschicht ist.
26. Verfahren nach einem der Ansprüche 1 bis 23, wobei das zweite Substrat (15; 38-39) ein lichtdurchlässiges Substrat ist.
27. Verfahren nach Anspruch 26, wobei das lichtdurchlässige Substrat ein Glassubstrat ist.
28. Verfahren nach einem der vorstehenden Ansprüche, wobei der Schritt des Verbindens der Substrate ausgeführt wird, indem das erste Substrat (11-14; 34-37) und das zweite Substrat (15; 38; 39) eng miteinander in Kontakt gebracht werden.
29. Verfahren nach einem der Ansprüche 1 bis 27, wobei der Schritt des Verbindens der Substrate durch anodisches Verbinden, durch einen Druckvorgang oder durch Wärmebehandlung ausgeführt wird.
30. Verfahren nach einem der vorstehenden Ansprüche, wobei die Ionenimplantationsschicht (14; 32; 35) durch Polieren entfernt wird.
31. Verfahren nach einem der Ansprüche 1 bis 29, wobei die Ionenimplantationsschicht (14; 32; 35) durch Ätzen entfernt wird.
32. Verfahren nach Anspruch 31, wobei das Ätzen mit Flusssäure ausgeführt wird.
33. Verfahren nach einem der vorstehenden Ansprüche, wobei die Ionenimplantationsschicht (14; 32; 35) Mikrohohlräume beinhaltet.
34. Verfahren nach einem der vorstehenden Ansprüche, zudem mit einem Schritt der Oberflächenbehandlung des ersten Substrats, nach dem Trennungsschritt und nach dem Entfernen der Ionenimplantationsschicht (14; 32; 35).
35. Verfahren nach Anspruch 34, wobei der Oberflächenbehandlungsschritt ein Wasserstoffausheilvorgang oder ein Oberflächenpoliervorgang ist.
36. Verfahren nach einem der vorstehenden Ansprüche, zudem mit dem Schritt des Ausbildens einer Epitaxieschicht auf dem verbliebenen Substrat (11; 31), das durch das Entfernen der auf der Seite des ersten Substrats verbliebenen Ionenimplantationsschicht (14; 32; 35) erhalten wird, nach dem Trennungsschritt.
37. Verfahren nach einem der vorstehenden Ansprüche, zudem mit einem Schritt der Wärmebehandlung der auf das zweite Substrat übertragenen nichtporösen Epitaxiehalbleiterschicht (12; 33; 36) in einer Wasserstoff enthaltenden Atmosphäre, nach dem Trennungsschritt.
38. Verfahren nach einem der vorstehenden Ansprüche, zudem mit einem Schritt des Polierens der Oberfläche der auf das zweite Substrat übertragenen nichtporösen Epitaxiehalbleiterschicht (12; 33; 36), nach dem Trennungsschritt.
39. Verfahren nach einem der vorstehenden Ansprüche, wobei das erste Substrat (11; 31) eine Isolationsschicht (13; 34; 37) auf der nichtporösen Epitaxiehalbleiterschicht (11; 33; 36) aufweist.
40. Verfahren nach einem der vorstehenden Ansprüche, wobei der Verbindungsschritt nach dem Einbringen einer Isolationsschicht (13; 34; 37) zwischen der nichtporösen Epitaxiehalbleiterschicht (12, 33, 36) und dem zweiten Substrat (15; 38; 39) ausgeführt wird.
41. Verfahren nach einem der vorstehenden Ansprüche, wobei die Ionenimplantationsschicht (14; 32; 35) an einer Grenzfläche zwischen dem nichtporösen Siliziumsubstrat (11; 31) und der nichtporösen Epitaxiehalbleiterschicht (12; 33; 36) ausgebildet ist.
42. Verfahren nach Anspruch 1, das wiederholt durchgeführt wird, wobei nach dem Trennungsschritt das getrennte erste Substrat (11; 31) als erstes Substrat oder als zweites Substrat wiederverwendet wird.
43. Verfahren nach Anspruch 1, zudem mit einem Schritt des Ausführens einer Wärmebehandlung nach dem Verbindungsschritt zur Erhöhung der Verbundfestigkeit.
44. Verfahren nach Anspruch 1, zudem mit einem Schritt der Wärmebehandlung der auf das zweite Substrat übertragenen nichtporösen Epitaxiehalbleiterschicht.
45. Verfahren nach Anspruch 1, wobei die Ionenimplantationsschicht auf jeder Seite der Grenzfläche zwischen dem nichtporösen Siliziumsubstrat und der nichtporösen Epitaxiehalbleiterschicht ausgebildet ist.
46. Verfahren nach Anspruch 1, wobei die Ionenimplantationsschicht im Inneren der nichtporösen Epitaxiehalbleiterschicht oder an der Grenzfläche zwischen dem nichtporösen Siliziumsubstrat und der nichtporösen Epitaxiehalbleiterschicht ausgebildet ist.
47. Verfahren nach Anspruch 1, wobei die Konzentrationsverteilung der implantierten Ionen in der Ionenimplantationsschicht derart ist, dass die größte Konzentration von implantierten Ionen im Inneren der nichtporösen Epitaxiehalbleiterschicht oder an der Grenzfläche zwischen dem nichtporösen Siliziumsubstrat und der nichtporösen Epitaxiehalbleiterschicht existiert.
DE69710031T 1996-11-15 1997-11-14 Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie Expired - Lifetime DE69710031T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30454196 1996-11-15

Publications (2)

Publication Number Publication Date
DE69710031D1 DE69710031D1 (de) 2002-03-14
DE69710031T2 true DE69710031T2 (de) 2002-07-18

Family

ID=17934251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69710031T Expired - Lifetime DE69710031T2 (de) 1996-11-15 1997-11-14 Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie

Country Status (12)

Country Link
US (1) US5966620A (de)
EP (1) EP0843344B1 (de)
KR (1) KR100279332B1 (de)
CN (1) CN1079989C (de)
AT (1) ATE212476T1 (de)
AU (1) AU722796B2 (de)
CA (1) CA2221100C (de)
DE (1) DE69710031T2 (de)
ES (1) ES2171252T3 (de)
MY (1) MY124554A (de)
SG (1) SG65697A1 (de)
TW (1) TW483162B (de)

Families Citing this family (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694960B1 (de) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
EP0851513B1 (de) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
SG70141A1 (en) * 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0989616A3 (de) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Verfahren und Vorrichtung zur Herstellung einer photoelektrischen Umwandlungsvorrichtung
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR100314744B1 (ko) * 1998-10-17 2002-02-19 한상배 유기성폐기물을이용하는질소·인제거방법
KR100312820B1 (ko) * 1998-10-17 2002-02-19 한상배 발효슬러지를이용하는고도하폐수처리방법
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6653205B2 (en) 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
EP1532676A2 (de) * 2002-08-26 2005-05-25 S.O.I.Tec Silicon on Insulator Technologies Mechanische wiederverwertung einer halbleiterscheibe, die eine pufferschicht enthält, nach der entfernung einer dünnen schicht daher
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (de) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrat und Herstellungsverfahren dafür
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
KR20110091797A (ko) 2003-11-28 2011-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
WO2005069356A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
EP2293326A3 (de) * 2004-06-10 2012-01-25 S.O.I.TEC Silicon on Insulator Technologies S.A. Verfahren für das Herstellen eines SOI Wafers
EP1792338A1 (de) * 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Dünnschicht-transferverfahren, wobei ein coimplantierungsschritt gemäss bedingungen zur vermeidung der blasenbildung und begrenzung der rauhigkeit durchgeführt wird
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
WO2006103491A1 (en) * 2005-03-29 2006-10-05 S.O.I.Tec Silicon On Insulator Technologies Hybrid fully soi-type multilayer structure
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
JP5481067B2 (ja) 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
WO2008005856A2 (en) * 2006-07-07 2008-01-10 The Regents Of The University Of California Spin injection device having semicondcutor-ferromagnetic-semiconductor structure and spin transistor
EP2062290B1 (de) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defektreduzierung durch kontrolle des aspektverhältnisses
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20100270658A1 (en) * 2007-12-27 2010-10-28 Kazuo Nakagawa Semiconductor device and method for producing same
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
EP2105957A3 (de) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats und Verfahren zur Herstellung einer Halbleitervorrichtung
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
EP2329517A1 (de) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Verfahren zur bildung von relaxierten halbleitermaterialschichten, halbleiterstrukturen, vorrichtungen und manipulierte substrate damit
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP4821834B2 (ja) * 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
US8377799B2 (en) * 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
CN103700662B (zh) * 2013-12-09 2017-02-15 京东方科技集团股份有限公司 一种承载基板和柔性显示器件制作方法
FR3024280A1 (fr) * 2014-07-25 2016-01-29 Soitec Silicon On Insulator Procede de detachement d'une couche utile
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
CN109148317B (zh) * 2017-06-15 2022-05-10 沈阳硅基科技有限公司 用于激光裂片技术制备soi硅片的机台
US10340290B2 (en) 2017-09-15 2019-07-02 Globalfoundries Inc. Stacked SOI semiconductor devices with back bias mechanism
JP7160943B2 (ja) * 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN111799365B (zh) * 2020-06-29 2022-03-25 上海新硅聚合半导体有限公司 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN113764542A (zh) * 2021-08-31 2021-12-07 天津大学 一种氦离子注入提升硅基探测器红外响应的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3176676D1 (en) * 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
JPH0414705A (ja) * 1990-05-07 1992-01-20 Toyobo Co Ltd 透明導電膜およびその製造方法
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
TW211621B (de) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (de) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Herstellungsverfahren für Halbleitersubstrate
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法

Also Published As

Publication number Publication date
KR100279332B1 (ko) 2001-01-15
SG65697A1 (en) 1999-06-22
CN1079989C (zh) 2002-02-27
TW483162B (en) 2002-04-11
CN1183635A (zh) 1998-06-03
EP0843344A1 (de) 1998-05-20
MY124554A (en) 2006-06-30
AU4518297A (en) 1998-05-21
DE69710031D1 (de) 2002-03-14
ES2171252T3 (es) 2002-09-01
EP0843344B1 (de) 2002-01-23
CA2221100C (en) 2003-01-21
AU722796B2 (en) 2000-08-10
CA2221100A1 (en) 1998-05-15
US5966620A (en) 1999-10-12
KR19980042471A (ko) 1998-08-17
ATE212476T1 (de) 2002-02-15

Similar Documents

Publication Publication Date Title
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69228349T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69133004T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69231348T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69629094T2 (de) Verfahren zur Herstellung eines SOI-Substrates
DE69332231T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
US6054363A (en) Method of manufacturing semiconductor article
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69231777T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
WO2004095553A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE69233120T2 (de) Ätzlösung für das Ätzen von porösem Silizium, Ätzmethode unter Verwendung der Ätzlösung und Verfahren zur Vorbereitung einer Halbleiteranordnung unter Verwendung der Ätzlösung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition