TW483162B - Process for producing semiconductor article - Google Patents
Process for producing semiconductor article Download PDFInfo
- Publication number
- TW483162B TW483162B TW086117024A TW86117024A TW483162B TW 483162 B TW483162 B TW 483162B TW 086117024 A TW086117024 A TW 086117024A TW 86117024 A TW86117024 A TW 86117024A TW 483162 B TW483162 B TW 483162B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- manufacturing
- semiconductor
- porous
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 504
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 133
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 132
- 239000010703 silicon Substances 0.000 claims abstract description 132
- 238000005468 ion implantation Methods 0.000 claims abstract description 129
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 116
- 238000004519 manufacturing process Methods 0.000 claims description 77
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 71
- 239000013078 crystal Substances 0.000 claims description 57
- 238000011049 filling Methods 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 47
- 150000002500 ions Chemical class 0.000 claims description 38
- 239000001257 hydrogen Substances 0.000 claims description 35
- 229910052739 hydrogen Inorganic materials 0.000 claims description 35
- 238000005498 polishing Methods 0.000 claims description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 31
- 229910021426 porous silicon Inorganic materials 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 230000002079 cooperative effect Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000004576 sand Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000002048 anodisation reaction Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 239000007791 liquid phase Substances 0.000 claims description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical group O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims 2
- 229910002092 carbon dioxide Inorganic materials 0.000 claims 1
- 239000001569 carbon dioxide Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 424
- 239000010408 film Substances 0.000 description 82
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 61
- 235000012431 wafers Nutrition 0.000 description 57
- 239000011259 mixed solution Substances 0.000 description 34
- 230000003746 surface roughness Effects 0.000 description 33
- 238000005229 chemical vapour deposition Methods 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 23
- 238000012545 processing Methods 0.000 description 20
- 238000003756 stirring Methods 0.000 description 20
- 230000000875 corresponding effect Effects 0.000 description 18
- 238000004381 surface treatment Methods 0.000 description 18
- 230000007547 defect Effects 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000006260 foam Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000013589 supplement Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- VCUFZILGIRCDQQ-KRWDZBQOSA-N N-[[(5S)-2-oxo-3-(2-oxo-3H-1,3-benzoxazol-6-yl)-1,3-oxazolidin-5-yl]methyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C1O[C@H](CN1C1=CC2=C(NC(O2)=O)C=C1)CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F VCUFZILGIRCDQQ-KRWDZBQOSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
483162 A7 B7 五、發明説明（1) ~~^ 發明背景 發明領域 本發明係關於一種製造半導體物件之方法，其可適當 地使用於製造半導體裝置，例如半導體積體電路、太陽能 電池、半導體雷射裝置、或發光二極體。尤指關於一種製 造半導體物件之方法，包含將半導體層轉移至一基體的步 驟。 相關背景技藝 半導體物件是半導體晶圓、半導體基體與不同的半導 體裝置之普遍的術語，包括適於藉著利用其半導體區域而 製造半導體裝置之物件，及使用作爲用以製造半導體裝置 之預先成形物件。 所考慮的一些半導體物件之型式包含一個半導體層擺 設在絕緣體上。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在一絕緣體上形成一單晶矽基體層的技術稱爲絕緣體 上有矽（SO I )技術，其係廣爲人知的。已進行不同的 硏究以開發S 0 I之優點，其不能藉由使用製造一般矽積 體電路的塊狀矽基體達成。so I技術之優點包括： 1 ·容易介電隔離，允許提昇集積程度； 2·較佳的抗輻射能力； 3 ·減小的浮動電容，允許較高的裝置操作速度； 4 .省略井形成步驟； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 483162 A7 B7 五、發明説明（2) 5 .避免閃鎖之效果；及 (請先閲讀背面之注意事項再填寫本頁) 6 .利用薄膜技術可以製造全耗盡（fully depleted )場效電晶體之可能性。 S Ο I技術的優點詳細地討論於G. W. Cullen，
Journal of Crystal Growth, volume 63, No. 3，pp. 429 — 590 (1983)之「非單晶絕緣體上的單結 晶矽」。 近年來，對於提供基體之s 0 I技術已出版了許多報 告，所製造的基體可以實現高速操作與低消耗功率的 MOSFETCIEEE SOI 會議 1994)。與在 一塊狀矽晶圓上製造裝置的對應處理相比，由於實施非常 簡化的裝置隔離步驟，藉著使用SO I構造，製造半導體 裝置的處理可明顯地縮短。於是，使用S 0 I技術可導致 製造半導體裝置的明顯成本降低，特別是晶圓成本與處理 成本，由在塊狀矽基體上製造MOSFET%或I C的習知 技術來看，並沒有提及此半導體裝置的良好性能。 經濟部中央標準局員工消費合作社印製 對於達到高速操作與如果提供改善的驅動電力之低消 耗功率，全耗盡MO S F E T是非常有前途的。一般而言 ，M0SFET之臨限電壓（V t h)是其通道部份的雜 質濃度之函數，但是在全耗盡（FD) M0SFET的情 形中，S 0 I之膜厚度會影響耗盡層之特性。所以，必須 嚴格地控制S Ο I膜厚度以改善製造L S I的產量。 同時，形成在化合物半導體上的裝置表現良好的性能 ，其無法由矽得到，特別是高速操作與光發射。這些裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 經濟部中央標準局員工消費合作社印製 483162 A7 __B7_ 五、發明説明（3) 目前是藉由一化合物半導體基體上的晶膜成長而形成，此 化合物半導體基體可以是由G a A s或類似的化合物製成 。然而，化合物半導體基體成本較高且機械強度並不是非 常強，所以並不適於製造大晶圓。 於是，嚐試藉由晶膜成長而在矽晶圓上形成一化合物 基體，矽晶圓是便宜的，機械度強且適於製造大晶圓。 在1 9 7 0年形成SO I基體的硏究變成値得注意。 開始時，注意藉由在一藍寶石基體上的晶膜成長來製造單 晶矽之技術（SOS:藍寶石上有矽），藉著有孔氧化矽 而經全隔離（F I POS)之製造SO I構造技術，以及 氧離子植入技術。F I POS方法包含以下步驟：形成一 島狀N型矽層於P型單晶矽基體上，藉著質子/離子植入（ Imai et al., J. Crystal Growth, Vol. 6 3 f 5 4 7 (198 3.))或藉著晶膜成長與做成圖案；藉著HF溶 液中的陽極化，只將P型矽基體轉換成有孔基體：將矽島 與表面隔離；然後藉著加速氧化而使N型矽島受到介電隔 離。然而，此技術會伴隨一問題，隔離後的矽區域在製造 裝置的處理之前被界定，會限制裝置設計的自由度。 氧離子植入方法亦稱爲S I MOX方法，是由K. Izumi首先提出。以此技術，氧離子以1 〇17至1 〇18 / c m2之濃度位準被植入矽晶圓，然後在氬/氧氣氛中 以約1 3 2 0 °C的溫度來退义矽晶圓。結果，植入的氧離 子與矽原子化學地結合以製造矽氧化物層，其集中在一深 度，對應植入離子的突起範圍（Rp)。在此條件下，矽 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董) " " ------,---- (請先閲讀背面之注意事項再填寫本頁) 訂 483162 第86117024號專利申睛寒 :二卜匕芯#7 \
中文說明書修正頁 B7 民國8良卑立再呈一一J 五、發明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) 氧化物層的上部藉著被再結晶的氧離子植入而轉成非晶狀 態以製造單晶矽層。雖然表面矽層會表現如1 〇 5 / c m 2高的差排密度（defect rate)，目前的技術發展可將差 排密度降低至約1 0 2 / c m 2，藉著選定約4 X 1 〇 1 7 / c m2之氧植入。然而，離子植入與能量注入的可允許 範圍會受限，如果矽氧化物層的膜品質與表面矽層的結晶 度欲保持在理想的位準，因此允許表面矽層的膜厚度與埋 設矽氧化物（B〇X :埋設·氧化物）層的膜厚度只能取有 限的値。換句話說，欲實現具有理想的膜厚度之表面矽層 ，犧牲氧化或晶膜成長的處理是不可或缺的。此處理會產 生不均勻膜厚度的問題，由於此處理的固有反效果。 有報告指出SIMOX會產生矽氧化物層中的不良矽 氧化物區域，其稱爲管。此現象的其中一個可能原因是例 如灰塵之外物在離子植入時被引入層中。管區域中所製造 的裝置會表現較差的特性，由於活性層與下方基體之間的 漏電流。 經濟部智慧財產局員工消費合作社印製 S I Μ〇X技術涉及使用大體積的離子，遠大於一般 半導體處理所使用的體積，因此離子植入處理需一段長的 時間，如果使用特定地設計之裝置。由於離子植入處理是 藉由離子束之光域掃描或藉著擴展離子束而典型地執行， 離子束表現預定流率的電流，所以對於處理大晶圓將需要 一段長的時間。此外，當大晶圓在高溫被處理時’由於晶 圓內的不均勻溫度分布所產生的滑動問題會變得非常嚴重 。由於S I Μ〇X處理需要使用非常高的溫度’例如 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483162 A7 B7 五、發明説明（5) 1 3 2 0 °C，並非一般矽半導體處理所使用的，所以不均 勻溫度分布之問題會變得更嚴重，如果必須製備大晶圓’ 除非不使用非常有效的裝置。 除了上述已知的形成S 0 I技術之外，最近已提出將 單晶矽基體結合至另一單晶矽基體之技術*其必須被加熱 氧化以產生SOI構造。對於欲形成於其上的裝置，此方法 需要使用具有均勻厚度的活性層。特別是，厚如數百微米 的單晶矽基體必須被做成薄如數微米或更小。已知用於使 單晶矽基體薄化的三種技術，包括： (1 )拋光； (2)局部電漿蝕刻；及 (3 )選擇性蝕刻。 藉由上述的拋光技術（1)，很難達到均勻的膜厚度 。特別是/膜厚度的平均偏差會大到數十百分比使得此技 術不切實際，當膜被薄化到約次微米之程库:。對於具有大 直徑的晶圓而言，此問題會變得更明顯。 經濟部中央標準局員工消費合作社印製 ------^---- (請先閲讀背面之注意事項再填寫本頁) 技術（2)被典型地使用於與技術（1 )結合。尤其 是藉著技術（1 )使膜被薄化至約1至3 ，且藉著在 數點觀察膜厚度而決定膜厚度的分布。然後，膜受到蝕刻 操作，以具有數毫米直徑的S F6粒子之電漿來掃描，校 正膜厚度之分布，直到得到所要的膜厚度。已有一報告指 出膜厚度之分布可藉由此技術而被局限於約± 1 0 nm或 更小。然而，此處理會伴隨一缺點，如果於電漿蝕刻期間 外物以粒子之形式出現在基體上，它們會作用爲許多罩而 本纸張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） -8 - 483162 A7 ______B7_ 五、發明説明（6 ) 在基體上產生突起，當蝕刻操作結束後。 此外，由於基體在蝕刻操作之後表現出粗的表面，在 電漿蝕刻結束之後必須在表面上進行接觸拋光操作，且只 以持續時間來控制操作。然後，再度會發生由於拋光所引 起的膜厚度偏差之問題。另外，對於拋光操作使用典型地 含有膠態矽石之拋光劑，因此用於製造活性層之層會直接 被拋光劑刮到，所以會產生較差的層。當處理大晶圓時， 處理之產量會明顯地降低，因爲由於被處理的晶圓之表面 區域的功能，電漿蝕刻操作的期間被延長。 經濟部中央標準局員工消費合作社印製 <請先《讀背面之注意事項再填寫本頁) 技術（3 )涉及使用欲被薄化的基體之膜造形，其包 含適於選擇性蝕刻的一個或以上的膜層。例如，假設含有 硼之P + —S i薄層超過1 〇19/cm3，且做成一 P型 矽薄層以隨後藉著晶膜成長而成長在一 P型基體上，以製 造第一基體，然後其被結合至第二基體，以一絕緣層置於 中間，此絕緣層典型地是氧化物膜，且藉_刹或拋光而事 先使第一基體的背表面做成夠薄。隨後，P+層藉著選擇 性地蝕刻P型層而變成暴露出來，然後P型基體藉著選擇 性地蝕刻P+層而變成暴露出來，以製造S 0 I構造。此 技術詳細地討論於Maszara的報告（W. P. Maszara，J. Electrochem. Soc·，Vol. 138，341 (1991))。 雖然選擇性蝕刻技術可有效地用於製造具有均勻膜厚 度的薄膜，會伴隨以下的缺點。 -選擇蝕刻比無法令人滿意，最多將是低如1 0 2。 -由於蝕刻操作所產生的粗表面，在蝕刻操作之後需 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 483162 A7 ____B7 五、發明説明（7 ) 要一接觸拋光操作以使表面平滑。所以，膜厚度會喪失均 勻性，當藉由拋光而減小時。特別是，當以操作期間來控 制拋光操作時，很難嚴格地控制操作，因爲拋光速率常會 明顯地改變。於是，當形成一非常薄的SO I層，薄如 1 0 0 nm，此問題會變得無法忽略。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) -所產生的S 0 I層會表現差的結晶度，由於使用膜 形成技術，其涉及在密密地摻雜有硼的矽層上外延或晶膜 成長及離子植入。此外，基體之結合後的表面會表現比習 知砂晶圓差的平滑度（C. Harent，et al·，J. Elect. Mater· Vol. 20 » 267 (1991), H. Baumgart, et al., Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-733 (1991), C. E. Hunt, Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-696 (1991))。另外，會有一問題選擇性蝕刻技術之選擇 性完全依雜質的濃度差與沿著基體的深度哗，質的濃度輪廓 的陡度而定，雜質例如含於基體中的硼。所以，如果在高 溫進行結合退火以改善層之結合強度，且在高溫執行晶膜 成長以提昇S Ο I層的結晶度，沿著深度雜質之濃度輪廓 會變平，而減小蝕刻操作之選擇性。簡單地說，蝕刻選擇 性及結晶度的改善與結合強度的改善是衝突的要件，無法 同時達成。 在此情形下，本發明之發明人在日本專利公開申請案 第5 — 2 1 3 3 8號中提出製造半導體物件的新穎方法。 依據發明，所提出的方法之特徵在於包含以下步驟：形成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10· 483162 A7 ____B7 _ 五、發明説明（β ) (請先閲讀背面之注意事項异填寫本頁) 一物件，藉著將無孔單晶半導體區域擺設在有孔單晶半導 體區域上；將載有絕緣材料之材料的表面結合至該有孔單 晶半導體區域的對應表面；隨後藉著蝕刻而移除該有孔單 晶半導體區域。 T. Yonehara等人爲本發明之發明人，亦指出結合的 S〇I之均勻膜厚度與結晶度較佳，且適於整批處理（T. Yonehara et al·，Appl. Phys· Lett· Vol. 642,108 (1994))。 現在藉著參見附圖的圖4A至4 C，以下將節要地敘述所 提出之製造結合的S 0 I之方法。 經濟部中央標準局員工消費合作社印製 所提出的方法使用形成在第一砂基體41上的有孔層 4 2，作爲欲被選擇性地蝕刻之層。在藉著晶膜成長而在 有孔層4 2上形成無孔單晶矽層4 3之後，它被結合至第 二基體4 4，矽氧化物層4 5置於其間（圖4A)。然後 ，有孔矽層被做成暴露於第一基體的整個表面區域上，藉 著從背面刮掉第一基體（圖4B)。然後绣露的有孔矽被 蝕刻，藉由典型地含有KOH或HF + H2〇2之選擇性蝕 刻溶液（圖4 C)。由於相對於塊狀矽層（無孔單晶矽層 )蝕刻有孔矽層之操作的選擇性蝕刻比，以此技術可做成 高如數十萬，事先形成於有孔層上的無孔單晶矽層可被轉 換成第二基體，以製造S 0 I基體而不會減小無孔單晶矽 層的厚度。於是，於晶膜成長步驟期間’決定了 DO I基 體的膜厚度之均勻性。依據Sato等人之報告’由於適於一 般半導體處理的CVD系統可使用於晶膜成長’所以可實 現高如1 0 0 nm± 2%的膜厚度均勻度。此外’外延砂 -11- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 483162 A7 B7 五、發明説明（9 ) 層會表現約3 · 5xl02/cm2之佳結晶度。 如上所述由於習知選擇性蝕刻技術的選擇性，極依賴 基體中所含的雜質之間的濃度差’及沿著基體的深度雜質 的濃度輪廓之陡度而定，加熱處理（結合、晶膜成長、氧 化等等）的溫度限制爲最多只有低如8 0 〇°C，因爲雜質 濃度輪廓在此溫度限制之上會變平。另一方面，所提出的 蝕刻技術之蝕刻速率主要是由有孔層與塊狀層之間的結構 差異來決定，所以加熱處理並不會有此一嚴格的限制，且 可以使用高如1 1 8 0°C的溫度。已知在結合操作之後進 行的加熱處理可以明顯地改善晶圓之間的結合強度，並減 小發生在結合介面上的空隙之數目與尺寸。此外，選擇性 蝕刻操作係依靠有孔層與塊狀層之間的結構差異，膜厚度 的均勻性會受到細粒子的不利影響，細粒子可以附著至有 孔砂層。. 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 然而，藉由結合處理而製造的半導體華，體，不可避免 地需要至少兩個晶圓作爲啓始材料，其中一個晶圓在抛光 與蝕刻的過程中會被浪費掉，幾乎毫無用處地消粍有限的 自然資源。換句話說，除了提昇可以控制處理的程度與改 善膜厚度均勻性之外，s 0 I製造方法需要可以實現低成 本與經濟可行性。 以不同方式來說，高品質S 0 I基體的製造方法之要 件，包括良好的再生能力、經由相同晶圓的重覆使用而節 省資源、低製造成本。 在這些情形下，本發明之發明人在日本公開專利申請 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） -12- 483162 A7 B7 五、發明説明（1〇 ) 案第7 — 3 0 2 8 8 9號中提出一種製造半導體基體的方 法，其中兩個基體被結合在一起，結合後的基體在有孔層 被分離，且在消除餘留的有孔層之後，分離後的基體可被 再使用。藉著參見附圖的圖5 A至5 C而說明所揭示的處 理之例子。 第一矽基體5 1的表面層被做成有孔狀以形成有孔層 52，且其上形成有單晶矽層53。第一矽基體上的此單 晶矽層被結合至第二矽基體5 4的主要面，中間插置絕緣 層55 (圖5A)。然後，在有孔層使晶圓分離（圖5B )。第二基體表面上的有孔矽層被選擇性地移除以形成 SOI結構（圖5 C)。在移除有孔層之後第一基體51 可被再次使用。 在曰本公開專利申請案第7 — 3 0 2 8 8 9號中，藉 著利用相較於無孔半導體層有孔矽層的易脆性而分離基體 ，使得可再使半導體基體製造處理中所使用釣基體以降低 製造成本。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 曰本公開專利申請案第8 - 2 1 3 6 4 5號揭示一種 處理，其中對於太陽能電池的光電轉換部份，在有孔矽層 上形成半導體層，且後來半導體層在有孔層被分離，以再 使用具有有孔矽層之基體。 另一方面，曰本公開專利申請案第5—211128 號揭示另一種處理，用於分離基體而沒有使用此一有孔層 。此處理中，藉由離子植入在矽基體中形成一泡沬層，藉 著加熱處理而在泡沬層中引起晶體重新排列及泡沫聯合， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 483162 A7 B7 五、發明説明（11 ) 且矽基體的表面區域（稱爲薄半導體膜）在泡沬層被剝落 。此揭示中的薄半導體膜意指塊狀矽的最外面區域，在此 處出現很少或沒有植入的離子。然而，已知塊狀矽晶圓會 有固有的缺點，例如流動圖案缺點（T. Abe: Extended Abst. Electrochem. Soc. Spring Meeting, Vol.95-1，pp. 596 (May，1995))及晶體產生粒子（H. Yamamoto: ” Problems in Large-Diameter Silicon Wafer"，23th Ultra Clean Technology Collage (August，1996)。所以，薄半導 體膜自然會有流動圖案缺點或晶體產生粒子。 如果半導體膜可與矽基體分離而沒有流動圖案缺點或 晶體產生粒子，能以不同於使用有孔矽之前述處理的低成 本來提供特別有用的半導體材料。有鑑於上述問題，在詳 細硏究之後完成本發明。 發明節要 广 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本發明之目的在於提供一種製造半導體物件之方法， 包含結合兩個基體之步驟，其中部份基體被再使用作爲半 導體物件之原料。 本發明之另一目的在於提供一種製造半導體物件之方 法，其特徵在於包含以下步驟：製備一第一基體，含有矽 基體、形成在矽基體上的無孔半導體層、及形成在至少矽 基體與無孔半導體層的其中之一上的離子植入層；結合第 一基體至第二基體以得到多層結構，具有無孔半導體層位 於內側；在離子植入層分離多層結構；及移除餘留在分離 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） •14· 483162 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（12 ) 後的第二基體上之離子植入層。 本發明之另一個目的在於提供一種製造半導體物件之 方法，其特徵在於包含以下步驟：製備一第一基體，含有 矽基體、形成在矽基體上的無孔半導體層、及形成在至少 矽基體與無孔半導體層的其中之一上的離子植入層；結合 第一基體至第二基體以得到多層結構，具有無孔半導體層 位於內側；在離子植入層分離多層結構；移除餘留在分離 後的第二基體上之離子植入層；及在移除餘留的離子植入 層之後，再便用第一基體作爲第一基體材料。 本發明之另一個目的在於提供一種製造半導體物件之 方法，其特徵在於包含以下步驟：製備一第一基體，含有 矽基體、形成在矽基體上的無孔半導體層、及形成在至少 矽基體與無孔半導體層的其中之一上的離子植入層；結合 第一基體至第二基體以得到多層結構，具有無孔半導體層 位於內側；在離子植入層分離多層結構；移，除餘留在分離 後的第二基體上之離子植入層；及在移除餘留的離子植入 層之後，再使用第一基體作爲第二基體材料。 在製造半導體物件之方法的處理中，第一基體具有無 孔半導體層用於結合。無孔半導體層最好是由外延半導體 層構成。使用此無孔半導體層，可提供高品質半導體物件 ，而不會有上述矽晶圓所固有的流動圖案缺點或晶體產生 粒子。由於可控制無孔半導體層的導電型式與雜質濃度， 本發明之製造半導體物件之方法可滿足不同的需求且可應 用於不同的用途。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------i — (請先閲讀背面之注意事項再填寫本頁) •訂 -15· 483162 A7 __B7___ 五、發明説明（13 ) 藉由結合第一基體與第二基體在一起所得到的多層結 構可在離子植入層被分離，且第一基體的餘留矽基體可被 再使用作爲第一基體或第二基體的構成構件，在節約資源 與成本降低上是有利的。 本發明提供一種製造半導體物件之方法，在形成單晶 矽層的製造能力、均勻性、可控制能力與成本是非常良好 的，此單晶矽層在含有絕緣基體的第二基體上具有高的結 晶度。 較佳實施例之詳細敘述 藉著參見實施例，以下將敘述本發明。本發明並不限 於此，只要可達到本發明之目的。 〔離子植入層〕 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 將氨離子或氫離子植入單晶矽基體，會在基體中的植 入區域中形成直徑爲數至數十奈米之微凹穴，微凹穴之密 度高如1 016 — 1 017/cm2。藉以使矽基體變成具有 如有孔層之結構。本發明中的離子植入所使用的離子是選 自稀有氣體元素、氫與氮的離子。本發明中，離子植入層 形成於設在矽基體上的無孔半導體層與矽基體的至少其中 之一中，或形成在其間的介面中。可形成兩個或以上的離 子植入層。考慮藉由結合第一基體與第二基體所形成的多 層結構之層分離，離子植入層之離子植入的劑量最好是在 1 016至1 017/cm2的範圍內。離子植入層的厚度視 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16· 483162 A7 ___ _B7 __ 五、發明説明（14 ) 加速電壓而定，通常不會超過5 0 0埃，考慮在多層結構 的層分離之後*在第二基體上的無孔半導體層之厚度的均 勻度，此厚度最好不超過2 0 0埃。植入層中的植入離子 之濃度係分布於層厚度方向。多層結構之層分離容易沿著 最高離子濃度平面位準而發生。 〔無孔半導體層〕 本發明中的無孔半導體層最好是由選自單晶矽、多晶 矽、非晶矽舆化合物半導體的材料來形成，化合物半導體 包括：GaAs、InP、GaAsP、GaAlAs、 InAs、AlGaSb、InGaAs、ZnS、 CdSe、CdTe、S iGe。在無孔半導體層中，可 事先形成有半導體元件例如F E T (場效電晶體）。 〔第一基體〕 ， 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本發明中的第一基體是一種基體，由矽基體、設在矽 基體上的無孔半導體層、及形成在至少矽基體與無孔半導 體層的其中之一中的離子植入層所組成。所以，第一基體 不僅包括由具有離子植入層形成於其中的矽基體及無孔半 導體層所組成的基體，亦包括額外地具有例如氮化物膜與 氧化物膜的絕緣層之基體，基體具有外延半導體層及形成 於矽基體上的絕緣層，及離子植入層藉由隨後將離子植入 矽基體而形成，基體具有無孔半導體層形成於矽基體上’ 及藉由隨後的離子植入而形成的離子植入層，和類似的基 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） •17· 483162 A7 B7 五、發明説明（15 ) 體。 藉由例如低壓CVD、電漿CVD、光輔助CVD與 MOCVD (金屬一有機CVD)的CVD技術，濺射技 術（包括偏壓濺射技術），分子束晶膜成長技術，或液相 成長技術，可以在矽基體上形成無孔半導體層。 〔第二基體〕 其上有欲被轉換的無孔半導體層之第二基體包括半導 體基體，例如單晶矽基體，基體具有例如氧化物膜（包括 熱氧化膜）與氮化物膜之絕緣膜，透光基體例如矽玻璃基 體與玻璃基體，金屬基體，絕緣基體例如鋁，以及類似的 基體。視半導體物件的應用領域而定，可適當地選定第二 基體。 〔結合〕 ， 本發明中的前述第一基體被結合至第二基體，以得到 一多層結構，具有無孔半導體層位於內側。本發明中具有 無孔半導體層位於內側的多層結構不僅包括基體，其中第 一基體的無孔半導體層被直接結合至第二基體，亦包括基 體其中形成在無孔半導體層表面的表面上之氧化物膜、氮 化物膜等等被結合至第二基體。亦即，具有無孔半導體層 位於內側的結構意指一多層結構，其中無孔半導體層被放 置在多層結構中的有孔矽層內。 在室溫下藉著磨平結合表面並彼此緊密地接觸，第一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 •18- 483162 A7 ____B7___ 五、發明説明（16) 基體與第二基體可以被結合在一起。爲了更強的結合，可 使用陽極結合、加壓或熱處理。 〔多層結構之層分離〕 本發明中在離子植入層，多層結構被分離成許多層。 離子植入層具有微凹穴或細泡沬於其中，與其它的區域相 比是較脆的。所以，藉著利用脆度可有效地進行分離。特 別是藉著施加外力至離子植入層可進行分離。否則可藉著 利用離子植入層的有孔部份之加速氧化，氧化從晶圓周圍 的離子植入層至內部，而使層的體積膨脹以導致由於膨脹 力的層分離來進行分離。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在具有無孔層的周邊部份中，離子植入層亦被覆蓋。 在結合之前或之後，離子植入層的端面或周邊部份應被裸 露。當結合的基體受到氧化時，由孔的大表面區域所加速 的氧化反應會從離子植入層的周圍進行。藉著將S i氧化 成S i 〇2，體積會增加2 · 27倍。所以，有孔度不會 超過5 6%，氧化的離子植入層之體積會增加。從周圍至 內部，氧化程度會逐漸變小，以使周圍中的被氧化離子植 入層之體積膨脹較大，如同一楔從晶圓之端面被驅動進入 離子植入層。藉以使內壓被施加至離子植入層，在離子植 入層使層分離。由於在晶圓的周圍部份均勻地進行氧化反 應，從晶圓的周圍均勻地引起分離以分開多層結構。藉由 此種方法，使用S i — I C處理的一般步驟之氧化可滿意 地控制而均勻地分離晶圓。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 483162 經濟部中央標準局員工消費合作社印製 A7 ______ Β7 _ 五、發明説明（17 ) 藉著施加熱以在脆的離子植入層產生熱應力亦可分離 多層結構。 使用能只加熱所要的層之雷射，可藉由局部加熱而不 需加熱整個多層結'構亦可使多層結構分離成許多層。所以 藉著使用雷射光束用於局部加熱可進行分離，雷射光束是 由有孔的離子植入層或附近吸收。 亦可以藉著施加電流而快速地加熱有孔的離子植入層 或附近而分離多層結構。 〔有孔層之移除〕 在藉著結合第一基體與第二基體所得到的多層結構之 離子植入層的層分離之後，藉著利用離子植入層的大表面 區域或低機械強度，可選擇性地移除餘留在基體上的離子 植入層。選擇性移除方法包括機械方法例如刮平或拋光， 使用蝕刻溶液之化學蝕刻，及例如活性離子猶刻之離子蝕 刻方法。 當無孔薄膜是單晶矽時，藉著使用一般的矽蝕刻溶液 、氫氟酸溶液、氫氟酸溶液與至少乙醇及過氧化氫溶液的 其中之一的混合液、緩衝氫氟酸、及緩衝氫氟酸與至少乙 醇及過氧化氫溶液的其中之一的混合液，可選擇性地蝕刻 離子植入層。當無孔半導體層是由化合物半導體組成時’ 可藉著使用能以比化合物半導體更高的速率來蝕刻矽的蝕 刻溶液，而蝕刻離子植入層。 參見圖形，以下將敘述本發明之實施例。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 •20- 經濟部中央標準局員工消費合作社印製 483162 A7 __B7_ 五、發明説明（18 ) 實施例1 圖1 A至1 E爲剖面圖，指出本發明之實施例1的步 驟。 首先，在單晶矽的第一基體1 1之主表面上，形成至 少一無孔層12 (圖1A)。單晶矽基體11可以是不具 有特定電阻的晶圓或一般的再生晶圓，由於所產生的 S〇I基體之特性是視無孔層1 2而定。此外，可形成 S i 〇2層Γ3作爲最外層。此S i 〇2層可作用來使結合 介面偏離活性層。 藉著使用稀有氣體元素、氫與氮的至少其中之一，離 子可從第一基體的主表面被植入（圖1B)。離子聚積層 1 4最好形成於第一單晶基體1 1與無孔層1 2之間的介 面附近或無孔層12中。 第二基體15的表面例如在室溫下與第一基體的表面 緊密接觸（圖1 C )'。 當單晶矽被沈積時，在結合之前最好藉由熱氧化或類 似的方法而氧化單晶矽的表面。圖1 C中，第二基體與第 一基體被結合在一起，以絕緣層1 3位於內側。絕緣層 1 3可以被省略，當無孔薄膜不是由矽組成，或第二基體 不是由矽組成。 結合時，可插置薄絕緣板，三個板層可疊置地結合。 然後在離子聚積層14分離這些基體（圖1D)。分 離的方法包括施加外力，例如加壓、拉動、剪開；加熱； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -21 - (請先閱讀背面之注意事項再填寫本頁) 訂 483162 A7 B7_ 五、發明説明（19) 藉著從周圔氧化而由有孔矽的膨脹來施加內壓力；藉著脈 衝加熱而施加熱應力；及軟化，但並不只限於此。 從分離的基體，藉著前述方法而各別選擇性地移除離 子聚積層1 4。 圖1 Ε指出依據本發明所製備的半導體物件。在第二 基體1 5上，如薄單晶矽膜之無孔薄膜1 2被均勻地形成 於整個晶圓上。經由藉著插置絕緣層1 3而將第二基體結 合至第一基體的步驟所製備的半導體物件，以絕緣電子元 件的製造來着是非常有用的。 基體11可被再使用作爲第一單晶矽基體11，或第 二基體1 5。當單晶矽基體1 1的表面在移除餘留的離子 聚積層1 4之後是無法接受的粗時，在再使用之前基體被 處理以使表面平坦化。 爲了再使用作爲第一單晶矽基體11，以一外延層來 補充由於層分離與表面處理所造成的厚度減，小。 實施例2 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2 Α至2 Ε爲剖面圖，指出本發明之實施例2的步 驟。 提供第一單晶矽基體2 1。藉著使用稀有氣體元素、 氫與氮的至少其中之一，離子可從第一基體的主表面被植 入以形成在內側的離子聚積層22(圖2A)。最好在離 子植入之前形成S i 〇2層2 3以避免由於離子植入所產 生的表面粗糙。在移除S i 〇2層之後，在主面上形成至 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 經濟部中央標準局員工消費合作社印製 483162 A7 B7 五、發明説明（2〇 ) 少一無孔層2 4 (圖2 B )。 第二基體15的面例如在室溫下與第一基體的面緊密 接觸（圖2 C )。 當單晶矽被沈積時，在結合之前最好藉由熱氧化或類 似的方法而氧化單晶矽的表面。圖2 C中，第二基體與第 一基體被結合在一起，插入絕緣層2 5。絕緣層2 5可以 被省略，當無孔薄膜2 4不是由矽組成，或第二基體不是 由矽組成。 結合時，可插置薄絕緣板，三個板層可疊置地結合。 然後在離子聚積層22分離這些基體（圖2D)。 從分離的基體，各別選擇性地移除離子聚積層2 2。 圖2 E指出依據本發明所製備的半導體物件。在第二 基體2 6上，如薄單晶矽膜之無孔薄膜2 4被均勻地形成 於整個晶圓上。經由藉著插置絕緣層2 5而將第二基體結 合至第一基體的步驟所製備的半導體物件1似絕緣電子元 件的製造來看是非常有用的。 基體2 1可被再使用作爲第一單晶矽基體2 1，或第 二基體2 6。當單晶矽基體2 1的表面在移除餘留的離子 聚積層2 2之後是無法接受的粗時，在再使用之前基體被 處理以使表面平坦化。 實施例3 圖3 A至3 C爲剖面圖，指出本發明之實施例3的步 驟。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 (請先閲讀背面之注意事項再填寫本頁) ,-ιτ •23- 483162 A7 B7 五、發明説明（21 ) 如圖3 A至3 C所示，兩個半導體基體被同時製備， 藉著使用兩個第二基體並處理第一基體的兩面，如實施例 1與實施例2所示。 圖3A至3C中，數字31代表第一基體；32與 35代表有孔層；33與36代表無孔薄膜；34與37 代表S i 〇2層；而38與39代表第二基體。圖3A指 出第一基體3 1，在兩個面上被處理，如同實施例1中， 且第二基體3 8、3 9被結合至第一基體3 1的面。圖 3 B指出在有孔層3 2、3 5的分離之後的狀態，其方式 與實施例1相同。圖3 C指出在移除有孔層3 2、3 5之 後的狀態。 基體21可被再使用作爲第一單晶矽基體31或第二 基體3 8 (或3 9)。當單晶矽基體21的表面在移除餘 留的離子聚積層之後是無法接受的粗時，在再使用之前基 體被處理以使表面平坦化。 支持基體3 8、39可以是彼此不同。無孔薄層3 3 、36可以是彼此不同。絕緣層34、37可被省略。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 參見例子而特別地說明本發明。 例子1 在結晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 // m 〇 來源氣體：SiH2Cl2/H2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24· 483162 經濟部中央標準局員工消費合作社印製 A7 B7 _ 五、發明説明（22 ) 氣體流動速率：0·5/180 L/min· 氣體壓力：80 Torr (托）
溫度：9 5 0 °C 成長速率：0 · 3#m/mi η · 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i〇2層。然後在40keV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 S i 〇2的面與另一矽基體（第二基體）的面接觸， 且在6 0 0 °C下退火結合的基體。藉著退火，由於離子植 入層的有孔結構，在離子植入的突起範圍附近，結合的基 體被分離成兩片。分離後的基體之表面是粗糙的。藉由 4 9%氫氟酸與3 0%含水過氧化氫的混合溶液，而選擇 性地蝕刻第二基體的表面。藉以使離子植入層被完全蝕刻 掉，而單晶矽保持沒有被蝕刻而作爲蝕刻停止材料。 由於無孔單晶矽是以非常慢的速度被蝕刻，所以其膜 厚度的減小實際上是可忽略的（約數十埃）。 於是，在氧化矽膜上形成厚度爲0 · 2 v m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲201nm±6nm。 然後，在氫氣氛中，基體於1 1 0 0 t之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 //m平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
、tT -25- 483162 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（23 ) 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 爲了再使用作爲第一基體，以外延層成長來補充晶圓 厚度的減小。於是基體被做成可半永久性地再使用。在第 二次或後來的使用中，外延層成長厚度並不是0 · 3 0 //m，但對應厚度減小，且在外延層內形成離子植入層。 例子2 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 5 0 // m 〇 來源氣體：S i Η 2 C 1 2 / Η 2 ， 氣體流動速率：0·5/180 L/min· 氣體壓力：80 Torr (托） 溫度：9 5 0 t： 成長速率：0 · 3//m/mi η · 然後在5 Ok eV以6x 1 016cm_2之劑量使 Η +被植入經過外延層。 外延層的面與另一矽基體（第二基體）其上形成有 5 0 0 n m厚的S i 〇2層的面接觸，且在5 5 Ot：下退 火結合的基體。·藉著退火，由於離子植入層的有孔結構’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " •26- (請先閲讀背面之注意事項再填寫本頁) 483162 經濟部中央標準局員工消費合作社印製 A7 ____B7__ 五、發明説明（24 ) 在離子植入的突起範圍附近，結合的基體被分離成兩片。 分離後的基體之表面是粗糙的。藉由4 9%氫氟酸與3 0 %含水過氧化氫的混合溶液，而選擇性地蝕刻第二基體的 表面。藉以使離子植入層被完全蝕刻掉，而單晶矽保持沒 有被蝕刻而作爲蝕刻停止材料。 無孔單晶矽是以非常慢的速度被蝕刻，且其膜厚度的 減小實際上是可忽略的（約數十埃）。 藉著拋光而使表面平坦化。 於是，在氧化矽膜上形成厚度爲0 · 5 //m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲4 9 8 n m± 1 5 n m。 藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 // m 平方內的表面粗縫度之均方根（Rrms )約爲0 · 2 n m， 其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現，並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 爲了再使用作爲第一基體，以外延層成長來補充晶圓 厚度的減小。於是基體被做成可半永久性地再使用。在第 二次或後來的使用中，外延層成長厚度並不是0 · 5 0 //m，但對應厚度減小，且在外延層內形成離子植入層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ,-Id^i (請先閲讀背面之注意事項再填寫本頁) 0-ΙΤ • — •27· 483162 A7 B7 五、發明説明（25 ) 例子3 (請先閲讀背面之注意事項再填寫本頁) 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 // m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0 · 5/180 L/min . 氣體壓力：80 Τ〇ΓΓ (托）
溫度：9 5 0 °C 成長速率：0 · 3#m/mi η · 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 2〇〇nm的S i〇2層。然後在40keV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 經濟部中央標準局員工消費合作社印製 S i 〇2的面與另一矽基體（第二基體）其上形成有 5〇〇nm厚的S i 〇2層的面接觸，且在600 °C下退 火結合的基體。藉著退火，由於離子植入層釣有孔結構， 在離子植入的突起範圍附近，結合的基體被分離成兩片。 分離後的基體之表面是粗糙的。藉由4 9%氫氟酸與3 0 %含水過氧化氫的混合溶液，而選擇性地蝕刻第二基體的 表面。藉以使離子植入層被完全蝕刻掉，而單晶矽保持沒 有被蝕刻而作爲蝕刻停止材料。 於是，在氧化矽膜上形成厚度爲0 · 2 //m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm± 6 nm。 然後，在氫氣氛中，基體於1 1 0 0°C之溫度受到加 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28- 483162 A7 ____B7 __ 五、發明説明（26 ) 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 平方內的表面粗糙度之均方根（Rrms )約 爲〇 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子4 在單晶砂基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 // m 〇 來源氣體·· S i Η 2 C 1 2 / Η 2 · r· 氣體流動速率：0.5/180 L/min 氣體壓力：80 Torr (托） 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁)
溫度：9 5 0 °C 成長速率·· 0 · η · 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i〇2層。然後在40k.eV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 分開地提供一熔化的石英基體（第二基體）。第一基 體的S i 〇2層之表面與熔化的石英基體之表面受到電漿 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — -29 - 483162 A7 ___B7 五、發明説明（27 ) (請先閲讀背面之注意事項再填寫本頁) 處理並以水來淸洗。兩個面彼此接觸，且在6 0 0°C下退 火結合的基體。藉著退火，由於離子植入層的有孔結構， 在離子植入的突起範圍附近，結合的基體被分離成兩片。 由於離子植入層的有孔度，分離後的基體之表面是粗糙的 。藉由4 9%氫氟酸與3 0%含水過氧化氫的混合溶液， 而選擇性地蝕刻第二基體的表面。藉以使離子植入層被完 全蝕刻掉，而單晶矽保持沒有被蝕刻而作爲蝕刻停止材料 〇 於是，在氧化矽膜上形成厚度爲0 · 2 的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 在氫氣氛中，基體於1 1 0 0°C之溫度受到加熱處理 操作一小時。藉由原子顯微鏡來觀察表面粗糙度，發現在 5 0 // m平方內的表面粗糙度之均方根（Rrms )約爲 0 . 2 n m，其大致等於矽晶圓之對應値。.〃 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 經濟部中央標準局員工消費合作社印製 藉著攪拌後的4 9%氫氟酸與3 〇%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體。 例子5 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30- 經濟部中央標準局員工消費合作社印製 483162 A7 B7____ 五、發明説明（28 ) 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 〇 . 3 Ο β m - 來源氣體：SiH2Cl2/H2 氣體流動速率：0.5/1 80 L/min 氣體壓力：80 Torr(托）
溫度：9 5 0 °C 成長速率：〇 · 3#m/mi η · 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i 〇2層。然後在40keV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 分開地提供一藍寶石基體（第二基體）。第一基體的 S i 〇2層之表面與藍寶石基體之表面受到電漿處理並以 水來淸洗。兩個面彼此接觸，且在6 0 0 °C下退火結合的 基體。藉著退火，由於離子植入層的有孔結構，在離子植 入的突起範圍附近，結合的基體被分離成兩片。藉由4 9 %氫氟酸與3 0%含水過氧化氫的混合溶液，而選擇性地 蝕刻第二基體的表面。藉以使離子植入層被完全蝕刻掉， 而單晶矽保持沒有被蝕刻而作爲蝕刻停止材料。 藉著拋光而使蝕刻後的表面平坦化。 於是，在氧化矽膜上形成厚度爲0 · 4 //m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲40 2nm±l 2nm。 藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 平方內的表面粗糙度之均方根（R rm s )約爲〇 . 2 本紙張尺度適用中國國家標準（CNS )14規格（210X297公釐） " •31 · -------1---- (請先閲讀背面之注意事項再填寫本頁) 訂 483162 A7 B7 五、發明説明（29 ) nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地餓刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體。 例子6 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 6 0 // m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0·5/180 L/min 氣體壓力：8 0 T 〇 r r (托） ” 溫度·· 9 5 0 t： 成長速率：〇 · η 經濟部中央標準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i〇2層。然後在70keV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 分開地提供一玻璃基體（第二基體）。第一基體的 S i 〇2層之表面與第二基體之表面受到電漿處理並以水 來淸洗。兩個面彼此接觸，且在6 0 0 °C下退火結合的基 體。藉著退火，由於離子植入層的有孔結構’在離子植入 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） •32· 經濟部中央標準局員工消費合作社印製 483162 A7 _______B7_ 五、發明説明（30 ) 的突起範圍附近，結合的基體被分離成兩片。藉由4 9% 氫氟酸與3 0%含水過氧化氫的混合溶液，而選擇性地蝕 刻第二基體的表面◊藉以使離子植入層被完全蝕刻掉，而 單晶矽保持沒有被蝕刻而作爲蝕刻停止材料。 藉著拋光而使蝕刻後的表面平坦化。 於是，在氧化矽膜上形成厚度爲0 · 5 的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲5 0 1 nm± 1 5 nm。 藉由原子顯微鏡來觀察表面粗糙度，發現在5 0//m 平方內的表面粗糙度之均方根（Rrms )約爲〇 . 2 n m， 其大致等於矽晶圓之對應値。_ 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基|1:上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體。 例子7 在單晶矽基體（第一基體）上，藉著MOCVD (金 屬有機化學蒸鍍）在以下的成長條件下，晶膜成長 GaAs 厚度爲 0 · 50//m。 來源氣體：TMG/A s.H 3 / Η 2 氣體壓力：80 Torr (托） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I I I I n -- (請先閲讀背面之注意事項再填寫本頁) 訂 •33- 483162 A7 _______Β7_ 五、發明説明（31 ) 溫度·· 7 0 0 t (請先閲讀背面之注意事項再填寫本頁) 在此G a A s層的表面上，形成厚度爲5 0 n m的 Si〇2層。然後在60keV以5xl016cm 一 2之劑 量使Η +被植入經過S i 0 2層。 第一基體的S i 02層的面與另一矽基體（第二基體 )的面接觸，且在6 0 0 °C下退火結合的基體。藉著退火 ，在離子植入的突起範圍附近，結合的基體被分離成兩片 。由於離子植入層的有孔度，分離後的基體之表面是粗糙 的。在1 1 0°C藉著乙二胺、焦兒茶酚與水的混合液（混 合比例=171111^:3忌：81111^)，而選擇性地蝕刻第 二基體的表面。藉以使離子植入層與餘留的第一矽基體被 完全蝕刻掉，而單晶G a A s保持沒有被蝕刻而作爲蝕刻 停止材料。 於是，在矽基體上形成厚度爲0 · 5 的單晶 GaAs層。在整個層上的1〇〇點來測蓴斯形成的單晶 G a A s層之厚度，發現層厚度之均勻度爲5 0 4 n m 土 1 6 n m 〇 經濟部中央標準局員工消費合作社印製 藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 //m 平方內的表面粗糙度之均方根（Rrms)約爲0 · 3 nm，其大致等於G a A s晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入G a A s層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 34- 483162 A7 _____B7 五、發明説明（32 ) 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子8 在單晶矽基體（第一基體）上，藉著MOCVD (金 屬有機化學蒸鍍）在以下的成長條件下，晶膜成長單晶 I nP 厚度爲 0 · 7 0//m。 在此I η P層的表面上，形成厚度爲5 0 nm的 S i〇2層。·然後在80keV以5xl016cm — 2之劑 量使H +被植入經過S i 〇2表面層。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第一基體的S i 〇2層的面與另一矽基體（第二基體 )的面接觸，且在6 0 0 °C下退火。藉著退火，在離子植 入的突起範圍附近，結合的基體被分離成兩片。由於離子 植入層的有孔度，分離後的基體之表面是粗糙的。藉著攪 拌後的4 9%氫氟酸與3 0%含水過氧化箄釣混合溶液， 而選擇性地蝕刻第二基體的表面。藉以使離子植入層及餘 留的第一矽基體被完全蝕刻掉，而單晶I η P保持沒有被 蝕刻而作爲蝕刻停止材料。 ‘ 於是，在矽基體上形成厚度爲0·5的單晶 I η P層。在整個層上的1 〇 〇點來測量所形成的單晶 1 ηΡ層之厚度，發現層厚度之均勻度爲704nm 土 2 3 n m 〇 藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 //m 平方內的表面粗糙度之均方根（Rrms )約爲0 · 3 n m， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ 一 483162 Α7 Β7 五、發明説明（33 ) 其大致等於I η P晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入I ηΡ層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子9 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 (請先閱讀背面之注意事項再填寫本頁) 2 · Τ Ho .1 : o oc s 率 8 ο 。 · ·速：5 m體動力 9 #氣流壓： ο 源體體度 3 來氣氣溫
η •1m , \ L V)- 2 ο 托 Η 8 ( 經濟部中央標準局員工消費合作社印製 成長速率：0.3#m/min 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i〇2層。然後在80keV以5x 1 016cm-2之劑量使H +被植入經過S i 〇2層。 S i 〇2層之表面與另一矽基體（第二基體）之表面 接觸，且在6 0 0 °C下退火。藉著退火，在離子植入的突 起範圍附近，結合的基體被分離成兩片。藉由4 9 %氫氟 酸與3 0%含水過氧化氫的混合溶液，而選擇性地蝕刻第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36- 483162 A7 ___B7 五、發明説明（34 ) 二基體的表面。藉以使離子植入層被完全蝕刻掉，而單晶 矽保持沒有被蝕刻而作爲蝕刻停止材料。 於是，在氧化矽膜上形成厚度爲0 . 2 //m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 然後，在氫氣氛中，基體於1 1 0 0°C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或筹二基體。 例子1 0 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 〇 · 3 0 # m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率·· 0 · 5/180 L/min 氣體壓力：80 Torr (托）
溫度：9 5 0 °C 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -37- 483162 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（35 ) 成長速率：〇 · 3#m/mi η 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S i〇2層。然後在40keV以5x 1 〇16cm — 2之劑量使H +被植入經過S i 〇2層。 S i 〇2層之表面與另一矽基體（第二基體）之 表面接觸。 在從第一基體的背面移除氧化物膜之後，晶圓的整個 面被來自第一基體側的C〇2雷射照射。C〇2雷射被在結 合介面的2 0 0 nm厚S i 〇2層吸收以引起突然的溫度 上升，在離子植入的突起範圍附近，結合的基體被熱應力 分離成兩片。雷射光束可以是連續的脈衝。 藉著攪拌後的4 9 %氫氟酸與3 0%含水過氧化氫的 混合溶液，而選擇性地蝕刻第二基體的表面。藉以使離子 植入層被完全蝕刻掉，而單晶矽保持沒有被蝕刻而作爲蝕 刻停止材料。 / 於是，在氧化矽膜上形成厚度爲0·2的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 然後，在氫氣氛中，基體於1 1 0 0°C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 //m平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 n m，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I I I I I —·— I -- (請先閲讀背面之注意事項再填寫本頁)
、^T -38- 483162 A7 -___ B7___ 五、發明説明（36 ) (請先閲讀背面之注意事項再填寫本頁) 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地触刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 1 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 # m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率·· 0 · 5/180 L/mi η 氣體壓力：80 Torr(托）
溫度：9 5 0 °C 成長速率：0 · η 在此外延矽層的表面上，藉著熱氧化而:形成厚度爲 200nm的S i〇2層。然後在4 0keV以5x 1 〇16cm_2之劑量使H +被植入經過S i 〇2層。 經濟部中央標準局員工消費合作社印製 S i 〇2層之表面與另一矽基體（第二基體）之表面 接觸。藉著蝕刻結合的晶圓之端面，使S i 〇2層的尾端 與外延層的尾端被剝落，而裸露出離子植入層的尾端。 結合的晶圓在1 0 0 0 °C受到焦氧化。藉以使兩個結 合的基體於1 0小時內在離子植入層被完全分離。發現在 晶圓周圔部份之分離面改變爲S i 〇2，中央部份只改變 一點點。 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -39 - 經濟部中央標準局員工消費合作社印製 483162 A7 ____ B7 _ 五、發明説明（37 ) 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，而選擇性地蝕刻第二基體的表面。藉以使離子 植入層被完全蝕刻掉，而單晶矽保持沒有被蝕刻而作爲蝕 刻停止材料。 於是*在氧化矽膜上形成厚度爲0·2的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 然後，在氫氣氛中，基體於1 1 0 0°C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽脣中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基輝士的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 2 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 〇 · 3 0 # m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0 · 5/180 L/mi η 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 •40· 483162 A7 B7 五、發明説明（38 ) 氣體壓力：80 Totr (托）
溫度：9 5 0 °C 成長速率：〇 · η 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 2 00nm的S i〇2層。然後在40keV以5x 1 016cm_2之劑量使H +被植入經過S i 〇2層。 分開地提供另一矽基體（第二基體）。第一基體的 S i 〇2層之表面與第二基體之表面受到電漿處理，並以 水來淸洗。南個面彼此接觸，且結合的基體在3 0 0 °C加 熱處理一小時，以增加基體之結合的強度。藉著從周圍切 入結合的基體，在離子植入的突起範圍附近，結合的基體 被分離成兩片。由於離子植入層的有孔度，分離後的基體 之表面是粗糙的。藉著攪拌後的4 9%氫氟酸與3 0%含 水過氧化氫的混合溶液，而選擇性地蝕刻第二基體的表面 。藉以使離子植入層被完全蝕刻掉，而單昂:砂保持沒有被 蝕刻而作爲蝕刻停止材料。 經濟部中央標準局員工消費合作社印製 (請先閲邡背面之注意事項再填寫本頁) 於是，在氧化矽膜上形成厚度爲0 · 2 /zm的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 然後，在氫氣氛中，基體於1 1 0 0°C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 //m平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -41 - 483162 A7 _________B7___ 五、發明説明（39 ) 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 3 在單晶矽基體（第一基體）上，藉著CVD (化學蒸 鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 〇 · 3 0 # m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0 · 5/180 L/min 氣體壓力：80 Tori* (托）
溫度：.9 5 0 eC 成長速率：0 · 3 // m / m i η _ ” 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm的S ί〇2層。然後在40keV以5x 1 016cm — 2之劑量使H +被植入經過S i 〇2層。 分開地提供另一矽基體（第二基體）。第一基體的 S i 〇2層之表面與第二基體之表面受到電漿處理，並以 水來淸洗。兩個面彼此接觸，且結合的基體在3 0 0 °C加 熱處理一小時，以增加基體之結合的強度。施加剪力至結 合的基體，在離子植入的突起範圍附近，結合的基體被分 離成兩片。由於離子植入層的有孔度，分離後的基體之表 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -42- 483162 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4〇 ) 面是粗糙的。藉著攪拌後的4 9%氫氟酸與3 0%含水過 氧化氫的混合溶液，而選擇性地蝕刻第二基體的表面。藉 以使離子植入層被完全蝕刻掉，而單晶矽保持沒有被蝕刻 而作爲蝕刻停止材料。 於是，在氧化矽膜上形成厚度爲〇 · 2 //m的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲2 0 1 nm±6 nm。 然後，在氫氣氛中，基體於1 1 0 〇°C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 發現在5 0 平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基靖上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 爲了再使用作爲第一基體，以外延層成長來補充晶圓 厚度的減小。於是基體被做成可半永久性地再使用。在第 二次或後來的使用中，外延層成長厚度並不是〇 · 3 0 /z m，但對應厚度減小，且在外延層內形成離子植入層。 例子1 4
在單晶矽基體（第一基體）的主面上，在1 〇k eV 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 17 -43- 483162 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（41 ) 以5xl016cm_2之劑量使H +被植入。藉著CVD ( 化學蒸鍍）在以下的成長條件下，在相同面上晶膜成長單 晶砂厚度爲0·3〇Am。 來源氣體：SiH2Cl2/H2 氣體流動速率：0.5/180 L/min 氣體壓力：80 Torr (托）
溫度：9 5 0 °C 成長速率：〇 · η 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200 n m的 Si 〇2 層。 第一基體的S i 〇2層之面與另一矽基體（第二基體 )之面彼此接觸，且結合的基體在6 0 0°C被退火。藉著 退火，在離子植入的突起範圍附近，結合的基體被分離成 兩片。由於離子植入層的有孔度，分離後的基體之表面是 粗糙的。藉著攪拌後的4 9 %氫氟酸與3 CU%含水過氧化 氫的混合溶液，而選擇性地蝕刻第二基體的表面。藉以使 離子植入層被完全蝕刻掉，而單晶矽保持沒有被蝕刻而作 爲蝕刻停止材料。此外，對應離子植入深度位準的餘留第 一基體藉著蝕刻被移除。 於是，在氧化矽膜上形成厚度爲0 · 2 /zm的單晶矽 層。在整個層上的1 0 0點來測量所形成的單晶矽層之厚 度，發現層厚度之均勻度爲20 1 nm±7nm。 然後，在氫氣氛中，基體於1 1 0 0 °C之溫度受到加 熱處理操作一小時。藉由原子顯微鏡來觀察表面粗糙度， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 4 -訂 44 483162 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（42 ) 發現在5 0 //m平方內的表面粗糙度之均方根（Rrms )約 爲0 · 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 5 在單晶矽基體（第一基體）的主面上，藉著CVD ( 化學蒸鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 // m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0 · 5/180 L /m i η 氣體壓力：80 Torr (托）
溫度：9 5 0 °C 成長速率：0 · 3em/mi η 於成長期間，加入摻雜氣體以得到η + S i / η 一 S i/S i的基體結構。 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 200nm 的 S i〇2 層。在 40keV 以 5x l〇16cm_2之劑量使H +被.植入經過S i 〇2表面層。 第一基體的S i 〇2層之面與另一矽基體（第二基體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------,,0—丨 (請先閲讀背面之注意事項再填寫本頁) 訂 -45- 483162 A7 ______ B7 五、發明説明（43 ) )之面彼此接觸，且結合的基體在6 0 〇°C被退火。藉著 退火，在離子植入的突起範圍附近，結合的基體被分離成 兩片。由於離子植入層的有孔度，分離後的基體之表面是 粗糙的。藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化 氫的混合溶液，而選擇性地蝕刻第二基體的表面。藉以使 離子植入層被完全蝕刻掉，而單晶矽保持沒有被蝕刻而作 爲蝕刻停止材料。 於是，在氧化矽膜上形成厚度爲〇·2的單晶矽 層含有埋入的n+層。在整個層上的1 〇 〇點來測量所形 成的單晶矽層之厚度，發現層厚度之均勻度爲2 0 1 nm ± 6 n m 〇 在氫氣氛中，此基體在1 1 0 0°C下被加熱處理操作 一小時。藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 //m平方內的表面粗糙度之均方根（R rm s )約爲 0 . 2 n m，其大致等於矽晶圓之對應値。/ 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 6 在單晶矽基體（第一基體）的主面上，藉著CVD ( 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -46· 經濟部中央標準局員工消費合作社印製 483162 A7 __B7 _ 五、發明説明（44 ) 化學蒸鍍）在以下的成長條件下，晶膜成長單晶矽厚度爲 0 · 3 0 // m 〇 來源氣體：SiH2Cl2/H2 氣體流動速率：0 · 5/180 L/mi η 氣體壓力：80 Torr (托）
溫度：9 5 0 °C 成長速率：〇 · 3//m/mi η 於成長期間，加入摻雜氣體以得到η + S i / η ~ S i / S i的基體結構。 在此外延矽層的表面上，藉著熱氧化而形成厚度爲 50nm的 S i 〇2層。在 40k eV 以 5x 1 016cm_2之劑量使H +被植入經過S i 〇2表面層。 第一基體的S i 〇2層之面與其上具有5 0 0 nm厚 的S i 〇2層的另一矽基體（第二基體）之面彼此接觸， 且結合的基體在6 0 0 °C被退火。藉著退火>，在離子植入 的突起範圍附近，結合的基體被分離成兩片。由於離子植 入層的有孔度，分離後的基體之表面是粗糙的。藉著攪拌 後的4 9%氫氟酸與3 0%含水過氧化氫的混合溶液，而 選擇性地蝕刻第二基體的表面。藉以使離子植入層被完全 蝕刻掉，而單晶矽保持沒有被蝕刻而作爲蝕刻停止材料。 於是，在氧化矽膜上形成厚度爲0 . 2 9 // m的單晶 矽層含有埋入的n +層。在整個層上的1、〇 〇點來測量所 形成的單晶矽層之厚度，發現層厚度之均勻度爲2 9 1 n m ± 9 n m 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ，1Τ -47· 483162 A7 B7 五、發明説明（45) 在氫氣氛中，此基體在1 1 0 0 °c下被加熱處理操作一小 時。藉由原子顯微鏡來觀察表面粗糙度，發現在5 0 //m 平方內的表面粗糙度之均方根（Rrms)約爲〇 . 2 nm，其大致等於矽晶圓之對應値。 當經由電子顯微鏡來觀察剖面時，發現並沒有晶體缺 陷引入矽層中，且保持良好的結晶度。 藉著攪拌後的4 9%氫氟酸與3 0%含水過氧化氫的 混合溶液，亦選擇性地蝕刻餘留在第一基體上的離子植入 層。基體進一步受到表面處理，例如氫氣退火與表面拋光 。藉以使基體可被再使用作爲第一基體或第二基體。 例子1 7 藉著以相同於例子1至16的方式來處理第一基體的 兩個面而製備半導體物件。 圖形之簡要敘述 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖1 A、1 B、1 C、1 D與1 E爲剖面圖，用於說 明本發明之實施例1的處理。 圖2A、2B、2C、2D與2E爲剖面圖，用於說 明本發明之實施例2的處理。 圖3 A、3B與3C爲剖面圖，用於說明本發明之實 施例3的處理。 圖4A、4B與4 C爲剖面圖，用於說明習知技術之 處理。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 483162 經濟部中央標準局員工消費合作社印製 A7 B7__*_ 五、發明説明（46 ) 圖5A、5 B與5 C爲剖面圖，用於說明另一習知技 術之處理。 1 1 單晶矽基體 1 2 無孔層 1 3 二氧化矽層 1 4 離子聚積層 1 5 第二基體 2 1 第一單晶矽基體 2 2 離子聚積層 2 3 二氧化矽層 2 4 無孔層 2 5 絕緣層 2 6 第二基體 3 1 第一基體 3 2 有孔層 3 3 無孔薄膜 3 4 二氧化砂層 3 5 有孔層 3 6 無孔薄膜 3 7 二氧化砂層 3 8 第二基體 3 9 第二基體 4 1 第一矽基體 4 2 有孔層 4 3 無孔單晶矽層 4 4 第二基f， 4 5 矽氧化物層 5 1 第一矽基體 5 2 有孔層 5 3 單晶矽層 5 4 第二矽基層 5 5 絕緣層 (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29*/公釐） • 49 -
Claims (1)
- 483162 A8 B8 C8 D8 Λ 申請專利範圍 第86 1 1 7024號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國88年8月修正 1 · 一種製造半導體物件之方法，包含以下步驟：製 備一第一基體，含有無孔矽基體、形成在無孔矽基體上的 無孔外延半導體層、及形成在至少無孔矽基體與無孔外延 半導體層的其中之一上的離子植入層；結合第一基體至第 二基體以得到多層結構，具有無孔外延半導體層位於內側 :及在離子植入層分離多層結構。 2 · —種製造半導體物件之方法，包含以下步驟：製 備一第一基體，含有無孔矽基體、形成在無孔矽基體上的 無孔外延半導體層、及形成在至少無孔矽基體與無孔外延 半導體層的其中之一上的離子植入層；結合第一基體至第 二基體以得到多層結構，具有無孔外延半導體層位於內側 ;在離子植入層分離多層結構；及移除餘留在分離後的第 二基體上之離子植入層。 經濟部智慧財產局員工消費合作社印製 3 . —種製造半導體物件之方法，包含以下步驟：製 備一第一基體，含有無孔矽基體、形成在無孔矽基體上的 無孔外延半導體層、及形成在至少無孔矽基體與無孔外延 半導體層的其中之一上的離子植入層；結合第一基體至第 二基體以得到多層結構，具有無孔外延半導體層位於內側 ;在離子植入層分離多層結構；移除餘留在分離後的第二 基體上之離子植入層；及在移除餘留的離子植入層之後， 再使用第一基體作爲第一或第二基體材料。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483162 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 4 .如申請專利範圍第1、2或3項之製造半導體物 件之方法，其中在無孔矽基體上形成無孔外延半導體層之 後’形成離子植入層。 5 .如申請專利範圍第1、2或3項之製造半導體物 件之方法，其中在無孔矽基體上形成無孔外延半導體層且 在半導體層上形成絕緣膜之後，形成離子植入層。 6 .如申請專利範圍第1、2或3項之製造半導體物 件之方法，其中以選自稀有氣體元素、氫與氮的族群之元 素的離子來形成離子植入層。 7 .如申請專利範圍第6項之製造半導體物件之方法 ，其中離子的植入劑量被控制在1 0 1 6至1 0 1 7 / c m 2的範圍內。 8 .如申請專利範圍第1、2或3項之製造半導體物 件之方法，其中離子植入層之厚度被控制成不大於5 0〇 埃。 9 .如申請專利範圍第8項之製造半導體物件之方法 ，其中離子植入層之厚度被控制成不大於2 0 0埃。 1〇.如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著施加外力至離子植入層而分離多層 結構。 1 i .如申請專利範圍第1 〇項之製造半導體物件之 方法，其中藉著在垂直於基體面的方向加壓、藉著在垂直 於基體面的方向拉開或藉著施加剪力而施加外力。 ]_ 2 .如申請專利範圍第1、2或3項之製造半導體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483162 A8 B8 C8 D8 六、申請專利範圍 物件之方法，其中在多層結構的邊緣藉著裸露離子植入層 而分離多層結構，隨後氧化結合的基體。 1 3 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著加熱多層結構而分離多層結構。 1 4 ·如申請專利範圍第1 3項之製造半導體物件之 方法，其中整個多層結構被加熱。 1 5 ·如申請專利範圍第1 3項之製造半導體物件之 方法，其中一部份的多層結構被加熱。 1 6 .如申請專利範圍第1 5項之製造半導體物件之 方法，其中藉著雷射照射而進行加熱。 1 7 ·如申請專利範圍第1 6項之製造半導體物件之 方法，其中該雷射是二氧化碳雷射。 1 8 ·如申請專利範圍第1 5項之製造半導體物件之 方法，其中藉著施加電流而進行加熱。 1 9 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中無孔外延半導體層是由單晶矽層組成。 2〇·如申請專利範圍第1 9項之製造半導體物件之 方法，其中藉著選自以CVD，濺射，MBE及液相生長所組 成之族群中的一種方法而形成單晶矽層。 2 1 ·如申請專利範圍第1 9項之製造半導體物件之 方法，其中藉著在單晶矽層的表面上形成矽氧化物層而做 成第一基體。 2 2 ·如申請專利範圍第2 1項之製造半導體物件之 方法，其中藉著熱氧化而形成矽氧化物層。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -3- 483162 A8 B8 C8 D8 六、申請專利範圍 2 3 ·如申請專利範圍第1、2或3項之製造丰導體 物件之方法，其中無孔外延半導體層是由化合物半導體層 組成。 2 4 ·如申請專利範圍第2 3項之製造半導體物件之 方法，其中化合物半導體是單晶。 2 5 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中第二基體包含單晶無孔矽基體。 2 6 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中第二基體是一單晶無孔矽基體，其上形 成有氧化物膜。 2 7 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中第二基體是透光基體。 2 8 ·如申請專利範圍第2 7項之製造半導體物件之 方法，其中透光基體是玻璃基體。 2 9 .如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著將第一基體與第二基體彼此緊密接 觸而進行結合基體之步驟。 3〇.如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著陽極化結合、藉著加壓、或藉著加 熱處理而進行結合基體之步驟。 3 1 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著拋光而移除離子植入層。 3 2 %如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中藉著蝕刻而移除離子植入層。 ------------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - 經濟部智慧財產局員工消費合作社印製 483162 A8 B8 C8 D8 _ 六、申請專利範圍 3 3 ·如申請專利範圍第3 2項之製造半導體物件之 方法，其中以氫氟酸來進行蝕刻。 3 4 .如申請專利範圍第1、2或3項之製造半導體 物件之方法，進一步包含形成一外延層於所得之基體上的 步驟，此所得之基體已藉由在該分離步驟後移除餘留於第 一基體側上之離子植入層而獲得。 3 5 .如申請專利範圍第1、2或3項之製造半導體 物件之方法，進一步包含拋光其該無孔外延半導體層所被 轉移至之第二基體的表面之步驟，在該分離步驟之後。 3 6 ·如申請專利範圍第2項之製造半導體物件之方 法，進一步包含於氫中熱處理其該無孔外延半導體層所被 轉移至之第二基體的步驟，在該移除步驟之後。 3 7 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中準備該第一基體之該步驟是形成該無孔 外延半導體層於該無孔矽基體上之步驟，在形成該離子植 入層於該無孔矽基體中之後。 3 8 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中該結合步驟之達成是藉由加入一絕緣層 於該第一基體與該第二基體之間。 3 9 ·如申請專利範圍第1、2或3項之製造半導體 物件之方法，其中該離子植入層爲一被稱爲微氣泡（micro -bubble )或微凹洞（micro-cavity )的層。 4 0 · —種製造半導體物件之方法，包含以下步驟： 於單晶無孔矽基體上形成外延矽層； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ς _ ------------- I------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483162 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 於單晶矽層或外延矽層內，至少其中之一的無孔區域 中形成離子植入層； 將外延矽層與第二基體結合以形成多層結構；以及 於離子植入層上分離多層結構。 4 1 ·如申請專利範圍第4 0項之製造半導體物件之方 法，其中該外延矽層與第二基體藉由絕緣層而相互結合。 4 2 · —種製造半導體物件之方法，包含以下步驟： 製備一第一基體，含有無孔砍基體及形成在該無孔砂基體 中的離子植入層（其爲一無孔區域）；結合第一基體至第 二基體以得到多層結構；在離子植入層分離多層結構；並 接著氫退火其轉移至第二基體之第一基體的一部分。 4 3 ·如申請專利範圍第4 2項之製造半導體物件之 方法，其中該第一基體之該離子植入層被形成在形成一絕 緣層於該無孔矽基體上之後。 4 4 ·如申請專利範圍第1、2、3、4 0或4 2項 之製造半導體物件之方法，其中該離子植入層藉著植入稀 有氣體或氫或氮而形成。 4 5 · —種半導體物件，藉由如申請專利範圍第1至 4 4的任一項之製造半導體物件之方法而製備。 m ·ϋ ·1 l^i —ϋ «·ϋ ^1· team 1_1 .ϋ mmmMK I ^ · n i^i mmame n· memMm —ml ,1 ^ I n 1 Hi eMam it (請先閱讀背面之注意事項再填寫本頁) 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -6-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30454196 | 1996-11-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW483162B true TW483162B (en) | 2002-04-11 |
Family
ID=17934251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW086117024A TW483162B (en) | 1996-11-15 | 1997-11-14 | Process for producing semiconductor article |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5966620A (zh) |
| EP (1) | EP0843344B1 (zh) |
| KR (1) | KR100279332B1 (zh) |
| CN (1) | CN1079989C (zh) |
| AT (1) | ATE212476T1 (zh) |
| AU (1) | AU722796B2 (zh) |
| CA (1) | CA2221100C (zh) |
| DE (1) | DE69710031T2 (zh) |
| ES (1) | ES2171252T3 (zh) |
| MY (1) | MY124554A (zh) |
| SG (1) | SG65697A1 (zh) |
| TW (1) | TW483162B (zh) |
Families Citing this family (182)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0694960B1 (en) * | 1994-07-25 | 2002-07-03 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the localized reduction of the lifetime of charge carriers |
| TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| EP0851513B1 (en) * | 1996-12-27 | 2007-11-21 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| US6756289B1 (en) | 1996-12-27 | 2004-06-29 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
| SG71094A1 (en) * | 1997-03-26 | 2000-03-21 | Canon Kk | Thin film formation using laser beam heating to separate layers |
| SG63832A1 (en) | 1997-03-26 | 1999-03-30 | Canon Kk | Substrate and production method thereof |
| US6382292B1 (en) * | 1997-03-27 | 2002-05-07 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
| JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US8835282B2 (en) * | 1997-05-12 | 2014-09-16 | Silicon Genesis Corporation | Controlled process and resulting device |
| AU7685198A (en) * | 1997-05-12 | 1998-12-08 | Silicon Genesis Corporation | A controlled cleavage process |
| US6159825A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| JPH1126733A (ja) | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JPH11168106A (ja) * | 1997-09-30 | 1999-06-22 | Fujitsu Ltd | 半導体基板の処理方法 |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6171982B1 (en) * | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
| US6418999B1 (en) * | 1997-12-26 | 2002-07-16 | Cannon Kabushiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6331208B1 (en) * | 1998-05-15 | 2001-12-18 | Canon Kabushiki Kaisha | Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor |
| JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| DE19837944A1 (de) * | 1998-08-21 | 2000-02-24 | Asea Brown Boveri | Verfahren zur Fertigung eines Halbleiterbauelements |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0989616A3 (en) * | 1998-09-22 | 2006-05-10 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
| JP2000164905A (ja) * | 1998-09-22 | 2000-06-16 | Canon Inc | 光電変換装置の製造方法とその製造装置 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| KR100312820B1 (ko) * | 1998-10-17 | 2002-02-19 | 한상배 | 발효슬러지를이용하는고도하폐수처리방법 |
| KR100314744B1 (ko) * | 1998-10-17 | 2002-02-19 | 한상배 | 유기성폐기물을이용하는질소·인제거방법 |
| JP2000349264A (ja) | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
| US6331473B1 (en) * | 1998-12-29 | 2001-12-18 | Seiko Epson Corporation | SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same |
| US20040229443A1 (en) * | 1998-12-31 | 2004-11-18 | Bower Robert W. | Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials |
| EP1039513A3 (en) * | 1999-03-26 | 2008-11-26 | Canon Kabushiki Kaisha | Method of producing a SOI wafer |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| FR2795866B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6242324B1 (en) * | 1999-08-10 | 2001-06-05 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating singe crystal materials over CMOS devices |
| US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| JP3943782B2 (ja) * | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| US6653205B2 (en) | 1999-12-08 | 2003-11-25 | Canon Kabushiki Kaisha | Composite member separating method, thin film manufacturing method, and composite member separating apparatus |
| US6544862B1 (en) * | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
| JP3556916B2 (ja) * | 2000-09-18 | 2004-08-25 | 三菱電線工業株式会社 | 半導体基材の製造方法 |
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| FR2817395B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
| US6887753B2 (en) * | 2001-02-28 | 2005-05-03 | Micron Technology, Inc. | Methods of forming semiconductor circuitry, and semiconductor circuit constructions |
| US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
| US6555451B1 (en) | 2001-09-28 | 2003-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Method for making shallow diffusion junctions in semiconductors using elemental doping |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| US6593212B1 (en) | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
| JP2003168789A (ja) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JPWO2003046993A1 (ja) | 2001-11-29 | 2005-04-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2003204048A (ja) * | 2002-01-09 | 2003-07-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| US6607969B1 (en) | 2002-03-18 | 2003-08-19 | The United States Of America As Represented By The Secretary Of The Navy | Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques |
| JP3968566B2 (ja) * | 2002-03-26 | 2007-08-29 | 日立電線株式会社 | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
| US6767749B2 (en) | 2002-04-22 | 2004-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| JP2005537685A (ja) * | 2002-08-26 | 2005-12-08 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル |
| US7008857B2 (en) * | 2002-08-26 | 2006-03-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom |
| EP1396883A3 (en) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrate and manufacturing method therefor |
| JP2004103600A (ja) * | 2002-09-04 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP2004103855A (ja) * | 2002-09-10 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| JP2004103946A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US7176108B2 (en) * | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| KR100504180B1 (ko) * | 2003-01-29 | 2005-07-28 | 엘지전자 주식회사 | 질화물 화합물 반도체의 결정성장 방법 |
| US20050124137A1 (en) * | 2003-05-07 | 2005-06-09 | Canon Kabushiki Kaisha | Semiconductor substrate and manufacturing method therefor |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| WO2005041249A2 (en) | 2003-10-28 | 2005-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing optical film |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| KR101095293B1 (ko) | 2003-11-28 | 2011-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 제조 방법 |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US7887632B2 (en) * | 2004-01-15 | 2011-02-15 | Japan Science And Technology Agency | Process for producing monocrystal thin film and monocrystal thin film device |
| EP1605504B1 (en) * | 2004-06-10 | 2011-05-25 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for manufacturing a SOI wafer |
| CN101027768B (zh) * | 2004-09-21 | 2010-11-03 | S.O.I.Tec绝缘体上硅技术公司 | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 |
| US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| US7282425B2 (en) * | 2005-01-31 | 2007-10-16 | International Business Machines Corporation | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS |
| CN101147234A (zh) * | 2005-03-29 | 2008-03-19 | 硅绝缘体技术有限公司 | 完全混合式soi型多层结构 |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
| KR101329388B1 (ko) | 2005-07-26 | 2013-11-14 | 앰버웨이브 시스템즈 코포레이션 | 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션 |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| US7638842B2 (en) | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
| JP5064695B2 (ja) * | 2006-02-16 | 2012-10-31 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| JP5128781B2 (ja) * | 2006-03-13 | 2013-01-23 | 信越化学工業株式会社 | 光電変換素子用基板の製造方法 |
| US7863157B2 (en) * | 2006-03-17 | 2011-01-04 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US7777250B2 (en) | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| WO2008005856A2 (en) * | 2006-07-07 | 2008-01-10 | The Regents Of The University Of California | Spin injection device having semicondcutor-ferromagnetic-semiconductor structure and spin transistor |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| US7799592B2 (en) | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| KR101093588B1 (ko) | 2007-09-07 | 2011-12-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 멀티-정션 솔라 셀 |
| JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
| JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| CN101884090A (zh) * | 2007-12-27 | 2010-11-10 | 夏普株式会社 | 半导体装置以及半导体装置的制造方法 |
| US8563352B2 (en) * | 2008-02-05 | 2013-10-22 | Gtat Corporation | Creation and translation of low-relief texture for a photovoltaic cell |
| US8129613B2 (en) * | 2008-02-05 | 2012-03-06 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having low base resistivity and method of making |
| US8481845B2 (en) * | 2008-02-05 | 2013-07-09 | Gtat Corporation | Method to form a photovoltaic cell comprising a thin lamina |
| CN101521155B (zh) * | 2008-02-29 | 2012-09-12 | 信越化学工业株式会社 | 制备具有单晶薄膜的基板的方法 |
| JP5297219B2 (ja) * | 2008-02-29 | 2013-09-25 | 信越化学工業株式会社 | 単結晶薄膜を有する基板の製造方法 |
| FR2928775B1 (fr) * | 2008-03-11 | 2011-12-09 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semiconducteur sur isolant |
| EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| CN102160145B (zh) | 2008-09-19 | 2013-08-21 | 台湾积体电路制造股份有限公司 | 通过外延层过成长的元件形成 |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| WO2010036622A1 (en) * | 2008-09-24 | 2010-04-01 | S.O.I. Tec Silicon On Insulator Technologies | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US20100081251A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| SG160302A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| EP2345060B1 (en) | 2008-10-30 | 2013-12-04 | Soitec | Methods of forming layers of semiconductor material having reduced lattice strain and engineered substrates including same |
| JP4821834B2 (ja) * | 2008-10-31 | 2011-11-24 | 株式会社村田製作所 | 圧電性複合基板の製造方法 |
| US8198172B2 (en) | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
| JP5705207B2 (ja) | 2009-04-02 | 2015-04-22 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 結晶物質の非極性面から形成される装置とその製作方法 |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| JP5643509B2 (ja) * | 2009-12-28 | 2014-12-17 | 信越化学工業株式会社 | 応力を低減したｓｏｓ基板の製造方法 |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8349626B2 (en) * | 2010-03-23 | 2013-01-08 | Gtat Corporation | Creation of low-relief texture for a photovoltaic cell |
| US8377799B2 (en) * | 2010-03-31 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| JP5429200B2 (ja) * | 2010-05-17 | 2014-02-26 | 株式会社村田製作所 | 複合圧電基板の製造方法および圧電デバイス |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| CN103700662B (zh) * | 2013-12-09 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种承载基板和柔性显示器件制作方法 |
| FR3024280A1 (fr) * | 2014-07-25 | 2016-01-29 | Soitec Silicon On Insulator | Procede de detachement d'une couche utile |
| CN106992140A (zh) * | 2016-01-20 | 2017-07-28 | 沈阳硅基科技有限公司 | 一种采用激光裂片技术制备soi硅片的方法 |
| CN109148317B (zh) * | 2017-06-15 | 2022-05-10 | 沈阳硅基科技有限公司 | 用于激光裂片技术制备soi硅片的机台 |
| US10340290B2 (en) | 2017-09-15 | 2019-07-02 | Globalfoundries Inc. | Stacked SOI semiconductor devices with back bias mechanism |
| JP7160943B2 (ja) * | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
| CN109904065B (zh) * | 2019-02-21 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 异质结构的制备方法 |
| CN111799365B (zh) * | 2020-06-29 | 2022-03-25 | 上海新硅聚合半导体有限公司 | 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件 |
| CN113764542A (zh) * | 2021-08-31 | 2021-12-07 | 天津大学 | 一种氦离子注入提升硅基探测器红外响应的方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0506146A2 (en) * | 1980-04-10 | 1992-09-30 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material |
| JPH0414705A (ja) * | 1990-05-07 | 1992-01-20 | Toyobo Co Ltd | 透明導電膜およびその製造方法 |
| EP0688048A3 (en) * | 1990-08-03 | 1996-02-28 | Canon Kk | Semiconductor substrate with SOI structure |
| JP2608351B2 (ja) * | 1990-08-03 | 1997-05-07 | キヤノン株式会社 | 半導体部材及び半導体部材の製造方法 |
| TW211621B (zh) * | 1991-07-31 | 1993-08-21 | Canon Kk | |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| EP1251556B1 (en) * | 1992-01-30 | 2010-03-24 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
| JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| JP3381443B2 (ja) * | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
-
1997
- 1997-11-13 SG SG1997004041A patent/SG65697A1/en unknown
- 1997-11-14 US US08/970,356 patent/US5966620A/en not_active Expired - Lifetime
- 1997-11-14 EP EP97309194A patent/EP0843344B1/en not_active Expired - Lifetime
- 1997-11-14 ES ES97309194T patent/ES2171252T3/es not_active Expired - Lifetime
- 1997-11-14 MY MYPI97005472A patent/MY124554A/en unknown
- 1997-11-14 TW TW086117024A patent/TW483162B/zh not_active IP Right Cessation
- 1997-11-14 DE DE69710031T patent/DE69710031T2/de not_active Expired - Lifetime
- 1997-11-14 CN CN97122707A patent/CN1079989C/zh not_active Expired - Fee Related
- 1997-11-14 CA CA002221100A patent/CA2221100C/en not_active Expired - Fee Related
- 1997-11-14 AU AU45182/97A patent/AU722796B2/en not_active Ceased
- 1997-11-14 AT AT97309194T patent/ATE212476T1/de not_active IP Right Cessation
- 1997-11-15 KR KR1019970060301A patent/KR100279332B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1183635A (zh) | 1998-06-03 |
| DE69710031T2 (de) | 2002-07-18 |
| CA2221100C (en) | 2003-01-21 |
| CN1079989C (zh) | 2002-02-27 |
| EP0843344B1 (en) | 2002-01-23 |
| KR100279332B1 (ko) | 2001-01-15 |
| AU4518297A (en) | 1998-05-21 |
| CA2221100A1 (en) | 1998-05-15 |
| ATE212476T1 (de) | 2002-02-15 |
| EP0843344A1 (en) | 1998-05-20 |
| DE69710031D1 (de) | 2002-03-14 |
| AU722796B2 (en) | 2000-08-10 |
| MY124554A (en) | 2006-06-30 |
| SG65697A1 (en) | 1999-06-22 |
| US5966620A (en) | 1999-10-12 |
| ES2171252T3 (es) | 2002-09-01 |
| KR19980042471A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW483162B (en) | Process for producing semiconductor article | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US6100165A (en) | Method of manufacturing semiconductor article | |
| TW404061B (en) | Semiconductor substrate and method of manufacturing the same | |
| EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
| KR100265539B1 (ko) | 기판 및 그 제작방법 | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3257624B2 (ja) | 半導体部材の製造方法 | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JP2001291851A (ja) | 半導体部材の製造方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JPH05217828A (ja) | 半導体基体及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |