DE10207297A1 - Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur - Google Patents

Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur

Info

Publication number
DE10207297A1
DE10207297A1 DE10207297A DE10207297A DE10207297A1 DE 10207297 A1 DE10207297 A1 DE 10207297A1 DE 10207297 A DE10207297 A DE 10207297A DE 10207297 A DE10207297 A DE 10207297A DE 10207297 A1 DE10207297 A1 DE 10207297A1
Authority
DE
Germany
Prior art keywords
layer
trench
oxide layer
semiconductor
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10207297A
Other languages
English (en)
Inventor
Martin Clive Wilson
Simon Lloyd Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Caldicot Ltd
Original Assignee
Zarlink Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semiconductor Ltd filed Critical Zarlink Semiconductor Ltd
Publication of DE10207297A1 publication Critical patent/DE10207297A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Bei einem erfindungsgemäßen Verfahren zum Herstellen eines Grabens für elektrische Isolierung in einer SOI(Silicium-auf-Isolator)-Struktur werden die folgenden Schritte ausgeführt: Herstellen einer ersten Oxidschicht auf der Oberseite der obersten Siliciumschicht der SOI-Struktur, Herstellen einer Polysiliciumschicht auf der Oberseite der Oxidschicht, Herstellen einer zweiten Oxidschicht auf der Oberseite der Polysiliciumschicht, Strukturieren der ersten Oxidschicht, der Polysiliciumschicht und der zweiten Oxidschicht zum Herstellen einer Ätzmaske, Ätzen der oberen Siliciumschicht der SOI-Struktur zum Herstellen des Grabens und Entfernen der zweiten Oxidschicht und der Polysiliciumschicht.

Description

Priorität: 22. Februar 2001, Großbritannien, 0104333.0(P)
Die Erfindung betrifft Halbleiter-auf-Isolator-Strukturen, speziell, jedoch nicht notwendigerweise, SOI(Silizium-auf- Isolator)-Strukturen, genauer gesagt, ein Verfahren zum Her­ stellen von Isolationsgräben innerhalb derartiger Struktu­ ren.
Es ist bekannt, dass sogenannte SOI-Strukturen für verbes­ serte Funktion und verringerten Energieverbrauch elektri­ scher Bauteile auf Siliziumbasis wegen elektrischer Isolie­ rung des Substrats, die durch einen unten liegenden Oxidiso­ lator gebildet ist, sorgen. SOI-Strukturen können Bauteil- Grabenisolation bei integrierten VLSI-Schaltungen nutzen, um die Packungsdichte von Bauteilen zu verbessern. Die Fig. 1 veranschaulicht eine derartige SOI-Struktur mit einer Grund- Siliciumschicht 1, einer vergrabenen Siliciumdioxidschicht 2 und einem Siliciumsubstrat 3, in dem elektrische Bauteile ausgebildet sind. Die Substratschicht 3 kann über mehrere Unterschichten (dotiert und undotiert) und/oder dotierte und undotierte Bereiche verfügen. Durch das Substrat 3 hindurch sind Gräben 4 zur vergrabenen Oxidschicht 2 geätzt, um den zentralen Bereich des Substrats in der horizontalen Ebene zu isolieren. Die Wände der Gräben 4 und die Oberfläche des Substrats 3 sind mit einer dünnen Oxidschicht 6 bedeckt, die zur weiteren Verarbeitung der Struktur verwendet wird. Die Gräben selbst sind mit dielektrischen Siliciumdioxid/Sili­ ciumnitrid-Schichten ausgekleidet und mit Polysilicium 5 aufgefüllt.
Bei Standard-Siliciumstrukturen gehört es typischerweise zur Grabenverarbeitung, eine Oxidmaskierungsschicht anzubringen, die chemisch entfernt (unter Verwendung eines Nassätzmit­ tels) wird, nachdem der Graben geätzt wurde. Bei SOI-Struk­ turen können jedoch die Verwendung einer Oxidmaske und deren anschließendes Entfernen zu einer Beschädigung der durch den Graben freigelegten vergrabenen Oxidschicht führen - wobei selbst die Verwendung eines zeitweilig angebrachten Pfrop­ fens zum Auffüllen des Grabens vor dem Nassätzen eine Be­ schädigung der vergrabenen Oxidschicht nicht vollständig vermeidet, da Nassätzen die Tendenz zeigt, durch "Dochtwir­ kung" an den Seiten des Pfropfens einzudringen. Das Problem verkompliziert sich, wenn eine Oberflächenoxidschicht mit gut definierter Dicke benötigt wird.
Ein Verfahren zum Herstellen eines derartigen Bauteils ist im Dokument US-A-5,811,315 beschrieben. Ein erster Schritt besteht darin, eine harte Maske (Oxid-Nitrid-Oxid) auf der Oberfläche des Substrats 3 abzuscheiden. Die Maske wird mit einem Fotoresist strukturiert und geätzt, um die Oberfläche des Substrats 3 dort freizulegen, wo die Gräben 4 herzustel­ len sind. Dann werden die Gräben 4 geätzt. Anschließend wird eine Schicht eines Opferoxids an den Seitenwänden der Gräben gezüchtet und anschließend entfernt, um Beschädigungen an den Seitenwänden zu beseitigen, die durch das Ätzen des Gra­ bens verursacht wurden. Es wird eine Schicht eines Graben­ auskleidungsoxids aufgewachsen, und die freigelegten Flächen werden mit Siliciumnitrid beschichtet. Das Nitrid wird se­ lektiv entfernt, um nur die Beschichtungen auf dem Graben und die Seitenwände mit der harten Maske zu belassen. Dann wird Polysilicium abgeschieden, um die Gräben 4 aufzufüllen, und es erfolgt ein Rückätzen zum Freilegen der harten Maske. Die obere Oxidschicht und die Nitridschicht der harten Maske werden entfernt, wodurch nur die untere Oxidschicht dersel­ ben verbleibt. Es wird darauf hingewiesen, dass die Nitrid­ beschichtung auf den freigelegten Seitenwänden der unteren Oxidschicht diese vor einem Unterätzen schützt, wenn die obere Oxidschicht entfernt wird.
Das Verfahren gemäß US-A-5,811,315 ist insoweit kompliziert, als es eine große Anzahl von Verarbeitungsschritten benö­ tigt. Dies rührt teilweise vom Erfordernis her, empfindliche Bereiche zu schützen, wenn das Entfernen der oberen Oxid­ schicht der harten Maske ausgeführt wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines elektrischen Isolationsgrabens in einer Halbleiter-auf-Isolator-Struktur mit wenig Verfahrensschrit­ ten zu schaffen.
Diese Aufgabe ist durch die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 1 und 8 gelöst. Vorteilhafte Ausge­ staltungen und Weiterbildungen sind Gegenstand abhängiger Ansprüche.
Zum Verfahren gemäß dem Anspruch 1 gehört es vorzugsweise, auf den Seitenwänden des Grabens eine Oxidschicht herzustel­ len und den Graben mit einem Resist aufzufüllen, nachdem die obere Siliciumschicht der Halbleiter-auf-Isolator-Struktur geätzt wurde, um den Graben herzustellen, wobei diese Schritte jedoch vor dem Schritt des Entfernens der zweiten Oxidschicht und der Polysiliciumschicht ausgeführt werden.
Ein Vorteil des Herstellens einer Polysiliciumschicht unter der zweiten Oxidschicht besteht darin, dass die zweite Oxid­ schicht unter Verwendung eines Trockenätzvorgangs entfernt werden kann, wobei das Polysilicium als Ätzstopper wirkt, da die Selektivität von Oxid zu Polysilicium bei einem Oxid- Plasmatrockenätzvorgang relativ hoch ist. Wenn anstelle von Polysilicium eine Nitridschicht verwendet wird (wie beim Stand der Technik) wird das Nitrid durch den Oxid-Plasmaätz­ vorgang geätzt.
Folgend auf das Entfernen der zweiten Oxidschicht wird der Schutzresist aus dem Graben entfernt. Dann wird die Polysi­ liciumschicht durch einen Nassätzvorgang entfernt. Da die Selektivität beim Polysilicium-Nassätzen von Polysilicium zu Oxid hoch ist, bleibt das Oxid unter dem Polysilicium rela­ tiv unbeschädigt.
Vorzugsweise erstreckt sich der Graben durch die obere Sili­ ciumschicht der Halbleiter-auf-Isolator-Struktur bis zu ei­ ner vergrabenen Oxidschicht der Struktur.
Vorzugsweise wird folgend auf das Entfernen der zweiten Oxidschicht und der Polysiliciumschicht eine Nitridschicht auf den freigelegten Flächen hergestellt. Dann kann der Gra­ ben mit Polysilicium aufgefüllt werden.
Vorzugsweise wird die erste Oxidschicht auf die obere Halb­ leiterschicht der Halbleiter-auf-Isolator-Struktur aufge­ wachsen, während die Polysiliciumschicht und die zweite Oxidschicht durch Abscheidung hergestellt werden.
Für ein besseres Verständnis der Erfindung und um zu zeigen, wie diese realisiert werden kann, wird nun beispielhaft auf die beigefügten Zeichnungen Bezug genommen.
Fig. 1 veranschaulicht eine Halbleiter-auf-Isolator-Struktur mit darin ausgebildeten Gräben;
Fig. 2 bis 14 veranschaulichen eine Reihe von Schritten bei einem Verfahren zum Herstellen einer SOI-Struktur mit darin ausgebildeten Gräben gemäß einer Ausführungsform der Erfin­ dung.
Nun wird ein Verfahren zum Herstellen von mit Polysilicium aufgefüllten Gräben in einer SOI-Struktur unter Bezugnahme auf die Fig. 2 bis 13 beschrieben.
Das SOI-Ausgangsmaterial ist typischerweise CZ-(100)-p-Sili­ cium von 2,5 µm +/- 0,5 µm auf 1,0 µm Siliciumdioxid auf CZ-(100)-p-Silicium von 600 µm. Die obere Schicht aus Sili­ cium kann n- und p-dotierte Bereiche und eine Epitaxie­ schicht aufweisen, wie es für die Endanwendung geeignet ist. Eine Oberflächenschicht aus thermischem Oxid wird bei kon­ trollierten Bedingungen mit einer Dicke von ungefähr 100 nm (1000 Å) aufgewachsen (Fig. 2). Die Dicke, Gleichmäßigkeit, Reproduzierbarkeit und die Materialeigenschaften der thermi­ schen Oxidschicht sind für die anschließenden Verarbeitungs­ schritte betreffend lokale Oxidisolation extrem wichtig.
Wie es in der Fig. 3 dargestellt ist, wird auf der Oberseite der Oxidschicht unter Verwendung von LPCVD (chemische Dampf­ abscheidung bei niedrigem Druck) eine Schicht aus undotier­ tem Polysilicium (ungefähr 150 nm dick) abgeschieden. Dieser Prozess wird typischerweise bei 550°C ausgeführt, wobei das sich ergebende Polysilicium amorphe Mikrostruktur mit gleichmäßiger Topografie aufweist. Auf der Oberseite des Po­ lysiliciums wird eine Schicht aus undotiertem CVD-Silicium­ dioxid auf Silanbasis abgeschieden. Diese Schicht, wie in der Fig. 4 dargestellt, wird bei ungefähr 400°C mit einer Tiefe von ungefähr 300 nm abgeschieden.
Auf der Oberfläche der Siliciumdioxidschicht wird eine Re­ sistmaske hergestellt. Die Maske wird unter Verwendung stan­ dardmäßiger Fotolithografietechniken strukturiert, um eine "Graben"-Maske zu bilden. Die kritischen Grabengrößen ent­ sprechen typischerweise einer Breite von 0,8 µm. Das Graben­ muster wird in die darunter abgeschiedenen Schichten aus Oxid, Polysilicium und aufgewachsenem Oxid mittels einer mehrstufigen Ätztechnik repliziert, mit der die Oxid- und Polysiliciumschichten sequenziell geätzt werden. Der Ätzpro­ zess stoppt an der Oberfläche der oberen Siliciumschicht, wie in der Fig. 5 dargestellt. Die Resistmaske wird unter Verwendung von Standardtechniken entfernt.
Der nächste Prozessschritt dient zum Replizieren der Graben­ maske in die obere Siliciumschicht unter Verwendung der Kom­ bination der Schichten aus Oxid, Polysilicium und thermisch gewachsenem Oxid als "harter Maske". Der erforderliche Ätz­ vorgang wird unter Verwendung einer standardmäßigen Sili­ cium-Trockenätztechnik ausgeführt. Der Silicium-Grabenätz­ vorgang ist so konzipiert, dass er gerade unter der Obersei­ te der vergrabenen Oxidschicht endet, wobei ausreichendes Überätzen ausgeführt wird, um jeglicher Variation der Dicke der oberen Siliciumschicht zu genügen. Dieses Stadium ist in der Fig. 6 veranschaulicht.
Nach dem Silicium-Grabenätzvorgang muss die Struktur gerei­ nigt werden, um Bruchstücke und Polymerfilm-Nebenerzeugnisse zu entfernen. Bei Strukturen, bei denen keine SOI-Grabenver­ arbeitung ausgeführt wird, gehört dazu typischerweise, dass die Strukturen HF-Säure ausgesetzt werden, wobei dies mit dem Entfernen einer Oxid-Hartmaske kombiniert werden kann. Wenn jedoch SOI-Grabenverarbeitung erforderlich ist, sollte es vermieden werden, die Struktur HF-Säure auszusetzen, oder der Vorgang sollte zumindest sehr sorgfältig kontrolliert werden. Dies, da das vergrabene Oxid freigelegt wird, das von der HF-Säure angegriffen wird. Jedoch muss der Polymer­ film (der ein Nebenerzeugnis des Silicium-Grabenätzvorgangs ist) entfernt werden, um eine Verunreinigung zu vermeiden und gutes Anhaften aller folgenden Schichten zu erlauben, und am besten erfolgt das Entfernen durch HF-Säure. Daher wird eine sehr verdünnte HF-Lösung (100 : 1 HF) bei einem Sprühspülprozess für 30 Sekunden verwendet. Dies reicht dazu aus, den Polymerfilm mit nur minimalem Angreifen der freige­ legten Oxide (es werden 10 nm oder weniger an Oxid entfernt) zu entfernen.
Während die harte Maske immer noch vorhanden ist, wird die Struktur unter Verwendung standardmäßiger Ofenoxidations­ techniken oxidiert, um auf die freigelegten Seitenwände der geätzten Gräben einen Siliciumdioxidfilm mit einer Dicke bis zu 100 nm aufzuwachsen - siehe die Fig. 7 -, wodurch eine Grabenauskleidung aus Siliciumdioxid hoher Qualität erzeugt wird, um Bauteile in Querrichtung gegeneinander zu isolie­ ren. Die erforderliche Dicke der Siliciumdioxidschicht wird durch mehrere Faktoren bestimmt, einschließlich der Oxidqua­ lität, der Betriebsspannungen und der mechanischen Spannun­ gen, die sich durch anschließende Schichten ergeben.
Wenn die Gräben ausgekleidet sind, können nun die Schichten der harten Maske entfernt werden. Der Graben wird als Erstes zeitweilig durch einen Standardfotoresist unter Verwendung herkömmlicher Fotolithografietechniken aufgefüllt. Die SOI- Struktur nach diesem Prozessschritt ist in der Fig. 8 veran­ schaulicht. Der aufgefüllte Pfropfen verhindert Ätzschäden während des Entfernens der ganz oben abgeschiedenen Oxid­ schicht, wobei dies unter Verwendung eines Trockenätzvor­ gangs ausgeführt wird, der an der Polysiliciumschicht stoppt. Die Ätzselektivität ist im Allgemeinen hoch, was ein deutliches Überätzen und ein vollständiges Entfernen der Oxidschicht erlaubt - Fig. 9. Vorzugsweise erreicht der Gra­ benpfropfen zumindest das Niveau der Grenzfläche zwischen der thermischen Oxidschicht und dem Polysilicium, um ein Un­ terätzen während des Entfernens des abgeschiedenen Oxids zu verhindern. Jedoch ist die Pfropfentiefe nicht kritisch, und es muss nur die vergrabene Oxidschicht geschützt werden, da der Oxidätzvorgang anisotrop (d. h. gerichtet) ausgebildet werden kann.
Dann kann der Resistpfropfen aus dem Graben entfernt werden, wie es in der Fig. 10 dargestellt ist (wozu eine heiße ver­ dünnte Lösung von Schwefelsäure und Wasserstoffperoxid ver­ wendet wird), woraufhin die Polysiliciumschicht unter Ver­ wendung einer Lösung von Kaliumhydroxid (KOH) entfernt wird - Fig. 11. Der letztere Ätzvorgang hat den Vorteil extrem hoher Ätzselektivität, und durch ihn kann das Polysilicium mit nur minimalem Angriff des Siliciumoxids vollständig ent­ fernt werden. Das Ergebnis besteht darin, dass durch den Po­ lysilicium-Ätzvorgang nur sehr wenig (< 10 nm) der freige­ legten vergrabenen Oxidschicht (am Boden des Grabens), der Seitenwand-Oxidauskleidung und der Oberflächenoxidschicht entfernt wird.
Nach gründlichem Reinigen und Spülen der Struktur wird eine Siliciumnitridschicht durch einen LPCVD-Prozess (450°C) mit einer Dicke von 30 nm abgeschieden (Fig. 12). Der Nitridfilm ist sehr gut angepasst, und er trägt zu einer zweiten Aus­ kleidungsschicht des Grabens bei. Die Dicke, die Gleichmä­ ßigkeit, die Anpassung und die Materialeigenschaften sind von Bedeutung, da der Film einen Teil der dielektrischen Isolierung und auch einen Teil der Struktur bildet, die für die örtliche Oxidisolation (das Nitrid wird strukturiert, und Oxidation tritt in denjenigen Bereichen auf, in denen die Maske entfernt wurde) während der Weiterverarbeitung des Bauteils bildet.
Zum abschließenden Prozessstadium (in dieser Phase des voll­ ständigen Herstellprozesses) gehören das Auffüllen und Ein­ ebnen des Grabens. Als Erstes wird eine Siliciumdioxid-Ätz­ stoppschicht angepasst auf dem Nitrid abgeschieden. Typi­ scherweise handelt es sich um ein undotiertes CVD-Silicium­ dioxid auf TEOS(Tetraethyloxysilan)-Basis, das mit einer Di­ cke von ungefähr 100 nm bei 350°C abgeschieden wird. Ab­ scheidungseinzelheiten für die Oxidschicht sind nicht kri­ tisch, jedoch muss hinsichtlich der Gesamtspannungen in der Kombination der Schichten, die die Grabenauskleidung bilden, etwas Sorgfalt gewahrt werden. Als Zweites wird eine Polysi­ liciumschicht mit einer Dicke von ungefähr 1,1 µm abgeschie­ den (bei einem Graben mit 0,8 µm Breite haften an jeder Bei­ te 0,4 µm an, um den Graben aufzufüllen. Die Dicke ist nicht kritisch, und sie hängt von der Breite des aufzufüllenden Grabens ab - breitere Gräben erfordern eine dickere Polysi­ liciumschicht. Das Ergebnis der Abscheidung sollte ein voll­ ständig aufgefüllter Graben und ein Polysiliciumfilm mit ebener, gleichmäßiger Oberfläche sein.
Dann wird das Polysilicium unter Verwendung eines Trocken­ ätzvorgangs bis zur abgeschiedenen Oxidschicht, die einen Ätzstopper bildet, rückgeätzt. Dieses Ätzstoppoxid kann dann unter Verwendung einer HF-Säurelösung entfernt werden (es wird darauf hingewiesen, dass nun kein freigelegtes Oxid, außer dem der Stoppschicht, existiert, das durch die HF-Ätz­ lösung beschädigt werden könnte). Die sich ergebende Struk­ tur ist in der Fig. 13 und detaillierter in der vergrößerten Ansicht der Fig. 14 veranschaulicht, und sie beinhaltet ei­ nen aufgefüllten Graben und einen freigelegten Siliciumni­ tridfilm, der nicht beschädigt ist.
Zum oben beschriebenen Verfahren gehören nur wenige Hochtem­ peratur-Prozessschritte. Dadurch kann die Grabenherstellung falls erforderlich später als bei herkömmlichen Grabenher­ stellprozessen im IC-Herstellprozess ausgeführt werden. Zum Beispiel können die Gräben nach der Ausbildung aktiver Be­ reiche, d. h. nach örtlicher Oxidation, hergestellt werden.
Der Fachmann erkennt, dass an der oben beschriebenen Ausfüh­ rungsform verschiedene Modifizierungen vorgenommen werden können, ohne vöm Schutzumfang der Erfindung abzuweichen. Zum Beispiel kann der Ausgangswafer ein anderer als der oben be­ schriebene sein, z. B. Silicium-auf-Saphir, Silicium-auf- irgendetwas oder SIMOX (mit implantiertem Sauerstoff). Die Erfindung kann auch bei anderen Materialien als Silicium an­ gewandt werden, z. B. Silicium-Germanium-Legierungen, ande­ ren Siliciumlegierungen, Galliumarsenid und Indiumphosphid. Wenn eine Verarbeitung bei niedriger Temperatur eine Grund­ bedingung ist, können die Schichten aus abgeschiedenem Sili­ ciumdioxid, Siliciumnitrid und Polysilicium durch Niedertem­ peratur-Sputtern oder plasmaunterstützte Abscheidungstechni­ ken (statt durch thermische Züchtung bei hoher Temperatur) hergestellt werden.

Claims (9)

1. Verfahren zum Herstellen eines Grabens für elektrische Isolierung in einer Halbleiter-auf-Isolator-Struktur, mit den folgenden Schritten:
  • - Herstellen einer ersten Oxidschicht auf der obersten Sili­ ciumschicht der Halbleiter-auf-Isolator-Struktur;
  • - Herstellen einer Polysiliciumschicht auf der Oberseite der Oxidschicht;
  • - Herstellen einer zweiten Oxidschicht auf der Oberseite der Polysiliciumschicht;
  • - Strukturieren der ersten Oxidschicht, der Polysilicium­ schicht und der zweiten Oxidschicht, um eine Ätzmaske zu bilden;
  • - Ätzen der oberen Halbleiterschicht der Halbleiter-auf-Iso­ lator-Struktur, um den Graben auszubilden;
  • - Auffüllen des Grabens mit einem zeitweilig vorhandenen Pfropfen;
  • - Entfernen der zweiten Oxidschicht;
  • - Entfernen der Polysiliciumschicht;
  • - Entfernen des vorübergehend vorhandenen Pfropfens entweder vor oder nach dem Entfernen der Polysiliciumschicht; und
  • - Auffüllen des Grabens mit dielektrischem Material.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiter-auf-Isolator-Struktur eine SOI-Struktur ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, gekenn­ zeichnet durch das Herstellen einer Oxidschicht auf den Sei­ tenwänden des Grabens nach dem Schritt des Ätzens der oberen Halbleiterschicht der Halbleiter-auf-Isolator-Struktur zum Ausbilden des Grabens, jedoch vor dem Schritt des Entfernens der zweiten Oxidschicht und der Polysiliciumschicht.
4. Verfahren nach Anspruch 3, gekennzeichnet durch, fol­ gend auf den Schritt des Herstellens einer Oxidschicht auf den Seitenwänden des Grabens, ein Auffüllen des Grabens mit Resist und, folgend auf das Entfernen der zweiten Oxid­ schicht, ein Entfernen des Resists aus dem Graben und ein Entfernen der Polysiliciumschicht.
5. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass der Graben so geätzt wird, dass er sich durch die obere Siliciumschicht der Halbleiter-auf- Isolator-Struktur zu einer vergrabenen Oxidschicht der Struktur erstreckt.
6. Verfahren noch einem der vorstehenden Ansprüche, ge­ kennzeichnet durch, folgend auf das Entfernen der zweiten Oxidschicht und der Polysiliciumschicht, das Herstellen ei­ ner Nitridschicht auf den freigelegten Flächen und das an­ schließende Auffüllen des Grabens mit Polysilicium.
7. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, dass die erste Oxidschicht auf die obere Siliciumschicht der Halbleiter-auf-Isolator-Struktur aufgewachsen wird, während die Polysiliciumschicht und die zweite Oxidschicht durch Abscheidung hergestellt werden.
8. Verfahren zum Herstellen eines Grabens für elektrische Isolierung in einer Halbleiter-auf-Isolator-Struktur, mit den folgenden Schritten:
  • - Herstellen einer ersten Oxidschicht auf der obersten Sili­ ciumschicht der Halbleiter-auf-Isolator-Struktur;
  • - Herstellen mindestens einer Maskierungsschicht auf der Oberseite der ersten Oxidschicht;
  • - Strukturieren der ersten Oxidschicht und der mindestens einen Maskierungsschicht zum Herstellen einer Ätzmaske;
  • - Ätzen der obersten Halbleiterschicht der Halbleiter-auf- Isolator-Struktur zum Herstellen des Grabens;
  • - Auffüllen des Grabens mit Resist; und
  • - Entfernen der Maskierungsschichten.
9. Verfahren nach Anspruch 8, gekennzeichnet durch das Herstellen mindestens zweier Maskierungsschichten auf der Oberseite der ersten Oxidschicht und das Entfernen des Re­ sists aus dem Graben folgend auf das Entfernen der ersten der Maskierungsschichten, jedoch vor dem Entfernen der zwei­ ten der Maskierungsschichten.
DE10207297A 2001-02-22 2002-02-21 Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur Ceased DE10207297A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0104333A GB2372631B (en) 2001-02-22 2001-02-22 Semiconductor-on-insulator structure

Publications (1)

Publication Number Publication Date
DE10207297A1 true DE10207297A1 (de) 2002-09-12

Family

ID=9909246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10207297A Ceased DE10207297A1 (de) 2001-02-22 2002-02-21 Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur

Country Status (4)

Country Link
US (1) US6617223B2 (de)
DE (1) DE10207297A1 (de)
FR (1) FR2821207A1 (de)
GB (1) GB2372631B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881273B1 (fr) * 2005-01-21 2007-05-04 St Microelectronics Sa Procede de formation d'un substrat semi-conducteur de circuit integre
US7820519B2 (en) * 2006-11-03 2010-10-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
US8188543B2 (en) * 2006-11-03 2012-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer
US7639104B1 (en) 2007-03-09 2009-12-29 Silicon Clocks, Inc. Method for temperature compensation in MEMS resonators with isolated regions of distinct material
US8115254B2 (en) * 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
JP4635062B2 (ja) * 2008-03-11 2011-02-16 株式会社東芝 半導体装置の製造方法
US8110464B2 (en) * 2008-03-14 2012-02-07 International Business Machines Corporation SOI protection for buried plate implant and DT bottle ETCH
CN102456689A (zh) * 2010-10-21 2012-05-16 中国科学院微电子研究所 一种衬底结构、半导体器件及其制造方法
NL2019560B1 (en) * 2017-09-15 2019-03-28 Berkin Bv Method of fabricating a micro machined channel
CN112103240A (zh) * 2020-09-29 2020-12-18 世特美(苏州)测控技术有限公司 一种基于soi的介质隔离结构制作方法及介质隔离结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
JP3021850B2 (ja) * 1991-10-14 2000-03-15 株式会社デンソー 半導体装置の製造方法
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
JPH10321716A (ja) * 1997-05-16 1998-12-04 Texas Instr Japan Ltd 半導体装置及びその製造方法
WO1999059203A1 (en) * 1998-05-08 1999-11-18 Infineon Technologies Ag Substrate and method for manufacturing the same
US6387772B1 (en) * 2000-04-25 2002-05-14 Agere Systems Guardian Corp. Method for forming trench capacitors in SOI substrates
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne

Also Published As

Publication number Publication date
FR2821207A1 (fr) 2002-08-23
GB2372631A (en) 2002-08-28
US20020119638A1 (en) 2002-08-29
GB2372631B (en) 2005-08-03
GB0104333D0 (en) 2001-04-11
US6617223B2 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE602004006782T2 (de) Verfahren zur herstellung eines verformten finfet-kanals
EP1774572B1 (de) Verfahren zum ätzen einer schicht auf einem substrat
DE102013221228B4 (de) Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens
DE112006001589T5 (de) Halbleiterbauelementstrukturen und Verfahren zur Bildung von Halbleiterstrukturen
DE102014117969B4 (de) Träger und Verfahren zur Verarbeitung eines Trägers
DE102019117277A1 (de) Verfahren um Ausbilden dünner Soi-Substrate
DE10207297A1 (de) Verfahren zum Herstellen einer Halbleiter-auf-Isolator-Struktur
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE102013111008A1 (de) Silizium-auf-Nichts-Einheiten und Verfahren für ihre Herstellung
DE69033602T2 (de) Verfahren zur Herstellung von Isolationsstrukturen mit variabler Breite
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102012222786B4 (de) Verfahren zur fertigung einer halbleitervorrichtung
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE102007018098A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE19603108C2 (de) Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben
DE19654301A1 (de) Substrat mit Silizium auf einem Isolator und Verfahren zu dessen Herstellung
DE4341180B4 (de) Verfahren zur Isolation einer Halbleiterschicht auf einem Isolator zur Festlegung eines aktiven Gebiets
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection