DE19603108C2 - Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben - Google Patents

Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben

Info

Publication number
DE19603108C2
DE19603108C2 DE19603108A DE19603108A DE19603108C2 DE 19603108 C2 DE19603108 C2 DE 19603108C2 DE 19603108 A DE19603108 A DE 19603108A DE 19603108 A DE19603108 A DE 19603108A DE 19603108 C2 DE19603108 C2 DE 19603108C2
Authority
DE
Germany
Prior art keywords
trench
film
silicon
nitride film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19603108A
Other languages
English (en)
Other versions
DE19603108A1 (de
Inventor
Chang-Jae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19603108A1 publication Critical patent/DE19603108A1/de
Application granted granted Critical
Publication of DE19603108C2 publication Critical patent/DE19603108C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen, die in der Lage sind, einen Isolierfilm innerhalb einer Struktur und einen Isolierfilm zwischen Strukturen während eines konsi­ stenten Prozesses unabhängig und verträglich bereitzustel­ len, so daß Latch-Up-Eigenschaft auch in einem Bauteil, das eine Strukturgröße von unter 0,5 µm erfordert, verhindert werden kann.
2. Beschreibung der herkömmlichen Technik
Wie in Fig. 1 gezeigt, ist das herkömmliche Halblei­ terbauteil darauf gerichtet, Isolierfilme innerhalb einer Struktur und zwischen Strukturen in einem Bauteil-Isolier­ verfahren eines LOCOS zwischen Bauelementeinheiten zu for­ men.
Ein Halbleiterbauteil ist darauf gerichtet, das Auf­ treten von Latch zu beschränken, indem genug Raum zwischen einem Abstand von MOS FET aus p-Struktur oder n-Struktur sichergestellt wird, um die Stromverstärkung eines aus n+- Übergang, p-Struktur und n-Struktur bestehenden npn-Bipo­ lartransistors zu verringern. Der n+-Übergang bildet hier die Source/Drainelektroden eines n-Kanal-FET.
Da jedoch der Integrationsgrad von CMOS Halbleiterbau­ teilen erhöht wird, ist in der Industrie ein Entwurfswerk­ zeug für ein Bauteil mit einem Dimensionsmaßstab von unter 0,5 µm erforderlich. Mit dem oben erwähnten Verfahren ist es schwierig, das Auftreten von Latch-Up auf der Grundlage einer hohen Integration des Bauteils zu verhindern.
Deshalb wurde in der Industrie das deep trench bzw. Tiefgraben-Bauteil-Isolierverfahren entwickelt, um das herkömmliche Bauteil-Isolierverfahren innerhalb einer Struktur oder innerhalb von Strukturen zu ersetzen.
Eines der oben erwähnten Tiefgraben-Bauteil-Isolier­ verfahren wird in einem Patent US 4,766,090 A der American tele­ phone and telegraph Co. beschrieben und Percy V. Gilbert von Motorola Co. beschrieb dasselbe in einem Bericht "Latch-up performance of a sub- 0,5 micron ilnterwell deep trench technology", die auf die Optimierung eines Tiefgra­ ben-Bauteil-Isolierverfahrens zwischen Strukturen in einem Bauteil im tiefen Submikrometer-Bereich gerichtet ist.
Die Offenbarung des US 4,766,090 A ist darauf gerichtet, einen Graben auf einem Graben und an einer Grenze zwischen einer n-Struktur und einer p-Struktur zu formen, an einer Seitenwand des Grabens einen thermischen Oxidfilm zu ent­ wickeln und Polysilizium oder amorphes Silizium in den Gra­ ben zu füllen. Danach wird mit einem allgemeinen Bauteil- Isolierverfahren die Bildung eines Isolierfilms zwischen einem von der inneren Wand isolierten Bauteil und einem anderen Bauteil erreicht.
Inzwischen beschreibt der Bericht vom '93 IEDM von Percy. V. Gilbert ein Verfahren zum Formen einer n-Struktur und einer p-Struktur, Durchführen eines PBL-(Polysilizium­ puffer-LOCOS-)Bauteil-Isolierprozesses in einem Bauteil- Isolierverfahren innerhalb einer Struktur, Abscheiden eines CVD-Oxidfilms, Ätzen mit einem bestimmten Muster, um so an einer Grenze zwischen Strukturen einen Graben zu formen, und Formen eines Grabens mit einer Tiefe von 4,0-5,0 µm wie in Fig. 2A gezeigt mit einer aus einem gemusterten CVD- Oxidfilm bestehenden Maske.
Danach wird die Innenseite des Grabens durch Silizium- Naßätzen oder unter Verwendung anodischer Oxidation gerei­ nigt und über der gesamten Oberfläche des Grabens wird ein thermischer Oxidfilm entwickelt. Durch Füllen des Grabens mit Ozon-TEOS wird ein Muster wie in Fig. 2B gezeigt ge­ formt. Fig. 2C zeigt einen Rückätzprozeß, der darauf ge­ richtet ist, durch Zurückätzen ein Bauteil innerhalb einer Struktur und ein Bauteil zwischen Strukturen zu isolieren, um so den Latch-Up zu beschränken.
Der oben erwähnte Prozeß hat jedoch deshalb Nachteile, da es schwierig ist, die Latch-Up-Probleme durch Kombinie­ ren des Bauteil-Isolierprozesses zwischen Strukturen und des Bauteil-Isolierprozesses innerhalb einer Struktur zu überwinden, jeder Prozeß sollte unabhängig durchgeführt werden.
Das bedeutet, daß der Bauteil-Isolierprozeß innerhalb einer Struktur in einem allgemeinen Bauteil-Isolierprozeß durchgeführt wird und der Bauteil-Isolierprozeß zwischen Strukturen in einem Tiefgraben-Prozeß durchgeführt wird, so daß die beiden oben erwähnten Bauteil-Isolierverfahren un­ abhängig durchgeführt werden und somit die Herstellungskos­ ten und die Anzahl von Prozessen erhöht werden. Zusätzlich ist verursacht durch die duplizierten Prozesse eine lange Durchlaufzeit (TAT) erforderlich. Außerdem wird die Ausbeu­ te bei der Produktherstellung verringert.
Aus der US 4,994,406 A ist ein Verfahren zur Herstellung eines Halbleiterbauteils bekannt. Auf einem Substrat werden eine thermische Oxidschicht, eine Polysiliziumschicht und eine erste dielektrische Schicht abgeschieden. Anschließend werden in der ersten dielektrischen Schicht Öffnungen ge­ formt und Gräben in das Substrat geätzt. In den Öffnungen werden dann durch LOCOS-Oxidation Isolationselemente gebil­ det.
Aus der US 5,112,772 A ist ein Verfahren zur Herstellung einer Grabenstruktur bekannt, bei dem eine Oxidschicht, eine Polysiliziumschicht und eine Nitridschicht auf einem Substrat abgeschieden werden. Anschließend wird in dem Sub­ strat ein Graben geformt, dessen Seitenwände mit eine dielektrischer Beschichtung versehen werden, und der mit Polysilizium gefüllt wird. Eine Polysiliziumschicht wird dann auf die Grabenstruktur aufgebracht. Die Polysilizium­ schicht und ein Teil des in dem Graben angeordneten Füllma­ terials wird anschließend oxidiert.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist folglich eine Aufgabe der vorliegenden Erfin­ dung, ein Bauteil-Isolierverfahren für ein Halbleiterbau­ teil bereitzustellen, das die beim herkömmlichen Bauteil- Isolierverfahren für ein Halbleiterbauteil auftretenden Probleme überwindet.
Es ist eine weitere Aufgabe der vorliegenden Erfin­ dung, ein verbessertes Bauteil-Isolierverfahren für ein Halbleiterbauteil bereitzustellen, das in der Lage ist, einen Isolierfilm innerhalb einer Struktur und einen Iso­ lierfilm zwischen Strukturen während eines konsistenten Prozesses unabhängig und verträglich bereitzustellen, so daß Latch-Up-Eigenschaft auch in einem Bauteil, das eine Strukturgröße von unterhalb 0,5 µm erfordert, verhindert werden kann.
Die Aufgabe wird durch ein Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit den Merkmalen des Anspruchs 1 bzw. mit den Merkmalen des nebengeordneten An­ spruchs 6 gelöst.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist eine Querschnittsansicht einer Struktur eines herkömmlichen Halbleiterbauteils und einer Bauteil- Isolierung zwischen Strukturen, die mit einem LOCOS-Verfah­ ren hergestellt ist.
Fig. 2A bis 2C sind Querschnittsansichten, die einen Bauteil-Isolierprozeß durch einen Graben zwischen Struktu­ ren eines herkömmlichen Halbleiterbauteils zeigen.
Fig. 3A bis 3G sind Querschnittsansichten, die ein Bauteil-Isolierverfahren eines Halbleiterbauteils einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigen.
Fig. 4A bis 4J sind Querschnittsansichten, die ein Bauteil-Isolierverfahren eines Halbleiterbauteils einer zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigen.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung ist auf das Verhindern der Latch-Up-Probleme, die in einem CMOS Halbleiterbauteil im tiefen Submikrometer-Bereich auftreten, mit einem Tiefgra­ ben-Bauteil-Isolierverfahren zwischen Strukturen und auf das verträgliche Durchführen der Bauteil-Isolierverfahren sowohl innerhalb einer Struktur als auch zwischen Struktu­ ren gerichtet, so daß die Ausbeute durch Verringerung der Anzahl von Prozessen erhöht wird.
Wie in Fig. 3A gezeigt, werden gemäß einer ersten Aus­ führungsform der vorliegenden Erfindung in einem p-Sili­ ziumsubstrat 10 eine n-Struktur 12 und eine p-Struktur 14 geformt und auf der n-Struktur und der p-Struktur wird ein CVD-Isolierfilm 16 mit einer Dicke von 100 nm geformt.
Danach wird wie in Fig. 3B gezeigt mit einem Fotoätz­ verfahren ein lichtempfindliches Muster 18 auf dem CVD- Isolierfilm 16 geformt, um so die Grabenbildung an einer Grenze zwischen der n-Struktur 12 und der p-Struktur 14 zu verbessern, und der durch eine Maske freigelegte CVD-Iso­ lierfilm 16 wird mit einem Reaktivionen-Ätzverfahren (RIE) geätzt, bis das Substrat freigelegt ist.
Wie in Fig. 3C gezeigt, wird das lichtempfindliche Muster 18 entfernt und ein Teilbereich des Substrats eines Struktur-Grenzbereichs wird geätzt, um einen Graben mit einer Tiefe von 4,0-5,0 µm zu formen, und BF2+ wird unter den Bedingungen 5,0 × 1013 Ionen/cm2 und 40 KeV als Kanal­ stop-Ionen in den Graben gefüllt.
Zu diesem Zeitpunkt ist das Entfernen des lichtemp­ findlichen Musters 18 auf das Überwinden der Unregelmäßig­ keit beim Ätzen gerichtet, die während eines Tiefgraben- Ätzprozesses durch Polymer bewirkt wird. Danach wird der Graben mit dem niederenergetischen trockenchemischen Ätz­ verfahren unter Verwendung von CF4/O2 lichtgeätzt und in verdünntem flüssigem HF gereinigt, um so den CVD-Oxidfilm 16 zu entfernen.
Auf der vorderen Oberfläche des Substrats, wo der Gra­ ben geformt ist, wird in einer trockenen O2-Umgebung bei 900°C ein thermischer Oxidfilm 20 mit einer Dicke von 15 nm geformt und mit dem Niederdruckverfahren zur chemischen Abscheidung aus der Dampfphase (LPCVD) wird Polysilizium oder amorphes Silizium 22 mit einer Dicke von 100 nm auf dem thermischen Oxidfilm 20 abgeschieden. Hier wird das Polysilizium 22 in den Graben gefüllt.
Danach wird wie in Fig. 3E gezeigt ein Siliziumnitrid­ film 24 auf dem Polysilizium 22 bis zu einer Dicke von 140 nm abgeschieden und der Bereich desselben wird in einem Fotoätzverfahren in einen aktiven Bereich und einen Feldbe­ reich unterschieden. Als Ergebnis verbleibt ein Siliziumni­ tridfilm im aktiven Bereich, auf dem das Bauteil angebracht wird, und im Feldbereich wird der Siliziumnitridfilm unter Verwendung von CHF3/CF4 entfernt, so daß die Oberfläche des Polysiliziums 22 des Substrats freigelegt wird.
Danach kann, falls nötig, in dieser Ausführungsform weiter ein Schritt zum Entfernen des Polysiliziums 22 des Feldbereichs mit einer Maske aus dem Siliziumnitridfilm 24 bereitgestellt werden. In dieser Hinsicht kann durch einen Rückätzprozeß an der Seitenwand ein mit Polysilizium ge­ formtes Seitenwand-Trennstück geformt werden.
Als nächstes wird durch einen thermischen Oxidprozeß in einer H2/O2-Umgebung am Feldbereich ein Isolierfilm 26 mit einer Dicke von 400 nm geformt. Zusätzlich werden wie in Fig. 3G gezeigt der Siliziumnitridfilm 24 und das Poly­ silizium 22 der Reihe nach entfernt.
Mit Bezug auf Fig. 4A bis 4J wird nun das Bauteil- Isolierverfahren für ein Halbleiterbauteil einer zweiten Ausführungsform gemäß der vorliegenden Erfindung erläutert.
Da die Prozesse von Fig. 4A bis 4C dieselben wie bei der ersten Ausführungsform der vorliegenden Erfindung sind, werden jetzt nur die Prozesse von Fig. 4D bis 4J erläutert.
Auf dem auf der vorderen Oberfläche des Substrats mit dem Graben entwickelten thermischen Oxidfilm 20 wird mit dem LPCVD-Verfahren ein Siliziumnitridfilm 24 mit einer Dicke von 10 nm abgeschieden, und auf dem Siliziumnitrid 24 wird mit dem Fotoätzverfahren ein lichtempfindliches Film­ muster 18' geformt, um so den aktiven Bereich und den Feld­ bereich zu unterscheiden, und der Siliziumnitridfilm des Feldbereichs wird wie in Fig. 4E gezeigt mit einer Maske aus dem lichtempfindlichen Muster 18' entfernt.
Danach wird das lichtempfindliche Muster 18' entfernt und durch einen ersten thermischen Oxidationsprozeß wird wie in Fig. 4F gezeigt in einer Umgebung von 1000°C und H2/O2 ein Isolierfilm 26 mit einer Dicke von 250 nm entwic­ kelt. Zu diesem Zeitpunkt kann, falls nötig, unter Verwen­ dung des nach dem ersten thermischen Oxidationsprozeß ge­ formten Isolierfilms das Verfahren zum Einbringen von Ionen durchgeführt werden.
Als nächstes wird wie in Fig. 4G gezeigt das Polysili­ zium 22 mit dem LPCVD-Verfahren auf dem Muster abgeschieden und das Polysilizium 22 wird mit dem RIE-Verfahren zurück­ geätzt, so daß ein Muster wie in Fig. 4I gezeigt geformt wird.
Zusätzlich wird wie in Fig. 4J gezeigt, der Isolier­ film 26 mit einer Dicke von 400 nm in einer Umgebung von 1000°C und H2/O2 durch den zweiten thermischen Oxidations­ prozeß entwickelt, und wie in Fig. 4J gezeigt wird der Si­ liziumnitridfilm 24 durch Einbringen in H3PO4 entfernt.
Neben dem oben erwähnten Verfahren kann der Isolier­ film mit einer Dicke von 400 nm wie in Fig. 4F gezeigt wäh­ rend des ersten thermischen Oxidationsprozesses entwickelt werden. Zusätzlich wird der CVD-Isolierfilm SiO2 in den Graben gefüllt und zurückgeätzt.
Wie oben beschrieben hat das Bauteil-Isolierverfahren für ein Halbleiterbauteil folgende Vorteile:
  • 1. Es ist möglich, durch Erreichen einer Isolierung zwischen Strukturen mit dem Tiefgraben-Verfahren das Auf­ treten von Latch-Up zwischen Strukturen zu verhindern, so daß es an ein Bauteil mit hoher Integrationsdichte angepaßt werden kann, das eine Strukturgröße von unter 0,5 µm erfor­ dert, und
  • 2. es ist möglich, verträglich durch denselben Prozeß Bauteil-Isolierung innerhalb einer Struktur und zwischen Strukturen zu erreichen, so daß Herstellkosten und -zeit des Produkts durch Verringern der Anzahl von Prozessen vor­ teilhaft verringert werden können, und
  • 3. die Produktausbeute kann erhöht werden.

Claims (12)

1. Verfahren zur Herstellung von Halbleiter- Isolationsstrukturen mit den Schritten:
ein erster Schritt, der an einer Strukturgrenze eines Halbleitersubstrats (10) mit einer n-Struktur (12) und ei­ ner p-Struktur (14) einen Graben formt;
ein zweiter Schritt, der auf der vorderen Oberfläche, einschließlich eines Grabens, des Halbleitersubstrats (10) der Reihe nach einen thermischen Oxidfilm (20), einen Sili­ ziumfilm (22) und einen Nitridfilm (24) formt;
ein dritter Schritt, der den Nitridfilm (24) eines Feldbereichs selektiv entfernt; und
ein vierter Schritt, der unter Verwendung einer ther­ mischen Oxidation in einem Feldbereich einen Isolierfilm (26) entwickelt.
2. Verfahren nach Anspruch 1, bei dem der Siliziumfilm (22) entweder mit einem polykristallinen Silizium oder ei­ nem amorphen Silizium geformt wird.
3. Verfahren nach Anspruch 1, bei dem das Verfahren einen Schritt zum Einbringen von Ionen beinhaltet, der auf das Durchführen einer Dotierung mit Kanalstop-Ionen hinsichtlich des Bodens des Grabens gerichtet ist.
4. Verfahren nach Anspruch 1, bei dem das Verfahren einen Schritt enthält, der den Siliziumfilm (22) eines Feldbereichs mit einer Maske aus dem Nitridfilm (24) ent­ fernt.
5. Verfahren nach Anspruch 1, bei dem während des Schritts zur Entfernung des Siliziumfilms (22) an einem thermischen Oxidfilm (20) an der Seitenwand durch Zurückät­ zen ein aus einem Siliziumfilm (22) geformtes Seitenwand- Trennstück geformt wird.
6. Verfahren zur Herstellung von Halbleiter- Isolationsstrukturen mit den Schritten:
ein erster Schritt, der an einer Strukturgrenze eines Halbleitersubstrats (10) mit einer n-Struktur (12) und ei­ ner p-Struktur (14) einen Graben formt;
ein zweiter Schritt, der auf der vorderen Oberfläche, einschließlich des Grabens, des Halbleitersubstrats (10) der Reihe nach einen thermischen Oxidfilm (20) und einen Nitridfilm (24) formt;
ein dritter Schritt, der den Nitridfilm (24) in einem Feldbereich selektiv entfernt;
ein vierter Schritt, der durch eine thermische Oxida­ tion einen Isolierfilm (26) im Feldbereich entwickelt; und
ein fünfter Schritt, der einen CVD-Siliziumfilm ab­ scheidet und ihn zurückätzt.
7. Verfahren nach Anspruch 6, mit einem sechsten Schritt, der durch eine thermische Oxi­ dation einen Isolierfilm (26) im Feldbereich entwickelt.
8. Verfahren nach Anspruch 7, bei dem der Siliziumfilm (22) entweder mit einem polykristallinen Silizium oder ei­ nem amorphen Silizium geformt wird.
9. Verfahren nach Anspruch 7, bei dem das Verfahren einen Schritt zum Einbringen von Ionen enthält, der darauf gerichtet ist, entweder nach einer Grabenbildung oder nach der ersten thermischen Oxidation hinsichtlich des Bodens des Grabens eine Dotierung mit Kanalstop-Ionen durchzufüh­ ren.
10. Verfahren nach Anspruch 7, bei dem der dritte Schritt darauf gerichtet ist, im wesentlichen den Nitrid­ film (24) vom Boden des Grabens zu entfernen.
11. Verfahren nach Anspruch 6, bei dem das Verfahren einen Schritt zum Einbringen von Ionen beinhaltet, der dar­ auf gerichtet ist, hinsichtlich des Bodens des Grabens eine Dotierung mit Kanalstop-Ionen durchzuführen.
12. Verfahren nach Anspruch 6, bei dem der dritte Schritt darauf gerichtet ist, im wesentlichen den Nitrid­ film (24) vom Boden des Grabens zu entfernen.
DE19603108A 1995-08-12 1996-01-29 Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben Expired - Fee Related DE19603108C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024921A KR0186083B1 (ko) 1995-08-12 1995-08-12 반도체 소자의 소자격리방법

Publications (2)

Publication Number Publication Date
DE19603108A1 DE19603108A1 (de) 1997-02-13
DE19603108C2 true DE19603108C2 (de) 2002-03-14

Family

ID=19423402

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19603108A Expired - Fee Related DE19603108C2 (de) 1995-08-12 1996-01-29 Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben

Country Status (4)

Country Link
US (1) US5686344A (de)
JP (1) JP2886126B2 (de)
KR (1) KR0186083B1 (de)
DE (1) DE19603108C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3360970B2 (ja) * 1995-05-22 2003-01-07 株式会社東芝 半導体装置の製造方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
US6765280B1 (en) * 1998-12-21 2004-07-20 Agilent Technologies, Inc. Local oxidation of a sidewall sealed shallow trench for providing isolation between devices of a substrate
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6818495B1 (en) 1999-06-04 2004-11-16 Min-Hsiung Chiang Method for forming high purity silicon oxide field oxide isolation region
US6472301B1 (en) * 1999-10-19 2002-10-29 Infineon Technologies Ag Method and structure for shallow trench isolation
KR20020056288A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 장치의 셜로우 트랜치 아이솔레이션 형성방법
US6780730B2 (en) 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0252450A2 (de) * 1986-07-07 1988-01-13 Texas Instruments Incorporated Isolationsverfahren für integrierte Schaltungen
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
EP0488625A2 (de) * 1990-11-30 1992-06-03 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Struktur und Methode zur Herstellung eines Feldoxyde für Halbleiter
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme
US5424240A (en) * 1993-03-31 1995-06-13 Hyundai Electronics Industries Co., Ltd. Method for the formation of field oxide film in semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115230A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 半導体装置の製造方法
JPS61137338A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
DE3641303A1 (de) * 1986-12-03 1988-06-16 Thomson Brandt Gmbh Fernsehempfaenger mit einem mikroprozessorgesteuerten bedienteil und mit einem schaltnetzteil
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
EP0252450A2 (de) * 1986-07-07 1988-01-13 Texas Instruments Incorporated Isolationsverfahren für integrierte Schaltungen
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
EP0488625A2 (de) * 1990-11-30 1992-06-03 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Struktur und Methode zur Herstellung eines Feldoxyde für Halbleiter
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
US5424240A (en) * 1993-03-31 1995-06-13 Hyundai Electronics Industries Co., Ltd. Method for the formation of field oxide film in semiconductor device
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GILBERT, P.V., et al.: Latch-Up Performance of a Sub-0,5 Micron Inter-well Deep Trench Technology in: IEDM 1993, S. 731-734 *
OKAZAKI, Y., et al.: Characteristics of a New Isolated p-Well Structure Using Thin Epitaxy Over the Buried Layer and Trench Isolation. US-Z.: IEEE Transactions on Electron Devices, Vol. 39, No. 12, December 1992, p. 2758-2764 *

Also Published As

Publication number Publication date
US5686344A (en) 1997-11-11
DE19603108A1 (de) 1997-02-13
JPH0955422A (ja) 1997-02-25
KR0186083B1 (ko) 1999-04-15
KR970013188A (ko) 1997-03-29
JP2886126B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
EP0111086B1 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE3834241A1 (de) Halbleitereinrichtung
DE102014103341A1 (de) Halbleiterbauelemente und Verfahren zu ihrer Bildung
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE19603108C2 (de) Verfahren zur Herstellung von Halbleiter-Isolationsstrukturen mit einem an einer Strukturgrenze eines Halbleitersubstrats geformten Graben
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
DE19911148C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6090685A (en) Method of forming a LOCOS trench isolation structure
DE102004007244A1 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE4341180B4 (de) Verfahren zur Isolation einer Halbleiterschicht auf einem Isolator zur Festlegung eines aktiven Gebiets
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802