JPS6214094B2 - - Google Patents

Info

Publication number
JPS6214094B2
JPS6214094B2 JP54501461A JP50146179A JPS6214094B2 JP S6214094 B2 JPS6214094 B2 JP S6214094B2 JP 54501461 A JP54501461 A JP 54501461A JP 50146179 A JP50146179 A JP 50146179A JP S6214094 B2 JPS6214094 B2 JP S6214094B2
Authority
JP
Japan
Prior art keywords
layer
oxidation
oxide
gaas
alas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54501461A
Other languages
English (en)
Other versions
JPS55500604A (ja
Inventor
Uon Teien Tsuangu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS55500604A publication Critical patent/JPS55500604A/ja
Publication of JPS6214094B2 publication Critical patent/JPS6214094B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

請求の範囲 １ Alを含まない―族化合物基体１４の主
表面上に酸化膜１６′を形成する方法において、 (a) 該主表面上にAlを含む―族化合物層１
６を形成する工程及び (b) 該層を酸化膜に変換するのに十分な時間、該
Alを含む層を熱酸化し、該酸化は基体の該主
表面において、本質的に自己停止する工程 を特徴とする酸化膜の形成方法。
２ 請求の範囲第１項に記載された方法におい
て、工程(a)は更に基体の該主表面付近のAlの量
が該主表面から離れた部分のAlの量より少くな
るように、該層のAl組成に勾配をもたせること
を特徴とする方法。
３ 請求の範囲第１項に記載された方法におい
て、該酸化工程(b)が水蒸気の存在下で行われるこ
とを特徴とする方法。
４ 請求の範囲第１項に記載された方法におい
て、該酸化工程(b)が水蒸気のない条件下で行われ
ることを特徴とする方法。
５ 請求の範囲第１項に記載された方法におい
て、層１６がAlxGa1-xAs層であることを特徴と
する方法。
６ 請求の範囲第５項に記載された方法におい
て、前記層のAlの量は、該表面付近のｘ0.35−
0.40からｘ1.0まで傾斜することを特徴とする
方法。
７ 請求の範囲第１項に記載された方法におい
て、層１６はAlAs層であることを特徴とする方
法。
８ 請求の範囲第２，５，６，又は７項に記載さ
れた方法において、該酸化工程は水蒸気の存在下
で行われることを特徴とする方法。
９ 請求の範囲第８項に記載された方法におい
て、該酸化工程は窒素及び主成分である酸素の混
合ガス流の中で行われることを特徴とする方法。
１０ 請求の範囲第２，５，６又は７項に記載さ
れた方法において、該酸化工程は水蒸気のない条
件下で行われることを特徴とする方法。
１１ 請求の範囲第１０項に記載された方法にお
いて、該酸化工程は窒素と主成分である酸素の混
合ガス流中で行われることを特徴とする方法。
１２ 請求の範囲第５項に記載された方法におい
て、該酸化膜は厚さｄpxを有し、該形成工程(a)は
ｘ1.0のとき約ｄpx／1.8の厚さに該AlxGa1-xAs
層をエピタキシヤル成長させることができること
を特徴とする方法。
発明の背景 本発明はAlを含んだ―族化合物層からの
酸化物層の作製に係る。
ギガビツトレートでデータを処理できる超高速
度集積回路に将来性があるので、多くの研究者は
電界効果トランジスタ（FET）の作製におい
て、シリコンの代りにヒ化ガリウム（GaAs）を
研究した。デイジタル回路の中規模集積回路用と
して確実な二つのGaAsFETは、金属―半導体
FET（MESFET）と接合型FET（JFET）であ
る。加えて、GaAs絶縁ゲート型FET
（IGFETs）に関して、最近希望のもてる結果が
得られたが、それらの動作特性はなおシリコン
IGFETsの動作特性に匹敵していない。
それらの動作特性を低下させる一つの要因は、
適当な誘電体特性と界面特性を有するゲート絶縁
膜を、GaAs上に形成することが不可能なことで
あつた。シリコン酸窒化物及びそれ自身の陽極酸
化物をGaAs上に形成することはできるが、それ
自身の酸化物は不安定であるか不十分な絶縁耐力
をもつ傾向があり、両方とも容量―電圧測定にお
いて、著しい量の分散とヒステリシスを示す。分
散及びヒステリシスは、誘電体と半導体間の界面
準位に原因がある。この問題はH.C.Casey，Jrら
により指摘され、彼らはゲート誘電体として、酸
化物層の代りに、たとえば酸素のような深いレベ
ルの不純物をドープした半絶縁性エピタキシヤル
アルミニウムガリウムヒ素（AlGaAs）を使用す
る提案をした。（Applied Physics Letters，
32巻，678頁，1978年２月）彼らの仕事はヒステ
リシス及び分散をとり除いたが、半絶縁性アルミ
ニウムガリウムヒ素の絶縁耐力及び半導体中にキ
ヤリア反転を実現する可能性について、いくつか
の疑問が残つている。
発明の概要 AlxGa1-xAs（ｘ〓0.15）表面は室温において
さえ、空気中で容易に酸化し、GaAs表面は高温
でさえ非常に酸化しにくいという観測に基き、本
発明はGaAs上に制御された厚さのAlAs又は
AlGaAs層をエピタキシヤル成長し、それを酸化
物層に変えるため、層を熱的に酸化することによ
り、GaAsの金属―酸化物―半導体（MOS）デバ
イスを形成する新しい方法から成る。AlAs（又
はAlGaAs）及びGaAsの酸化物形成速度に大き
な差があるため、酸化プロセスはAlAs（又は
AlGaAs）―GaAs界面において本質的に自己停
止するものである。酸化物層はそれが作られた最
初のAlを含むエピタキシヤル層より厚いが、Al
を含むエピ層の最初の厚さにかかわらず、厚さの
比は一定である。エピ層の分子ビームエピタキシ
（MBE）成長と組合せた時、この特性は酸化物層
成長の高い制御性と再現性のよいプロセスを実現
し、それによりきわめて急峻でなめらかな界面と
精密に制御された層厚を示す。
本発明の好ましい実施例の形態は、酸化された
時、層中の歪を逃すように、Alを含む層のAl組
成を傾斜させるものである。この方式で作られた
酸化物層は、下のGaAsにより良好に固着し、そ
うして作製されたすべてが最も良い（分散とヒス
テリシスのない）MOS特性を示した。
先の概要はGaAs上にエピタキシヤル成長され
たAlAs（又はAlGaAs）層を熱的に酸化する場合
を例に述べたが、本発明はたとえばGaAs上の
AlInP，GaP上のAlGaP及びGaAsSb上の
AlGaAsSbのように、Alを含まない―族層上
にエピタキシヤル成長したAlを含む他の―
族化合物を熱的に酸化する場合一般に適用でき
る。
【図面の簡単な説明】
第１図はAlを含む層がエピタキシヤル成長さ
れた後、熱酸化される前の製造の中間段階におけ
るMOSデバイスの断面図、 第２図はAlを含む層の熱酸化及び電極の形成
後のMOSデバイスの断面図、 第３図は厚さが850オングストローム、1250オ
ングストローム及び1550オングストロームと相異
なる最初のAlAsエピ層を有する３個の試料の場
合の、水蒸気が存在する100±１℃における酸化
時間の関数として酸化膜をプロツトし、酸化プロ
セスの自己停止特性を示す図、 第４図はAlAsの成長時間の関数として、最初
のAlAsエピタキシヤル層厚及びそれらに対応し
た最終の酸化膜厚をブロツトした図、 第５図は130℃(a)、100℃(b)、70℃(c)及びデシケ
ータ中の室温(d)における試料の、酸化時間の関数
として酸化膜厚をプロツトし、試料(b)―(d)は中心
部分、一方試料(a)は同じ試料の角部分からとつた
ものであることを示す図、 第６図は酸化時間の関数としてプロツトした第
５図から得られた酸化速度の自然対数を示す図、 第７図はAlAsの湿式酸化と乾燥アニーリング
により成長させた酸化物を有するMOS容量の、
1MHzにおいてとつた高周波Ｃ―Ｖ曲線で、Cox
は酸化膜の単位面積当りの容量を示す図、 第８図はAlAsの乾式酸化により成長させた酸
化物を有するMOS容量の1MHzにおいてとつた高
周波Ｃ―Ｖ曲線で、Coxは酸化膜の単位面積当り
の容量を示す図、 第９図は傾斜したAlxGa1-xAs及びAlAsの合成
膜を乾燥酸化して成長させた酸化物を有する
MOS容量の1MHzにおいてとつた高周波Ｃ―Ｖ曲
線を示す図、 第１０図はゲート絶縁膜が本発明に従い作製さ
れた酸化膜であるGaAs IGFETの断面図、 第１１図はゲート絶縁膜が本発明に従い作製さ
れた酸化膜であるもう一つのGaAs IGFETの断
面図である。
詳細な説明 第１図を参照すると、各層が―族化合物材
料から成る半導体多層構造が示されている。最下
層１０は典型的な場合、基板又はウエハで、Al
を含まない材料である。層１０の主表面上に、や
はりAlを含まない材料のエピタキシヤル層１２
が成長されている。しかし、基板１０がAlを含
まない限り、層１２は任意に考えてよい。すなわ
ち、いくつかの場合において、それはバツフア層
としてあるいはデバイス能動層（たとえばFET
のチヤネル）として働くが、他の場合にはそれを
省いてもよい。従つて、層１０及び１２は組み合
わさり、アルミニウムを含まない半導体基体１４
を規定し、その主表面上にAlを含む層１６が厚
さｄまでエピタキシヤル成長される。
本発明の一視点に従うと、第２図に示されるよ
うに、Alを含む層１０を厚さｄpx＝nd（ｎ＞１）
のAlを含む酸化膜１６′に変換するため、Alを含
む層１６を湿式又は乾式プロセスで熱酸化させ
る。この酸化プロセスは本質的に自己停止するも
のであることがわかつた。すなわち、層の酸化速
度の違いにより、酸化はAlを含む層全体が酸化
物に変り、Alを含む層１６とAlを含まない基体
１４間の界面１８において本質的に止まるまで続
く。
現在のところ、本発明を実行するのに考えられ
る最善の方式は、界面１８付近におけるAlの量
が自由表面２０付近のAlの量より少なくなるよ
う層１６のAl組成を傾斜させることである。こ
の傾斜したAl組成は、酸化物１６′と層１２の間
の界面における歪を減少させる効果をもち、それ
により酸化物の層１２への付着性を増す。このよ
うにして作られた第２図に示される形のMOSデ
バイスは、これまで作製されたものの中で最も良
い特性を示した。ｎ―GaAs基体１４と傾斜及び
均一Al組成のAlxGa1-xAs層１６を有するMOSデ
バイスの例は以下のとうりである。
第例 この例ではAlAs層１６（ｘ＝１である
AlxGa1-xAs）を熱的に酸化することにより酸化
物層１６′が形成されたGaAsMOSデバイスの作
製及び試験を述べる。必然的に層１６のAl組成
は均一であつた。
第１図及び第２図に示された構造に対応した試
料は、Snを約３×1016−８×1016cm-3の範囲でド
ープした３μｍの厚さのGaAs層と、300オングス
トローム―3000オングストロームの間の厚さをも
つアンドープAlAs１６層を次に形成してある。
層は高密度ドープｎ―GaAs基板１０上に、MBE
により成長した。成長後、試料はMBEチヤンバ
からとり出し、乾燥デシケータ中に保存した。熱
酸化は、１リツトル／分の流速の80％のO2と20
％のN2の混合ガス流中で、次に行つた。70―130
℃で水蒸気が存在する中（湿式酸化）か、400℃
において水蒸気が存在しない（乾式酸化）中で行
つた。湿式酸化ではより高温も適用できるが、湿
式酸化速度は乾燥酸化速度よりはるかに高いた
め、必要ではない。逆に、より低い温度も乾式酸
化に適用できる。
第３図は最初のAlAsエピ層の厚さが850オング
ストローム、1250オングストローム及び1550オン
グストロームと異なる３個の試料の場合の、水蒸
気の存在下100±１℃における酸化時間の関数と
しての酸化膜厚を示す。これらの層はそれぞれ
1360オングストローム、2250オングストローム及
び3150オングストロームの厚さの最終酸化膜を生
じた。各試料の場合、最初のデータはデシケータ
に保存中成長た最初の酸化膜厚である。従つて、
第３図は、図からわかるように、最初各曲線をゼ
ロ酸化膜厚に外挿し、次にすべてが同じ原点をも
つように、時間軸に沿つて３本の曲線をシフトさ
せる。３本すべての曲線が正確に同じ傾斜をも
ち、相互に一点に集中するという事実は、この酸
化プロセスの優れた再現性を示す。各曲線の傾斜
部分と水平部分の鋭い分岐は、実際に酸化プロセ
スが正確にAlAs―GaAs界面１８において停止し
ていることを示している。水平部分での±50オン
グストロームのわずかなデータのばらつきは実験
誤差の範囲内にあり、このことは酸化物―半導体
界面が、非常に急峻であることを示している。最
終的な酸化膜厚は、三つのすべての場合におい
て、最初のAlAsエピ層厚の約ｎ＝1.8倍である。
更に、第４図に実験結果が示されている。ここ
で、最初のAlAsエピ層厚及びそれらに対応する
最終の酸化膜厚が、AlAs成長時間の関数として
プロツトされている。すべての成長時間に対し、
酸化膨張係数ｎ＝1.8は、本質的に一定である。
従つて、 ｄpx＝1.8dAlAs (1) と書ける。ここで、ｄpx及びｄAlAsはそれぞれ最
終の酸化膜厚及び最初のAlAsエピ層厚である。
GaAsの膨張係数が約２であるから、ｎ＝1.8の値
はAlxGa1-xAsのｘのすべての値に対して維持さ
れることが期待される。MOSデバイスの動作特
性は酸化膜厚に非常に依存するから、ｄpxとｄAl
Ａｓの間の関係を正確に知ることによつて、必要な
AlAsエピ層の正確な厚さに成長させることによ
り酸化膜厚を精密に予測できるようになる。
酸化プロセスの温度依存性が2.54cm×1.27cmの
同じ試料から切り出された４個の試料の場合につ
いて示されている。試料(a)は試料の角の部分か
ら、他の３個はすべて中央部分から切り出され
た。第３図に示されるように、各曲線ａ，ｂ，ｃ
中の最初のデータは、最初の酸化膜厚である。や
はり、曲線はすべてが同じ原点を持つように、時
間軸に沿つてシフトされている。曲線の鋭い分岐
はやはり酸化プロセスがAlAs―GaAs界面１８に
おいて自己停止していることを示している。中央
部分及び角の部分からの試料の間の最終酸化膜厚
における190オングストロームの差は、第(1)式に
従い、これら二つの部分における最初のAlAsエ
ピ層の差が106オングストロームであることを示
している。このAlAs厚の差は、MBE成長中基板
表面上に当るAl流のガウス分布に起因する。よ
り重要なことは、この酸化プロセスの自己停止特
性の結果、精密な酸化膜厚の制御が容易であるこ
とを、確信させるのに有用なことである。
第６図において、第５図から得られる酸化速度
の自然対数ln（ｒ）が、酸化温度Ｔ(K)の関数とし
てプロツトされており、直線特性を示している。
従つて、第５図とともに参照すると、酸化膜厚ｄ
px（オングストローム）と酸化温度Ｔ(K)及び時間
ｔ（分）の間の実験的な関係は、以下の形に書く
ことができる。
ｄpx＝AeaTt，ｄpx1.8dAlAs (2) ここで、Ａ＝0.065オングストローム／分、ａ
＝0.0194K-1である。
電気的な測定のため、湿式酸化中の自己停止後
の酸化膜は、通常同じ混合ガス中〜100℃でもう
一回0.5―１時間乾式酸化した。次に、In電極２
２（第２図）が基板１０中に合金化され、直径50
―500μｍのAuドツト電極２４がシヤドウマスク
を通して、酸化膜上に被着された。電流―電圧
（Ｉ―Ｖ）及び容量―電圧（Ｃ―Ｖ）特性は、光
しや断箱中で行つた。第７図は1MHzにおける
MOS容量の実周波Ｃ―Ｖ曲線を示す。酸化膜１
６′の厚さは1350オングストロームであつた。ｎ
―GaAsエピ層１２は約６×1016cm-3のドーピン
グ濃度ＮDを有した。Auドツトは約1.6×10-4cm2
の面積Ａを有する。従来技術において、プラズマ
酸化aAs酸化膜を有するMOSキヤパシタ（R.P.
H.Changら、Applied Physics Letters，第29
巻、56頁、1976）又は酸素ドープAl05Ga0.5As半
絶縁性エピ層を有するMOSキヤパシタ（H.C.
Casey，Jrら、前述）のＣ―Ｖ曲線は、反転に対
応するバイアス範囲においてさえ、深い空乏に
“伸び続け”ている。それに対し、本発明に従い
作製されたMOSキヤパシタは、第７図に示され
るように、負にバイアスされた時、反転する。し
かし、Ｃ―Ｖ曲線はなおヒステリシスを有する。
この特性の考えられる理由は、GaAs層１２から
のキヤリアの注入とその後の酸化膜中のトラツピ
ングである。Ｃ―Ｖ曲線の最大容量から計算され
た誘電率は、約6.7である。実効的なフラツトバ
ンド電圧は＋2.4Vで、これは6.5×1011cm-2の固定
負荷電荷密度を与える。
乾燥O2＋N2混合気体中でのAlAsエピ層の熱酸
化については、現在のところあまり詳細に研究を
行つていないが、Siの熱酸化の場合と同様、乾燥
酸化速度は湿式酸化速度よりはるかに小さい。ま
た、これらの酸化膜から作製されたMOSキヤパ
シタの容量―電圧（Ｃ―Ｖ）特性から得られた基
本的な特性は、急峻で強い反転特性を示し、ヒス
テリシスはほとんどないか全くなかつた。第８図
は約400℃で乾燥酸化により成長された600オング
ストロームの厚さの酸化膜を有するMOSキヤパ
シタのそのような曲線を示す。この試料において
測定されたＣ―Ｖ曲線から計算された誘電率は、
7.9でAl2O3の誘電率8.5に近い。従つて、酸化物
は主に乾燥したAl2O3であろう。湿式酸化により
成長した酸化膜の場合、誘電率ははるかに小さ
い。その理由は、酸化物がアルミニウムヒ素酸化
物又は水酸化物Al2O3（H2O）nの一方又は両方で
あるからである。この試料のフラツトバンド電圧
は−0.6Vで、これは４×1011cm-2の固定正電荷密
度を与える。固定界面電荷の符号が湿式（負）乾
式（正）酸化で反対であるのは興味味深い。この
違いの理由は、現在のところ知られていない。
第８図において、−５ないし−10Vにおける反
転開始付近の小さな降起は、まだ酸化されていな
い非常に薄いAlAs層が存在することによる可能
性がある。この層のその後の反転及び下のGaAs
層の反転により、最大空乏幅の急激な変化が起
り、そのため最小容量が対応して変化する。酸化
膜とGaAs間のこの薄いAlAs層が、実際にヒステ
リシスの除去を助けている可能性もある。Casey
らは先に述べた論文において、AlAs―GaAs界面
が格子整合しているため、Au―O2ドープ
Al0.5Ga0.5As―GaAsキヤパシタにヒステリシスが
なく、従つてそれに付随したキヤリアトラツプが
ほとんどないことを観察している。その結果、
GaAsから注入されたキヤリアのトラツピング
は、著しく減少する。しかし、上の理論を証明す
るためには、更に実験が必要である。
一般に、漏れ電流のある酸化物も時々生じた
が、湿式（アニール）及び乾式酸化により成長さ
せた酸化物の降状電界は、約２×106−４×
106V／cmであつた。
例 以下に示す同様の工程で、第１図のエピタキシ
ヤル層１６のAl組成を傾斜させることにより、
MOS容量を作製した。より具体的には、層１６
は二つの層の合成であつた。すなわち、界面１８
における（調べた試料に依存して）ｘ＝0.35−
0.40からその界面から約1000オングストロームに
おけるｘ＝1.0まで、本質的に直線的に増加する
AlxGa1-xAsの層と、AlxGa1-xAs層の上面に成長
した約500オングストローム厚のAlAs層である。
合成層１６は次に界面１８あるいはそのごく近く
で自己停止する酸化プロセスで、前の場合のよう
に熱酸化された。界面１８における自己停止は、
Alを含む層全体が酸化されるのに十分長い酸化
時間をとることにより実現できた。界面近くでの
停止はAlxGa1-xAs傾斜層全体が酸化される前
に、酸化プロセスを停止することにより、実現さ
れた。事実、酸化速度はAl濃度ｘが減少するに
つれ、すなわち酸化面が界面１８に近づくにつ
れ、減少する。
これらのMOSキヤパシタはほとんど界面準位
をもたず、フラツトバンド電圧は第７図の第例
より小さく、第９図のＣ―Ｖ曲線により示される
ように、小さなヒステリシスを示した。加えて、
傾斜した組成は、界面１８における歪を和らげ、
酸化膜１６′（第２図）は下のGaAs層１２に良く
固着した。
上に述べた構成は、本発明の原理の応用を示す
ため考案できる多くの可能な具体的な実施例の、
単なる例であることを理解すべきである。本発明
の精神及び視点を離れることなく、当業者はこれ
らの原理に従い、多くの修正された構成を考案す
ることができる。特に、Alを含む―族化合
物の多結晶又は無定形層を、単結晶エピタキシヤ
ル層を酸化したのと同様に、熱酸化することによ
り本発明を実施することができきる。加えて、本
発明のMOSキヤパシタ作製への応用は、以下で
述べるようなFET構造に拡張することができ
る。
ＦＥＴ構造 上に述べた形であるが半絶縁性―族化合物
基板上に形成されたMOSキヤパシタは、第１０
図及び第１１図に示されるようなIGFETのゲー
ト作製に使用できる。IGFETは例を示す目的の
ためにのみ、GaAsFETとして述べる。
両方のIGFETは、その上にｎ―GaAs層１１
２，２１２がエピタキシヤル成長される半絶縁性
単結晶GaAs基板１００及び２００を含む。ｎ―
GaAs（図示されていない）のバツフア層が、典
型的な場合基板上に最初に成長される。FETの
チヤネルはｎ―GaAs層中に形成される。従つ
て、第１０図において、チヤネルはソース１１３
及びドレイン１１５領域間に規定される。これら
の領域はｐ形になつており、典型的な場合、拡散
又はイオン注入により形成される。AlGaAsのエ
ピ層を形成し、次に先に述べたように熱酸化する
ことにより、ｎ―GaAs層１１２上にゲート絶縁
膜１１６′が形成される。次に酸化膜はマスクさ
れ、通常の方式でエツチングされ、ソース及びド
レイン間に局在した酸化物部分を形成する。最後
に、ソース１１３及びドレイン１１５領域、ゲー
酸化膜１１６′上に、電極が形成される。ソース
及びドレイン領域はｐ形として示してあり、
IGFETがノーマリイオフ（チヤネル中に電流が
流れない）を意味するが、それらはｎ形にもで
き、その場合、デバイスはノーマリイオン（チヤ
ネル中に電流が流れる）で、ゲートに適当な負電
圧が印加されることにより、ピンチオフされる。
もちろん、チヤネルはｐ形でもよく、同様の注意
があてはまる。
プレーナ構造になるもう一つのIGFETが第１
１図に示されている。酸化膜２１６′が前のよう
に、チヤネル層２１２上に形成される。ソース及
びドレイン用の窓を形成するため、それはマスク
されエツチングされる。次に、MBFを用いパタ
ーンの形成された酸化膜２１６′上の全体にGaAs
を形成し、窓の中にエピタキシヤルｎ―GaAs層
２１３及び２１５が成長し、同時に酸化膜上に高
抵抗多結晶GaAsが成長するようにする。後者の
プロセスについては、1975年12月23日発行された
米国特許第3928092号の中でW.C.Ballamyが述べ
ている。この場合のゲート絶縁膜は、酸化膜２１
６′と多結晶GaAs層２１７の組合せである。ソー
ス、ドレイン及びゲート電極をそれぞれ形成する
ため、層２１３，２１５，２１７上に標準的な方
法により、金属が被着される。
JP54501461A 1978-08-28 1979-08-21 Expired JPS6214094B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/937,318 US4216036A (en) 1978-08-28 1978-08-28 Self-terminating thermal oxidation of Al-containing group III-V compound layers

Publications (2)

Publication Number Publication Date
JPS55500604A JPS55500604A (ja) 1980-09-04
JPS6214094B2 true JPS6214094B2 (ja) 1987-03-31

Family

ID=25469771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54501461A Expired JPS6214094B2 (ja) 1978-08-28 1979-08-21

Country Status (7)

Country Link
US (1) US4216036A (ja)
EP (1) EP0008898B1 (ja)
JP (1) JPS6214094B2 (ja)
CA (1) CA1121520A (ja)
DE (1) DE2965439D1 (ja)
ES (1) ES8101329A1 (ja)
WO (1) WO1980000521A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US4843450A (en) * 1986-06-16 1989-06-27 International Business Machines Corporation Compound semiconductor interface control
EP0305144A3 (en) * 1987-08-24 1989-03-08 Canon Kabushiki Kaisha Method of forming crystalline compound semiconductor film
AU6964591A (en) * 1989-11-07 1991-05-31 Department Of The Navy Process for producing an aluminum oxide layer on various substrates
US5098857A (en) * 1989-12-22 1992-03-24 International Business Machines Corp. Method of making semi-insulating gallium arsenide by oxygen doping in metal-organic vapor phase epitaxy
US5262360A (en) * 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US5400354A (en) * 1994-02-08 1995-03-21 Ludowise; Michael Laminated upper cladding structure for a light-emitting device
KR0148599B1 (ko) * 1994-11-15 1998-12-01 양승택 유전체 박막상의 무결함 화합물 반도체 박막의 제조방법
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
DE19640005A1 (de) * 1996-09-27 1998-04-02 Siemens Ag Halbleitervorrichtung und Verfahren zu dessen Herstellung
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US5978408A (en) * 1997-02-07 1999-11-02 Xerox Corporation Highly compact vertical cavity surface emitting lasers
US6297538B1 (en) 1998-03-23 2001-10-02 The University Of Delaware Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate
US6599564B1 (en) * 2000-08-09 2003-07-29 The Board Of Trustees Of The University Of Illinois Substrate independent distributed bragg reflector and formation method
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
WO2019066916A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III COMPLEMENTARY TYPE NITRIDE TRANSISTORS WITH COMPLEMENTARY POLARIZATION JUNCTIONS
WO2019066914A1 (en) 2017-09-29 2019-04-04 Intel Corporation III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
WO2019066908A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890169A (en) * 1973-03-26 1975-06-17 Bell Telephone Labor Inc Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing
US3914465A (en) * 1972-09-25 1975-10-21 Bell Telephone Labor Inc Surface passivation of GaAs junction laser devices
FR2217068B1 (ja) * 1973-02-13 1978-10-20 Labo Electronique Physique
US3974002A (en) * 1974-06-10 1976-08-10 Bell Telephone Laboratories, Incorporated MBE growth: gettering contaminants and fabricating heterostructure junction lasers
JPS50159288A (ja) * 1974-06-11 1975-12-23
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
US4070205A (en) * 1976-12-08 1978-01-24 The United States Of America As Represented By The Secretary Of The Air Force Aluminum arsenide eutectic gallium arsenide solar cell
JPS53105177A (en) * 1977-02-24 1978-09-13 Toshiba Corp Manufacture of semiconductor device
US4144634A (en) * 1977-06-28 1979-03-20 Bell Telephone Laboratories, Incorporated Fabrication of gallium arsenide MOS devices

Also Published As

Publication number Publication date
CA1121520A (en) 1982-04-06
EP0008898B1 (en) 1983-05-18
JPS55500604A (ja) 1980-09-04
WO1980000521A1 (en) 1980-03-20
ES483560A0 (es) 1980-12-16
ES8101329A1 (es) 1980-12-16
EP0008898A1 (en) 1980-03-19
DE2965439D1 (en) 1983-07-07
US4216036A (en) 1980-08-05

Similar Documents

Publication Publication Date Title
US4291327A (en) MOS Devices
JPS6214094B2 (ja)
US5442205A (en) Semiconductor heterostructure devices with strained semiconductor layers
Ketterson et al. Characterization of InGaAs/AlGaAs pseudomorphic modulation-doped field-effect transistors
US4827320A (en) Semiconductor device with strained InGaAs layer
US4160261A (en) Mis heterojunction structures
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
KR20000006005A (ko) 비소화갈륨계반도체본체위에산화층을구비한아티클,및아티클의제조방법
US6989556B2 (en) Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US5086321A (en) Unpinned oxide-compound semiconductor structures and method of forming same
US4987095A (en) Method of making unpinned oxide-compound semiconductor structures
EP0249371A2 (en) Semiconductor device including two compound semiconductors, and method of manufacturing such a device
O'connor et al. In 0.53 Ga 0.47 As FET's with insulator-assisted Schottky gates
US5206528A (en) Compound semiconductor field effect transistor having a gate insulator formed of insulative superlattice layer
US4468851A (en) Process for making a heterojunction source-drain insulated gate field-effect transistors utilizing diffusion to form the lattice
US5311045A (en) Field effect devices with ultra-short gates
US4823171A (en) Compound semiconductor device
Cheng et al. Submicrometer self-aligned recessed gate InGaAs MISFET exhibiting very high transconductance
JPH05335346A (ja) 半導体装置及びその製造方法
JPH04277680A (ja) トンネルトランジスタ及びその製造方法
Fink et al. Compositionally graded buffers on GaAs as substrates for Al0. 48In0. 52As/Ga0. 47In0. 53As MODFETs
Lagadas et al. Investigation of low temperature (LT) layers of GaAs grown by MBE: comparison of MESFET and HEMT performance
Tsutsui et al. MESFET's on a GaAs-on-insulator structure
Vaccaro et al. Cadmium sulfide surface stabilization and Schottky barrier enhancement for InP based optoelectronic devices
JPS6068661A (ja) 半導体装置