DE19640005A1 - Halbleitervorrichtung und Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu dessen Herstellung

Info

Publication number
DE19640005A1
DE19640005A1 DE19640005A DE19640005A DE19640005A1 DE 19640005 A1 DE19640005 A1 DE 19640005A1 DE 19640005 A DE19640005 A DE 19640005A DE 19640005 A DE19640005 A DE 19640005A DE 19640005 A1 DE19640005 A1 DE 19640005A1
Authority
DE
Germany
Prior art keywords
semiconductor
iii
semiconductor substrate
functional
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19640005A
Other languages
English (en)
Inventor
Alfred Dipl Phys Lell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19640005A priority Critical patent/DE19640005A1/de
Priority to PCT/DE1997/002038 priority patent/WO1998013864A1/de
Priority to EP97943755A priority patent/EP0864174A1/de
Priority to US09/068,573 priority patent/US6081000A/en
Priority to TW086113267A priority patent/TW451429B/zh
Publication of DE19640005A1 publication Critical patent/DE19640005A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung, bei dem einer ersten Hauptfläche eines III-V-Halbleiter- Substrats mindestens eine funktionelle Halbleiterstruktur zu­ geordnet ist und bei dem die funktionelle Halbleiterstruktur von einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche des III-V-Halbleiter-Substrats elektrisch iso­ liert ist.
Eine derartige Halbleitervorrichtung ist beispielsweise aus Franklin S. Harris, Jr., Applied Optics, Vol. 27, No. 15, pa­ ge 3141, bekannt. Hierin ist ein Fotodioden-Array beschrie­ ben, bei dem auf einem sogenannten semiisolierenden GaAs- Substrat eine Mehrzahl von AlGaAs/GaAs-Fotodioden mono­ lithisch integriert sind.
Weiterhin ist aus G. Müller, M. Honsberg, Journal of Optical Communications 6 (1985), June No. 2, Berlin, Germany, page 42, eine MCRW-Laserstruktur bekannt, die auf einem semiiso­ lierenden GaAs-Substrat aufgebracht ist. Das semiisolierende GaAs-Substrat dient hier dazu, mehrere auf dem Substrat mono­ lithisch integrierte Komponenten voneinander elektrisch zu isolieren.
Die Isolationswirkung von Semiisolierenden Substraten wird über den Einbau tiefer Störstellen-Niveaus (z. B. Cr bzw. C bei GaAs-Substraten und Fe bei InP-Substraten) erreicht. Der Einbau derartiger Dotierstoffe in ein III-V-Kristallgitter bringt jedoch sowohl in der Herstellung als auch in der Hand­ habung eine Reihe von Schwierigkeiten mit sich. So ist es beispielsweise sehr schwierig, diese Dotierstoffe homogen in das III-V-Kristallgitter einzubauen, wodurch die Realisierung einer homogenen Isolationswirkung über die gesamte Fläche ei­ nes semiisolierenden Substrats erheblich erschwert ist. Die Produktionsausbeute bei der Herstellung von Halbleiterbauele­ menten mit semiisolierenden Substraten ist daher z. B. im Vergleich zur Herstellung von Halbleiterbauelementen auf lei­ tenden GaAs-Substraten sehr gering.
Ein weiteres Problem von semiisolierenden Halbleitersubstra­ ten besteht darin, daß ihre Isolationswirkung schon bei mäßi­ ger Temperaturerhöhung drastisch abnimmt, da im Halbleiter­ kristall freie Ladungsträger erzeugt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung der eingangs genannten Art zu entwickeln, bei dem die elektrischen Isolationseigenschaften zwi­ schen der funktionellen Halbleiterstruktur und der zweiten Hauptfläche des des III-V-Halbleiter-Substrats möglichst ge­ ringen Schwankungen unterworfen sind und bei dem die entspre­ chende elektrische Isolationswirkung auch bei üblicherweise im Betrieb von Halbleiterbauelementen auftretenden Tempera­ turerhöhungen, wie sie z. B. insbesondere bei Leistungshalb­ leitern sowie in Kraftfahrzeugen (Umgebungstemperaturschwankungen) vorkommen, ausreichend groß ist.
Diese Aufgabe wird durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Weiter­ bildungen und bevorzugte Ausführungsformen der erfindungsge­ mäßen Halbleitervorrichtung sind Gegenstand der Unteransprü­ che 2 bis 8. Ein bevorzugtes Verfahren zum Herstellen einer erfindungsgemäßen Halbleitervorrichtung ist Gegenstand des Anspruches 9.
Erfindungsgemäß ist bei einer Halbleitervorrichtung der ein­ gangs genannten Art zwischen der funktionellen Halbleiter­ struktur und dem III-V-Halbleiter-Substrat mindestens eine elektrisch isolierende Oxidschicht angeordnet. Dies hat ins­ besondere den Vorteil, daß anstelle eines aufwendig herzu­ stellenden semiisolierenden Substrates ein wesentlich einfa­ cher herstellbares und damit kostengünstigeres leitendes Substrat verwendet werden kann. Die elektrische Isolation der funktionellen Halbleiterstruktur von der zweiten Hauptfläche des III-V-Halbleiter-Substrats übernimmt die elektrisch iso­ lierende Oxidschicht.
Bei einer bevorzugten Weiterbildung der erfindungsgemäßen Halbleitervorrichtung ist ein elektrisch leitendes III-V- Halbleiter-Substrat vorgesehen, das bei Raumtemperatur eine Ladungsträgerkonzentration von <1 · 10¹⁵ cm-3 aufweist. Be­ sonders vorteilhaft ist, wenn das elektrisch leitende III-V- Halbleiter-Substrat bei Raumtemperatur, d. h. bei ca. 20°C, eine Ladungsträgerkonzentration zwischen 1 · 10¹⁶ cm-3 und 1 · 10¹⁹ cm-3 aufweist. Derartige III-V-Halbleiter-Substrate werden für herkömmliche III-V-Halbleiter-Bauelemente in großen Stückzah­ len hergestellt und sind von daher kostengünstig verfügbar.
Bei einer vorteilhaften Ausgestaltung der erfindungsgemäßen Halbleitervorrichtung ist auf der ersten Hauptfläche des do­ tierten III-V-Halbleiter-Substrats eine elektrisch isolieren­ de Oxidschicht, insbesondere eine AlAs-Oxidschicht, aufge­ bracht oder ausgebildet. Auf dieser Oxidschicht ist die funk­ tionelle Halbleiterstruktur angeordnet.
Bei einer weiteren bevorzugten Weiterbildung der erfindungs­ gemäßen Halbleitervorrichtung sind dem elektrisch leitenden III-V-Halbleitersubstrat mindestens zwei monolithisch inte­ grierte funktionelle Halbleiterstrukturen zugeordnet. Auf diese Weise ist eine integrierte Schaltungsanordnung, beste­ hend aus einer Mehrzahl von III-V-Halbleiterbauelementen (funktionelle Halbleiterstrukturen) auf einem einzigen III-V- Halbleitersubstrat einfach zu realisieren.
Bei einer vorteilhaften Ausführungsform der erfindungsgemäßen Halbleitervorrichtung sind mindestens zwei verschiedenartige monolithisch integrierte funktionelle Halbleiterstrukturen auf einem einzigen elektrisch leitenden III-V-Halbleiter- Substrat vorgesehen sind.
Bei einem bevorzugten Verfahren zum Herstellen einer erfin­ dungsgemäßen Halbleitervorrichtung wird zunächst auf einem vorgefertigten leitend dotierten III-V-Halbleitersubstrat ei­ ne elektrisch isolierende Oxidschicht hergestellt. Auf diese wird dann ein aktives Schichtensystem mindesten einer funk­ tionellen Halbleiterstruktur aufgebracht. Nachfolgend werden mittels Durchtrennen (z. B. Trenn-Ätzen oder Ansägen) des ak­ tiven Schichtensystems entlang von Trennlinien zwischen den funktionellen Halbleiterstrukturen bis zur elektrisch isolie­ renden Oxidschicht hin elektrisch voneinander isolierte funk­ tionelle Halbleiterstrukturen hergestellt. Diese können dann natürlich mittels Kontaktmetallisierungen elektrisch mitein­ ander verschaltet und ggf. an extern angeordnete weitere Bau­ elemente angeschlossen werden. Anstelle des Durchtrennens des aktiven Schichtensystems können natürlich auch Trenndiffusio­ nen vorgesehen sein, die die funktionellen Halbleiterstruktu­ ren voneinander elektrisch isolieren. Dabei werden zwischen den funktionellen Halbleiterstrukturen zusätzliche Dotier­ stoffe in das aktive Schichtensystem eingebracht. Derartige Trenndiffusionen sind in der Halbleitertechnik bekannt und werden daher an dieser Stelle nicht näher erläutert.
Die erfindungsgemäße Halbleitervorrichtung wird im weiteren anhand von zwei Ausführungsbeispielen in Verbindung mit den Fig. 1 und 2 näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung einer Schnittansicht eines ersten Ausführungsbeispieles der erfindungsge­ mäßen Halbleitervorrichtung und
Fig. 2 eine schematische Schnittansicht eines zweiten Aus­ führungsbeispieles einer erfindungsgemäßen Halblei­ tervorrichtung.
Bei der funktionellen Halbleiterstruktur 1 von Fig. 1 han­ delt es sich um eine MCRW-Laserstruktur 9. Diese ist auf ei­ ner Schichtenfolge aufgebracht, bestehend aus einem III-V- Halbleitersubstrat 3 und einer auf diesem aufgebrachten oder auf dieser ausgebildeten elektrisch isolierenden Oxidschicht 6. Das III-V-Halbleitersubstrat 3 ist beispielsweise aus n-do­ tiertem GaAs hergestellt und die elektrisch isolierende Oxidschicht 6 besteht beispielsweise aus AlAs-Oxid. Anstelle der Oxidschicht 6 kann auch jede andere geeignete elektrisch isolierende Schicht verwendet sein.
Auf einer einer ersten Hauptfläche 11 des III-V- Halbleitersubstrats 3 - dies ist die Fläche, auf der die er­ ste dotierte III-V-Halbleiterschicht aufgebracht ist - gegen­ überliegenden zweiten Hauptfläche 12 ist eine Metallisie­ rungsschicht 13, z. B. bestehend aus Cr/In, aufgebracht. Die­ se dient beispielsweise dazu, die Halbleitervorrichtung auf eine aus Kupfer gefertigte Wärmesenke aufzulöten. Als Dotier­ stoff für das III-V-Halbleitersubstrat 3 sind z. B. die in der Halbleitertechnik üblicherweise für III-V-Halbleiter ein­ gesetzten Dotierstoffe verwendet. Diese werden daher an die­ ser Stelle nicht näher erläutert.
Auf die elektrisch isolierende Oxidschicht 6 ist die funktio­ nelle Halbleiterstruktur 1 der MCRW-Laserstruktur 9 bei­ spielsweise mittels MOVPE oder MBE aufgebracht. Diese besteht z. B., ausgehend von der elektrisch isolierenden Oxidschicht 6, aus einer n⁺-dotierten GaAs-Schicht 14, einer n-dotierten GaAlAs-Schicht 15, einer aktiven Schicht 16 aus undotiertem GaAs oder aus einer/m aktiven Schichtenfolge/-system, einer p-dotierten GaAlAs-Schicht 17 und einer p⁺-dotierten GaAs- Schicht 18. Die n⁺-dotierte GaAs-Schicht 14 ist beispielswei­ se mit einem aus AuGe/Ni/Au bestehenden n-Kontakt 19 und die p-dotierte GaAlAs-Schicht 17 sowie die p⁺-dotierte GaAs- Schicht 18 ist mit einer p-Kontaktmetallisierung 20, die z. B. aus einer Cr/Au-, Cr/Pt/Au-, Ti/Pt/Au- oder Ti/Au- Schichtenfolge besteht, versehen. Hierbei handelt es sich um eine herkömmliche, dem Fachmann bekannte Struktur eines MCRW- Lasers, die von daher an dieser Stelle keiner näheren Erläu­ terung bedarf.
Selbstverständlich können auf einem III-V-Halbleitersubstrat 3 mit einer elektrisch isolierenden Oxidschicht 6 gemäß dem ersten Ausführungsbeispiel mehrere MCRW-Laserstrukturen 9 ausgebildet sein, die voneinander elektrisch isoliert sind. Hierbei ist ausschließlich die elektrische Isolation durch das Substrat gemeint. Über Metallisierungsbahnen können die einzelnen MCRW-Laserstrukturen natürlich untereinander ver­ schaltet sein.
In Fig. 2 ist ein Ausführungsbeispiel einer erfindungsgemä­ ßen Halbleitervorrichtung dargestellt, bei der eine Mehrzahl von Fotodiodenstrukturen 10 eines Fotodiodenfeldes 8 auf ei­ nem einzigen elektrisch leitenden III-V-Halbleitersubstrat 3 aufgebracht sind. Zwischen den Fotodiodenstrukturen 10 und dem elektrisch leitenden III-V-Halbleitersubstrat 3, das bei­ spielsweise aus n-dotiertem GaAs besteht, ist jeweils eine elektrisch isolierende Oxidschicht 6 angeordnet. Diese be­ steht beispielsweise aus AlAs-Oxid. Die Fotodiodenstrukturen 10 setzen sich, ausgehend von der elektrisch isolierenden Oxidschicht 6 jeweils aus einer n-dotierten GaAs-Schicht 21, einer p-dotierten GaAs-Schicht 22 und einer p-dotierten Al­ GaAs-Schicht 23 zusammen. Die einzelnen voneinander getrenn­ ten Fotodiodenstrukturen 10 sind dadurch hergestellt, daß diese Schichtenfolge entlang von vorgegebenen Trennungslinien beispielsweise mittels Ätzgräben 24 durchtrennt sind. Die In­ nenseiten der Ätzgräben 24 sind mit einer beispielsweise aus SiO₂ bestehenden Isolationsschicht 25 versehen, auf der wie­ derum eine Metallisierungsschicht 26 aufgebracht ist, über die die einzelnen Fotodiodenstrukturen 10 seriell miteinander verschaltet sind.
Auch bei dieser Halbleitervorrichtung handelt es sich um ein herkömmliches dem Fachmann bekanntes Halbleiterbauelement und wird von daher an dieser Stelle nicht näher erläutert.
Selbstverständlich kann bei der erfindungsgemäßen Halbleiter­ vorrichtung anstelle des in den Ausführungsbeispielen genann­ ten III-V-Halbleitersubstrats aus GaAs je nach Art der auf das Substrat aufzubringenden funktionellen Halbleiterstruktur auch jedes andere III-V-Halbleitermaterial verwendet werden. Ebenso kann es natürlich auch p-leitend ausgebildet sein. Die elektrisch isolierende Oxidschicht ist dann entsprechend an­ zupassen.
Ein Vorteil von leitenden III-V-Halbleitersubstraten gegen­ über semiisolierenden Substraten besteht darin, daß das Kri­ stallzuchtverfahren wesentlich einfacher zu beherrschen ist. Dies führt zu homogeneren Wafern, deren Dotierstoff (im all­ gemeinen Si) sich zudem durch geringere Diffusionseffekte auszeichnet.
Vorteilhafterweise ist die elektrisch isolierende Oxidschicht 6 zwischen dem dotierten III-V-Halbleitersubstrat 3 und dem aktiven Epitaxieschicht-System (funktionelle Halbleiterstruk­ tur 1) eine oxidierte AlAs-Epitaxieschicht (gilt für beide Ausführungsbeispiele).
Die Oxidation der AlAs-Schicht kann entweder durch gezielte Verunreinigung während der Epitaxie oder durch eine 2-Stufen- Epitaxie erfolgen, bei der zunächst eine AlAs-Schicht auf das III-V-Halbleitersubstrat 3 aufgewachsen und anschließend an Luft oxidiert wird. Nachfolgend wird das aktive Epitaxie- Schicht-System auf die AlAs-Schicht aufgewachsen.
Ebenso kann aber auch das aktive Epitaxieschicht System auf die noch nicht oxidierte AlAs-Epitaxieschicht aufgebracht werden. Die Oxidation der AlAs-Schicht erfolgt dann mittels Oxidation des fertig prozessierte Bauteils. Im allgemeinen reicht dazu die durch das Bauteil-Trennen (Vereinzeln eines Wafers) freigelegte Seitenfläche zu der gewünschten Oxidation der AlAs-Schicht aus.
Selbstverständlich ist erfindungsgemäß auch vorgesehen, ver­ schiedenartige funktionelle Halbleiterstrukturen, z. B. Pho­ todioden, Leuchtdioden, Transistoren usw., auf ein und dem­ selben elektrisch leitenden III-V-Halbleitersubstrat anzuord­ nen.
Bezugszeichenliste
1 Funktionelle Halbleiterstruktur
3 III-V-Halbleitersubstrat
6 elektrisch isolierende Oxidschicht
8 Fotodiodenfeld
9 MCRW-Laserstruktur
10 Fotodiodenstruktur
11 erste Hauptfläche
12 zweite Hauptfläche
13 Metallisierungsschicht
14 n⁺-dotierte GaAs-Schicht
15 n-dotierte GaAlAs-Schicht
16 aktive Schicht aus undotiertem GaAs
17 p-dotierte GaAlAs-Schicht
18 p⁺-dotierte GaAs-Schicht
19 n-Kontakt
20 p-Kontaktmetallisierung
21 n-dotierte GaAs-Schicht
22 p-dotierte GaAs-Schicht
23 p-dotierte AlGaAs-Schicht
24 Ätzgraben
25 Isolationsschicht
26 Metallisierungsschicht

Claims (9)

1. Halbleitervorrichtung, bei dem einer ersten Hauptfläche eines III-V-Halbleiter-Substrats (3) mindestens eine funktio­ nelle Halbleiterstruktur (1) zugeordnet ist und bei dem die funktionelle Halbleiterstruktur (1) von einer der ersten Hauptfläche (11) gegenüberliegenden zweiten Hauptfläche (12) des III-V-Halbleiter-Substrats (3) elektrisch isoliert ist, dadurch gekennzeichnet, daß zwischen der funktionellen Halbleiterstruktur (1) und dem III-V- Halbleiter-Substrat (3) mindestens eine elektrisch isolieren­ de Oxidschicht (6) vorgesehen ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein elektrisch leitendes III-V-Halbleiter-Substrat (3) vorge­ sehen ist, das bei Raumtemperatur eine Ladungsträgerkonzen­ tration von größer als 1 · 10¹⁵ cm-3 aufweist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das elektrisch leitende III-V-Halbleiter-Substrat (3) bei Raumtemperatur eine Ladungsträgerkonzentration zwischen 1 · 10¹⁶ cm-3 und 1 · 10¹⁹ cm-3 aufweist.
4. Halbleitervorrichtung einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen III-V-Halbleiter-Substrat (3) und funktioneller Halbleiterstruktur (1) eine AlAs-Oxidschicht angeordnet ist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als funktionelle Halbleiterstruktur (1) eine MCRW- Laserstruktur (9) vorgesehen ist.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als funktionelle Halbleiterstrukturen (1) Photodiodenstruktu­ ren (10) vorgesehen sind, die ein Photodiodenfeld (8) bilden.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß minde­ stens zwei monolithisch integrierte funktionelle Halbleiter­ strukturen (1) auf dem elektrisch leitenden III-V-Halbleiter- Substrat (3) vorgesehen sind und daß zwischen jeder der funk­ tionellen Halbleiterstrukturen (1) und dem elektrisch leiten­ den III-V-Halbleiter-Substrat (3) mindestens eine elektrisch isolierende Oxidschicht (6) angeordnet ist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß minde­ stens zwei verschiedenartige monolithisch integrierte funk­ tionelle Halbleiterstrukturen (1) auf dem elektrisch leiten­ den III-V-Halbleiter-Substrat (3) vorgesehen sind.
9. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch die Verfahrensschritte:
  • a) Herstellen des elektrisch leitenden III-V-Halbleiter- Substrats (3),
  • b) Aufbringen oder Ausbilden der elektrisch isolierenden Oxidschicht (6) auf das elektrisch leitende III-V- Halbleitersubstrat (3),
  • c) Aufbringen eines aktiven Schichtensystems auf die elek­ trisch isolierende Oxidschicht (6) und
  • d) Herstellen von mindestens zwei elektrisch voneinander iso­ lierten funktionellen Halbleiterstrukturen (1) mittels Durchtrennen des aktiven Schichtensystems bis zur elek­ trisch isolierenden Oxidschicht (6) hin entlang von Trenn­ linien zwischen den funktionellen Halbleiterstrukturen.
DE19640005A 1996-09-27 1996-09-27 Halbleitervorrichtung und Verfahren zu dessen Herstellung Withdrawn DE19640005A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19640005A DE19640005A1 (de) 1996-09-27 1996-09-27 Halbleitervorrichtung und Verfahren zu dessen Herstellung
PCT/DE1997/002038 WO1998013864A1 (de) 1996-09-27 1997-09-11 Optoelektronische halbleitervorrichtung und verfahren zu dessen herstellung
EP97943755A EP0864174A1 (de) 1996-09-27 1997-09-11 Optoelektronische halbleitervorrichtung und verfahren zu dessen herstellung
US09/068,573 US6081000A (en) 1996-09-27 1997-09-11 AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof
TW086113267A TW451429B (en) 1996-09-27 1997-09-12 Opto-electronic semiconductor device and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19640005A DE19640005A1 (de) 1996-09-27 1996-09-27 Halbleitervorrichtung und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE19640005A1 true DE19640005A1 (de) 1998-04-02

Family

ID=7807228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19640005A Withdrawn DE19640005A1 (de) 1996-09-27 1996-09-27 Halbleitervorrichtung und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US6081000A (de)
EP (1) EP0864174A1 (de)
DE (1) DE19640005A1 (de)
TW (1) TW451429B (de)
WO (1) WO1998013864A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842217A1 (de) * 1998-09-15 2000-03-23 Siemens Ag Verfahren zur Herstellung einer Stufe auf der Oberfläche eines Substrats aus Halbleitermaterial, Anwendung des Verfahrens und Substrat mit einer Stufe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518080B2 (en) * 2001-06-19 2003-02-11 Sensors Unlimited, Inc. Method of fabricating low dark current photodiode arrays

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332451A (en) * 1991-04-30 1994-07-26 Sumitomo Chemical Company, Limited Epitaxially grown compound-semiconductor crystal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982265A (en) * 1975-09-19 1976-09-21 Bell Telephone Laboratories, Incorporated Devices containing aluminum-V semiconductor and method for making
US4291327A (en) * 1978-08-28 1981-09-22 Bell Telephone Laboratories, Incorporated MOS Devices
US4216036A (en) * 1978-08-28 1980-08-05 Bell Telephone Laboratories, Incorporated Self-terminating thermal oxidation of Al-containing group III-V compound layers
US5411914A (en) * 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
US5262360A (en) * 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US5371384A (en) * 1993-06-24 1994-12-06 Sony Corporation Solid state imaging device having a light emitting diode
KR0148599B1 (ko) * 1994-11-15 1998-12-01 양승택 유전체 박막상의 무결함 화합물 반도체 박막의 제조방법
US5528616A (en) * 1995-04-24 1996-06-18 International Business Machines Corporation Asymmetric dual waveguide laser
JP3905935B2 (ja) * 1995-09-01 2007-04-18 株式会社東芝 半導体素子及び半導体素子の製造方法
US6008506A (en) * 1996-04-25 1999-12-28 Nec Corporation SOI optical semiconductor device
JP3814880B2 (ja) * 1996-08-05 2006-08-30 富士ゼロックス株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332451A (en) * 1991-04-30 1994-07-26 Sumitomo Chemical Company, Limited Epitaxially grown compound-semiconductor crystal

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HARRIS, Franklin S., in Applied Optics, Vol. 27, No. 15, 3141 *
KIM, B. et al, in IEEE Electron Device Letters, Vol. EDL-5, No. 11, 494-495 *
MÜLLER, G. et al, in J. of Optical Communica- tions, 6 (1985) 2, 42-43 *
SCHADE: Mikroelektroniktechnologie, Verlag Technik GmbH, München 1991, S. 104-105 *
TSUTSUI, K. et al, in IEEE Electron Device Letters, Vol EDL-8, No. 6, 277-279 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842217A1 (de) * 1998-09-15 2000-03-23 Siemens Ag Verfahren zur Herstellung einer Stufe auf der Oberfläche eines Substrats aus Halbleitermaterial, Anwendung des Verfahrens und Substrat mit einer Stufe

Also Published As

Publication number Publication date
TW451429B (en) 2001-08-21
US6081000A (en) 2000-06-27
EP0864174A1 (de) 1998-09-16
WO1998013864A1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
DE19640003B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE69108605T2 (de) Herstellungsverfahren einer integrierten Halbleiter-Lichtleiter-Lichtdetektor-Struktur.
DE3650287T2 (de) Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0450274A1 (de) Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2721397B2 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-HaIbleiterbauelententes
DE3034894C2 (de)
DE69126230T2 (de) Silizium-Photodiode für monolithisch integrierte Schaltungen und Herstellungsverfahren
DE69123280T2 (de) Halbleitervorrichtung mit lichtempfindlichem Element und Verfahren zu deren Herstellung
DE19900610B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
WO2018109193A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
EP0400399A2 (de) Monolithisch integrierte Photodiode-FET-Kombination
DE3882251T2 (de) Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken.
EP0390061B1 (de) Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module
DE3851991T2 (de) Bipolartransistoren.
EP0258530A2 (de) Photoempfänger
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE19640005A1 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal