JPS61177782A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61177782A
JPS61177782A JP61013959A JP1395986A JPS61177782A JP S61177782 A JPS61177782 A JP S61177782A JP 61013959 A JP61013959 A JP 61013959A JP 1395986 A JP1395986 A JP 1395986A JP S61177782 A JPS61177782 A JP S61177782A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
semiconductor device
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61013959A
Other languages
English (en)
Other versions
JPH07123164B2 (ja
Inventor
ヨハヒム・ヘルマン・ヴオルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS61177782A publication Critical patent/JPS61177782A/ja
Publication of JPH07123164B2 publication Critical patent/JPH07123164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、小さなバンドギャップを有する第1半導体層
と大きなバンドギャップを有する第2半導体層との間に
少なくとも1個のヘテロ接合を有する層構造を見える半
導体本体を有し、第2半導体層から第1半導体層への電
荷キャリアの拡散により第1半導体層内のヘテロ接合の
近傍に略々二次元状の電荷キャリアガスが形成され、該
電荷キャリアガスはメサ状に突出する前記層構造の部分
内に位置する領域に実質的に制限され、該メサ状部は電
極で覆われずに少なくとも部分的に露出する側壁を有し
ている半導体装置に関するものである。斯かる半導体装
置は「半導体技術」西沢著、1982年東京1第258
〜271頁(特に第19.13図)から既知である。こ
の本にはラテラルHBMT (HighElectro
n Mobility Transistor)装置が
開示されており、この装置においては小バンドギャップ
を有する半導体層と大バンドギャップを有する半導体層
との間のヘテロ接合の近傍に二次元状の電子ガス、が小
バンドギャップを有する層内に形成される。これは、ヘ
テロ接合近傍に生ずるバンドの湾曲の影響の下で、小バ
ンドギャップを有する半導体材料内にヘテロ接合から小
距離の位置に電位の最大点、即ち電子エネルギーの最小
点が発生する事実に起因する。大バンドギャップを有す
る半導体材料から小バンドギャップを有する半導体材料
内への電子の拡散により、厚みが極めて小さく従って実
際上二次元状の電子雲が小バンドギャップの半導体材料
内に形成される。そこに存在する電子は著しく高い移動
度を有する。これは、これらの電子はこれらの電子が出
たドナーイオンから空間的に離間されているためである
。これに記載されているHEMT構造では、二次元状電
子ガスがソース領域からドレイン領域への電流チャンネ
ルを形成し、その電子濃度をソース及びドレイン電極間
のチャンネル領域上に設けたゲート電極で制御できるよ
うにしである。
ソース及びドレイン領域を半導体ウェファ上に並設した
ラテラルトランジスタとは別に、斯かる層構造はいわゆ
るパリスティック(ballistic)  )ランジ
スタの形態に使用することもできる。バーチカルバリス
ティックヘテロ接合トランジスタが例えば欧州特許出願
公告第0084393A2号に開示されている。この場
合には小バンドギャップを有する極めて薄い第1半導体
層が、大バンドギャップを有しドレイン電極として作用
する第2半導体層とソース電極として作用する第3半導
体層との間に設けられる。この薄い第1半導体層内には
二次元状電子ガスが形成され、この電子ガスがゲート電
極として作用し、その電位が第1半導体層上に設けられ
た接続接点により決定れれる。ソース電極からドレイン
電極へと移動する電荷キャリアは第1半導体層を実際上
二次元状電子ガスと相互作用することなく横断する。従
って、この場合にはソース電極からドレイン電極への電
流は実際上二次元状電子ガスに垂直で、前記接続接点を
介して電子ガスの電位を変化させることにより制御され
る。
一般に上述の半導体装置の二次元状電荷キャリアガスが
形成される能動部分は所定の領域、例えばHEMT装置
のチャンネル領域に制限するのが望ましい。この目的の
ために、既知の装置においてはこの領域を殆どの場合層
構造のメサ状部に制限している。既知の装置においては
このメサ状部を小バンドギャップを有する第1半導体層
が完全に食刻されるまで食刻している。この場合二次元
状電荷キャリアガスはメサ領域に完全に制限されるが、
斯る構造は重大な欠点を有する。実際上この場合には第
1半導体層はメサの側壁で終端する。これかためこの第
1半導体層に、エネルギーバンドの湾曲を有する新しい
表面(側面)が与えられる。
斯る表面又はその近くに常に存在する“トラップ”のた
めにメサの側面近くにおいて二次元状電荷キャリアガス
から電荷キャリアが消滅し、小バンドギャップを有する
第1半導体層の電気伝導度の大部分が失われることにな
る。このことは特に二次元状電荷キャリアガスが装置の
主電流を搬送する場合に欠点になること明らかである。
メサ形状に突出する層構造の部分が極めて小さいときは
、略々全での電荷キャリアが側面で消滅して小バンドギ
ャップを有する第1半導体層の電気伝導度が略々零にま
で減少することもありうる。
本発明の目的は、二次元状電荷キャリアガスをメサ形に
突出する層構造の部分に実質的に制限するがメサの側面
近くでの電荷キャリアの消滅又はトラップが避けられる
ようにした新規な構造を有する上述した種類の半導体装
置を提供することにある。
本発明は頭書に記載した種類の半導体装置において、メ
サ状部の側壁を少なくともその露出部分の区域において
大バンドギャップを有する第2半導体層内まで延在させ
るが、小バンドギャップを有する第1半導体層まで延在
させないことを特徴とする。
本発明は、二次元状電荷キャリアガスをメサ領域内に有
効に制限することはメサを第2半導体層までに制限して
第1半導体層内まで又はこれを貫通するまでエツチング
しなくても得られる事実を確かめ、斯る認識に基づいて
為したものである。
このようにすると、上述の欠点を生ずるトラップを有す
る第1半導体層の端面が形成されることが避けられると
共に、装置を通常の如く動作させることができ、この種
の既知の装置の他の全ての利点をそのまま維持すること
ができる。
本願明細書において、メサの側壁とは、ペテロ接合及び
メサの表面に平行に延在しないメサの側面を意味する。
二次元状電荷キャリアガスは前記半導体層の材料および
導電型に応じて電子又は正孔らか成るものとすることが
できる。一般に電子の移動度の方が正孔の移動度より高
いため、特に電流導通を二次元状電荷キャリアガスによ
り生じさせる応用例においては電荷キャリアを供給する
必要がある大バンドギャップを有する半導体層を少なく
とも部分的にn導電型にする。第1半導体層内ではヘテ
ロ接合の近くで伝導帯の下端を第2半導体層内の伝導帯
の下端及びフェルミレベルより低くして第1半導体層内
に電子に対するエネルギー最小部を生じさせて二次元状
電子ガスが形成されるようにする。実際には大バンドギ
ャップを有するn導電型第2半導体層の材料を砒化ガリ
ウムアルミニウムとし、小バンドギャップを有する第1
半導体層   ′の材料を砒化ガリウムとするのが好適
である。これらの材料の工業的および電気的特性は良好
であって公知である。しかし、他の半導体材料、例えば
他の■−■又はII−IV化化合物−はそれらの混晶、
又はゲルマニウム、シリコンのような元素半導体を第1
及び第2半導体層の一方又は両方に使用することもでき
る。
技術上の観点から(例えばn型ドーピングよりp型ドー
ピングの方が行ない易い半導体材料を使用するとき)又
は他の理由のために二次元状正孔ガスを用いる装置が望
ましい場合がある。この場合には正孔を供給する大きな
バンドギャップを有する第2半導体層の少なくとも一部
分をpg導電型すると共に、ヘテロ接合の区域において
第1半導体層内の価電子帯の上端が第2半導体層内の価
電子帯の上端及びフヱルミレベルより高くなルヨうにし
て第1半導体層内に“正孔ガス”が形成されるようにす
る必要がある。
本発明半導体装置を二次元状電荷キャリアガスか電流チ
ャンネルを構成するトランジスタとするときは、大バン
ドギャップを有する第2半導体層は動作状態中この層が
実質的に完全に空乏化されるようなドーピング濃度及び
厚さを有するものとするのが有利である。この場合、ソ
ース電極からドレイン電極への電流は、高い移動度を有
する電荷キャリアから成る電荷キャリアガスによって完
全に流れるようになる。
他の重要な好適例においては、第2半導体層をヘテロ接
合に隣接する不純物無添加の少なくとも1個の第1サブ
層と、該第1サブ層に隣接して二次元状電荷キャリアガ
スのための電荷キャリアを供給する不純物添加第2サブ
層とを有する複合層とし、メサの側壁は最大で前記第1
サブ層までしか延在させないようにする。この第1サブ
層は第2サブ層の活性イオン(ドナー又はアクセプタイ
オン)を二次元状電荷キャリアガスから遠くへ移動させ
てそこに存在する電荷キャリアの移動度を増大させる作
用をする。
ここで、“不純物無添加”とは故意に不純物添加しない
ことを意味する。従ってこれは不純物無添加層がドナー
やアクセプタを全く含まないことを意味するものではな
い。
小バンドギャップを有する第1半導体層は一般に基板上
に設けられる。この目的のためには例えば半絶縁砒化ガ
リウムの実質的に絶縁性の基板を選択するのが好適であ
り、この基板上にバッファ層を設けて前記層の構造のエ
ピタキシャル成長をできるだけ転移が生じないように行
ない得るようにすることができる。
大バンドギャップを有する第2半導体層を例えば砒化ガ
リウムアルミニウムのような接点の形成が困難な材料で
構成するときは第2半導体層の少なくとも接点を形成す
べき部分に砒化ガリウムのような他の半導体材料のハイ
ドープ接点層を設けるのが有利である。
本発明はヘテロ接合に平行な方向に見た層構造のメサ部
の最小寸法が2μm以下の半導体装置に特に重要である
。斯る小寸法の場合には、メサの各点がメサの側面に近
接して位置するために前述したようにメサの側面におけ
る電荷キャリアのトラッピングにより二次元状電荷キャ
リアガスの全部が消滅してしまう慣れがある。このこと
は特に0.50μm以下の寸法を有するメサにあてはま
り、この場合には既知の装置においては実際上全ての場
合に上記の二次元状電荷キャリアガスの消滅が生ずる。
図面につき本発明を説明する。
各図は線図であって、正しいスケールで描いてな(、特
に厚さ方向の寸法を大きく拡大しである。
断面図において、同一の導電型の半導体領域は同一の方
向のクロスハツチをつけである。また、対応する部分は
同一の符号で示しである。
第1図は二次元状電荷キャリアガスを用いる半導体装置
の一例の平面図を示し、本例はHEMT (HighE
lectron Mobility Transist
or)型の半導体装置である。第2a及び3a図は既知
のHEMT装置の場合の第1図の■−■線及びm−m線
上の断面構造を示す。
この装置は本例では基板10上に位置する小バンドギャ
ップを有する第1半導体層1と、大バンドギャップを有
する第2半導体層2 (A、B)を具える半導体本体を
有する。第1及び第2半導体層は両層が互に接合する部
分にヘテロ接合3を形成する。後に詳述するように、第
2半導体層2から第1半導体層1への電極キャリアの拡
散により第1半導体層1内に、ヘテロ接合30近くに電
荷キャリアの雲が形成される。雲4の厚さはその表面積
に対して極めて小さいため、この雲は略々二次元状の電
荷キャリアガスとみなすことができる。
この二次元状の電荷キャリアガス4は各断面図に点線で
示してあり、メサ形に突出する層構造の部分5内の領域
に実質的に制限される。このメサ状部5の上表面の周縁
を第1図に実線で示しである。
メサ部5上にはソース及びドレインオーム電極S及びD
が設けられ、これら電極は合金で形成され、合金領域7
及び8を介して二次元状の電荷キャリアガス4と接触す
る。ソース及びドレイン電極間にはゲート電極Gが配置
され、このゲート電極は障壁層(ショットキー接合、P
n接合又は絶縁層)を介して第2半導体層2A 、 H
に接続される。
メサ部5は少くとも電極で覆われずに部分的に露出シて
いる側壁6を有している。
第4図は上述の層構造の層1,2A及び2B内の伝導帯
及び価電子帯の変化を線図的に示すものである。−例と
して、ここでは層1は不純物無添加(アンドープ)、即
ち故意に不純物をドープしてない砒下ガリウムから成り
、層2^及び2BはA1.、。
Ga(、、7ASの組成の砒化ガリウムアルミニウムか
ら成るものとする。更に、層2Aはアンドープ層であり
、層2Bは例えば10”原子/am3のシリコンをドー
ピングしたn型ドープ層であるものとする。層1.2^
及び2Bの厚さはそれぞれ2 pts s 20nm、
及び40nmであるものとする。
第4図に示すように(実線)、層1及び2^間のヘテロ
接合3の区域において層1内の伝導帯の下端(Be)が
層2内の伝導帯の下端及びフェルミレベルE、より低く
なる。その結果、電子が層2Bから層2Aを経て層1内
に拡散することができ、これら電子はヘテロ接合3の近
傍にEFより低いエネルギー状B(第4図に横ハツチ線
で示しである)で到達し、上述の二次元状の電荷キャリ
アガス、本例では電子ガス(4)を形成する。
この電子ガスの電子を供給した層2B内のドナーイオン
を第4図にN、で示しである。アンドープ層2Aはこれ
らのイオンを電子ガス4から一層遠くへ追い払い、そこ
に存在する電子の移動度を増大するよう作用する。しか
し、この層2Aは絶対に必要であるわけではない。
第2a及び38図に示す断面構造の既知の装置において
は、メサ状部5の側壁6が第2半導体層2IA、B)と
第1半導体層1を横切って基板10内まで延在している
。ソース及びドレイン電極(S。
D、7.8)が存在しない区域においては電荷キャリア
ガス4は側壁6まで延在する。そして表面6の近傍に存
在するトラップ、結晶欠陥、吸収原子等のために、この
表面の近くにおいて電子キャリアガス4がトラップされ
て電荷キャリアが電気伝導に役立たなくなる。従って、
メサ5の断面積が極めて小さい場合には二次元状の電荷
キャリアガス4が完全に消滅してしまうことさえ起こり
得る。
第2b及び3b図は平面図が第1図と同一の類似の半導
体装置のn−n線及び■−■線上の断面図を示す。しか
し第2b及び3b図は第28及び38図に対比して本発
明装置の断面構造を示すものである。
本発明においては(第2b図参照)、メサ状部5の側壁
6の少なくとも電極が設けられない部分を大バンドギャ
ップを有する半導体層2内まで延在させるが小バンドギ
ャップを有する第1半導体層1まで延在させない。この
場合には二次元状電荷キャリアガス4が電子又は正孔の
トラップを有する側壁6により遮断されないが、それに
もかかわらず電荷キャリアガスは実質的にメサ5の領域
に制限される。つまり、メサの外側においては表面6が
ヘテロ接合3のすぐそばに近接するため第2半導体層2
 (A、B)内のドナーイオンの大部分が除去されると
共に発生するバンドの湾曲のために二次元状電子ガスは
形成されない。第4図にける層2Bの厚さを零又は少な
くとも極めて小さくした場合の伝導帯と価電子帯の変化
を示す。この場合には第1半導体層1内のヘテロ接合3
の近傍に電荷キャリアのためのエネルギー最小点が存在
せず、この事実のためにメサ5の周囲には二次元状電子
ガスは形成されない。
第2b及び3b図に示す例においては、基板loを例え
ば極めて高い固有抵抗の半絶縁砒化ガリウムとすること
ができ、この基板には次の層構造のエピタキシャル成長
を容易にするために砒化ガリウムの成長バッファ層を設
けることができる。次に、例えば2μmの厚さのアンド
ープ砒化ガリウムの層lを、次いで八IXGap−,A
s (例えばx =0.3)の20nm厚のアンドープ
層2^と、同じ半導体材料であるが10”原子/cff
I3のシリコンドーピングfm 度を有すると共に厚さ
が例えば40nmのn型層2Bを基板10上に順次成長
させ、好ましくは更にハイドープ砒化ガリウム最上層1
1を設けてその上にソース及びドレイン電極を設ける。
その理由はAIX Ga+−xAs層上にはオーム接点
を容易に形成し得ないためである。ソース及びドレイン
電極の外側では層11を除去することができる。次いで
ゲート電極Gをソースおよびドレイン電極(S、D、7
.8)間に設け、層2Bと例えば整流ショットキー接合
を形成させ、これにより二次元状電子ガスの電気伝導度
が制御される。このように構成されたHEMT装置は前
述の文献“半導体技術”西沢著、第1j、 3章、第2
65〜266真の既知の装置について記載されているの
と同様にしてエンハンスメントモードとデプリーション
モードの両モードの動作に好適なものとすることができ
る。ソース及びドレイン電極の材料は例えばAu −G
e/Auとすることができると共にゲート電極の材料は
Ti/Pt/Auとすることができるが、他の金属又は
合金を使用することもできる。メサの表面及び側壁は、
必要に応じ、電極で覆われてない部分を絶縁層で覆うこ
とができる。
各層の厚さの好適な選択値は、例えば層1:1.5〜4
.5 μm ; 層2八 : 5〜40nm  (x 
 =0.2 〜1の場合)及び層2B : 30〜60
nmの厚さで層(2A。
B)が動作中完全に空乏化される厚さである。
第5及び6図は本発明半導体装置の他の例を示す。第5
図はいわゆるパリスティックトランジスタの平面図を、
第6図はそのIV−IV綿線上断面図を示す。
上述した実施例について説明した半導体装置と同様に、
この半導体装置は小バンドギャップを有する第1半導体
層1と、この第1層とヘテロ接合3を形成する大バンド
ギャップを有する第2半導体層2を具える。本例では、
層1は厚さが例えば50nI11の砒化ガリウムのアン
ドープ層である。層2は組成が八Io、 zGao、 
?ASで例えば10”St原子/cm”のドーピング濃
度及び1100nの厚さを有する砒化ガリウムアルミニ
ウムのn型層である。層11は砒化ガリウムのハイドー
プn型接点層である。この接点層11にアノード接点A
を設けると共に、層1に環状のゲート接点Gを設け、基
板にカソード接点Kを設ける。本例では、基板は砒化ガ
リウムの、     ハイドープn型層20の上に例え
ば25nmの厚さの砒化ガリウムアルミニウムのアンド
ープ層22を堆積したものとする。これら接点で覆われ
ない半導体表面を例えば酸化シリコンの絶縁層21で被
覆する。
本例においても、アノードとカソードとの間に印加され
る電界の影響の下で層1内に二次元状電子ガス4が形成
れれ、その電位をゲート接点Gにより変化させることが
できる。
層1は十分に薄くて、印加電界の影響の下で層20から
層22を経てアノード及びカソード間の層1に垂直に注
入された電子が層1を実際上池の粒子又はフォノンと相
互作用することなく、即ち“弾道的”に横断し得る。N
22はこれらの電子が“熱い”電子として層lを横断す
るに十分な量のエネルギーをこれら電子に与える作用を
する。この場合、二次元状電子ガス4は前述の欧州特許
出願6284393号に記載されているようにカッ、−
ドからアノードへの電子流を制御するゲート電極として
作用する。
本例でも二次元状電子ガス4はメサ状部内の領域に制限
される。メサ状部の縁は同様に符号5で示しである。本
例でもメサの側壁6が第1半導体層1を横切って延在し
てこの層の端面を形成するときは二次元状電子ガス4が
表面効果により少なくとも部分的に消滅する惧れがある
。しかし、本発明では側壁6が層1内まで延在せず、メ
サ5の底面かヘテロ接合3から所定の距離にあるため(
第6図参照)、上述の問題は回避される。
図示のパリスティックトランジスタの実施例は最も簡単
な例で、本発明の理解を容易にするために例示したにす
ぎない。実際にはパリスティックトランジスタには多く
の場合多数の層が存在し、層2を最初の例のように数個
の層で構成して例えば二次元状電子ガスの電子を層2内
のドナーイオンから一層有効に離間させることができる
本発明は上述した例にのみ限定されず、メサの側面と接
触する二次元状電荷キャリアガスがこの側面近くの電荷
キャリアのトラップにより完全に又は部分的に消滅され
る全ての場合に使用することができるものである。更に
、上述の実施例に使用した材料GaAs及び^IyGa
+−XAsの代りに、それぞれ異なるバンドギャップを
有する他の半導体材料を使用することもできる。例えば
、InP 、 InAs +InSb 、 GaP 、
 5aSb等のm−v化合物及びそれらの混晶、CdS
e + CdTe + CdS 、 Zn5e + Z
nO等の■−IV化合物及びそれらの混晶、又はGe 
、 Stのような元素半導体が好適である。場合によっ
ては二次元状電子ガスの代りに二次元状正孔ガスを使用
することもあり、この場合には上述の装置のn型層をp
型層と置換すると共に印加電圧を逆極性にすればよい。
【図面の簡単な説明】
第1図は本発明半導体装置の一実施例の平面図、第2a
及び3e図は第1図に示す平面構造を有する既知の半導
体装置のn−n線及びm−m線上の断面図、 第2b及び3bgは第1図に示す平面構造を有する本発
明半導体装置の■−■線及びm−m線上の断面図、 第4図は本発明半導体装置のエネルギーバンド構造を示
す図、 第5図は本発明半導体装置の他の実施例の平面図、 第6図は第5図に示す半導体装置のIV−IV綿線上断
面図である。 1・・・第1半導体層    2A、 2B・・・第2
半導体層3・・・ヘテロ接合

Claims (1)

  1. 【特許請求の範囲】 1、小さなバンドギャップを有する第1半導体層と大き
    なバンドギャップを有する第2半導体層との間に少なく
    とも1個のヘテロ接合を有する層構造を見える半導体本
    体を有し、第2半導体層から第1半導体層への電荷キャ
    リアの拡散により第1半導体層内のヘテロ接合の近傍に
    略々二次元状の電荷キャリアガスが形成され、該電荷キ
    ャリアガスはメサ状に突出する前記層構造の部分内に位
    置する領域に実質的に制限され、該メサ状部は電極で覆
    われずに少なくとも部分的に露出する側壁を有している
    半導体装置において、メサ状部の側壁を少くともその露
    出部分の区域において大バンドギャップを有する第2半
    導体層内まで延在させてあるが小バンドギャップを有す
    る第1半導体層まで延在させてないことを特徴とする半
    導体装置。 2、特許請求の範囲第1項に記載の半導体装置において
    、大バンドギャップを有する第2半導体層が少なくとも
    部分的にn導電型であり、且つヘテロ接合の区域におい
    て第1半導体層内の伝導帯の下端が第2半導体層内の伝
    導帯の下端及びフェルミレベルより低くて二次元状の電
    子ガスが第1半導体層内に形成されるようにしてあるこ
    とを特徴とする半導体装置。 3、特許請求の範囲第1項に記載の半導体装置において
    、大バンドギャップを有する第2半導体層が少なくとも
    部分的にn型砒化ガリウムアルミニウムから成り、小バ
    ンドギャップを有する第1半導体層は砒化ガリウムから
    成ることを特徴とする半導体装置。 4、特許請求の範囲第1項〜第3項の何れかに記載の半
    導体装置において、大バンドギャップを有する第2半導
    体層はヘテロ接合に隣接する少なくとも1個の不純物無
    添加第1サブ層と、該第1サブ層に隣接して二次元状の
    電荷キャリアガスの電荷キャリアを供給する不純物添加
    第2サブ層とを具えていることを特徴とする半導体装置
    。 5、特許請求の範囲第4項に記載の半導体装置において
    、メサ状部の側壁は最大で第1サブ層まで延在している
    ことを特徴とする半導体装置。 6、二次元状の電荷キャリアガスがHEMT型トランジ
    スタの電流チャンネルを構成する特許請求の範囲第1項
    〜第5項の何れかに記載の半導体装置において、大バン
    ドギャップを有する第2半導体層は動作中に該第2半導
    体層が完全に空乏化されるようなドーピング濃度及び厚
    さを有していることを特徴とする半導体装置。 7、特許請求の範囲第1項〜第6項の何れかに記載の半
    導体装置において、小バンドギャップを有する第1半導
    体層は少なくとも一部が半絶縁砒化ガリウムから成る基
    板上に設けてあることを特徴とする半導体装置。 8、特許請求の範囲第1項〜第7項の何れかに記載の半
    導体装置において、第2半導体層には別の半導体材料の
    ハイドープ接点層が設けてあることを特徴とする半導体
    装置。 9、特許請求の範囲第3項と関連する特許請求の範囲第
    8項に記載の半導体装置において、その接点層は砒化ガ
    リウムから成ることを特徴とする半導体装置。 10、特許請求の範囲第1〜9項の何れかに記載の半導
    体装置において、ヘテロ接合に平行な方向のメサ状部の
    最小寸法は2μm以下であることを特徴とする半導体装
    置。
JP61013959A 1985-01-28 1986-01-27 半導体装置 Expired - Lifetime JPH07123164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8500218A NL8500218A (nl) 1985-01-28 1985-01-28 Halfgeleiderinrichting met tweedimensionaal ladingsdragergas.
NL8500218 1985-01-28

Publications (2)

Publication Number Publication Date
JPS61177782A true JPS61177782A (ja) 1986-08-09
JPH07123164B2 JPH07123164B2 (ja) 1995-12-25

Family

ID=19845433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61013959A Expired - Lifetime JPH07123164B2 (ja) 1985-01-28 1986-01-27 半導体装置

Country Status (5)

Country Link
US (1) US4677457A (ja)
EP (1) EP0191201B1 (ja)
JP (1) JPH07123164B2 (ja)
DE (1) DE3574434D1 (ja)
NL (1) NL8500218A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3687049T2 (de) * 1985-04-05 1993-03-25 Nec Corp Bipolare eigenschaften aufweisender transistor mit heterouebergang.
NL8703119A (nl) * 1987-12-23 1989-07-17 Philips Nv Element voor toepassing in een elektrische schakeling.
US5381027A (en) * 1988-01-26 1995-01-10 Hitachi, Ltd. Semiconductor device having a heterojunction and a two dimensional gas as an active layer
US4839310A (en) * 1988-01-27 1989-06-13 Massachusetts Institute Of Technology High mobility transistor with opposed-gates
EP0366861A1 (en) * 1988-10-20 1990-05-09 International Business Machines Corporation Semiconductor ballistic transistor
KR910013568A (ko) * 1989-12-31 1991-08-08 김광호 화합물 반도체 장치 및 그 제조방법
KR920704360A (ko) * 1990-02-26 1992-12-19 시메트릭스 코포레이션 전자장치, 메모리 매트릭스 및 그 신경망
NL9000698A (nl) * 1990-03-24 1991-10-16 Koninkl Philips Electronics Nv Element voor toepassing in een elektrische schakeling.
JP2626220B2 (ja) * 1990-09-17 1997-07-02 日本電気株式会社 電界効果トランジスタ及びその製造方法
DE4303598C2 (de) * 1993-02-08 1999-04-29 Marcus Dr Besson Halbleiterbauelement, insbesondere Feldeffekttransistor mit vergrabenem Gate
GB2279806B (en) * 1993-07-05 1997-05-21 Toshiba Cambridge Res Center Semiconductor device and method of making same
TW354411B (en) * 1996-09-27 1999-03-11 Sanyo Electric Co Semiconductor device and its manufacturing process
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4389935B2 (ja) * 2004-09-30 2009-12-24 サンケン電気株式会社 半導体装置
US7432526B2 (en) 2005-12-20 2008-10-07 Palo Alto Research Center Incorporated Surface-passivated zinc-oxide based sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853863A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd 半導体装置の製造方法
JPS58147173A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置
JPS58162070A (ja) * 1982-03-19 1983-09-26 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPS5932174A (ja) * 1982-08-16 1984-02-21 Toshiba Corp 電界効果トランジスタの製造方法
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPS59218778A (ja) * 1983-05-27 1984-12-10 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2504732A1 (fr) * 1981-04-27 1982-10-29 Thomson Csf Transistor tunnel a double heterojonction
JPS5891682A (ja) * 1981-11-27 1983-05-31 Hitachi Ltd 半導体装置
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
FR2543739B1 (fr) * 1983-03-30 1986-04-18 Radiotechnique Compelec Procede de realisation d'un transistor bipolaire haute tension
US4550331A (en) * 1983-07-29 1985-10-29 Rockwell International Corporation Multilayer modulation doped heterostructure charge coupled device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853863A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd 半導体装置の製造方法
JPS58147173A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置
JPS58162070A (ja) * 1982-03-19 1983-09-26 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPS5932174A (ja) * 1982-08-16 1984-02-21 Toshiba Corp 電界効果トランジスタの製造方法
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPS59218778A (ja) * 1983-05-27 1984-12-10 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
NL8500218A (nl) 1986-08-18
DE3574434D1 (en) 1989-12-28
EP0191201B1 (en) 1989-11-23
EP0191201A1 (en) 1986-08-20
US4677457A (en) 1987-06-30
JPH07123164B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
US8344424B2 (en) Enhancement mode gallium nitride power devices
US20190051649A1 (en) Semiconductor device and manufacturing method of the same
JPS61177782A (ja) 半導体装置
JPS6342864B2 (ja)
JP2929899B2 (ja) 非線形の伝達特性をもつ電界効果トランジスタ
JPH0624208B2 (ja) 半導体装置
JPH0324782B2 (ja)
JPS6359272B2 (ja)
US20230047842A1 (en) Nitride semiconductor device
JPS5946106B2 (ja) 超高速トランジスタ
JP2703885B2 (ja) 半導体装置
EP0131111B1 (en) Semiconductor device having a heterojunction
JP2655594B2 (ja) 集積型半導体装置
JPH0620142B2 (ja) 半導体装置
JPS60136380A (ja) 半導体装置
JPS61276269A (ja) ヘテロ接合型電界効果トランジスタ
JPH01183164A (ja) 高電子移動度電界効果型トランジスタ
JPS60210879A (ja) 電界効果トランジスタ
JP2671553B2 (ja) 電界効果半導体装置
JPS59149063A (ja) 半導体装置
JPS63229761A (ja) 電界効果半導体装置
JPH0346973B2 (ja)
JPS6367342B2 (ja)
JPS62188380A (ja) 電界効果トランジスタ
JPH0695564B2 (ja) 半導体集積装置