JPH0346973B2 - - Google Patents
Info
- Publication number
- JPH0346973B2 JPH0346973B2 JP11408782A JP11408782A JPH0346973B2 JP H0346973 B2 JPH0346973 B2 JP H0346973B2 JP 11408782 A JP11408782 A JP 11408782A JP 11408782 A JP11408782 A JP 11408782A JP H0346973 B2 JPH0346973 B2 JP H0346973B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- base
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 35
- 238000005036 potential barrier Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に関し、詳しくは、シヨ
ツトキー接合された金属層（シヨツトキー電極）
をコレクタとするバイポーラ・トランジスタに関
するものである。
ツトキー接合された金属層（シヨツトキー電極）
をコレクタとするバイポーラ・トランジスタに関
するものである。
シヨツトキー電極をコレクタとする従来のバイ
ポーラ・トランジスタの断面図を第１図に示す。
この図において、１はSiを高濃度に添加した
n+GaAs基板からなるエミツタ、２は前記基板と
オーミツクコンタクトをなす電極、３はBeを添
加した2000Å程度の厚さのエピタキシヤルＰ−
GaAsからなるベース層、４はBeを高濃度に添加
したP+GaAs層、５はオーミツク接合のベース電
極、６はシヨツトキー接合をなすコレクタ電極で
ある。
ポーラ・トランジスタの断面図を第１図に示す。
この図において、１はSiを高濃度に添加した
n+GaAs基板からなるエミツタ、２は前記基板と
オーミツクコンタクトをなす電極、３はBeを添
加した2000Å程度の厚さのエピタキシヤルＰ−
GaAsからなるベース層、４はBeを高濃度に添加
したP+GaAs層、５はオーミツク接合のベース電
極、６はシヨツトキー接合をなすコレクタ電極で
ある。
第２図は、このようなバイポーラ・トランジス
タのエネルギーバンド状態を示し、７は伝導帯の
端、８は価電子帯の端、９はフエルミレベルの位
置を示す。
タのエネルギーバンド状態を示し、７は伝導帯の
端、８は価電子帯の端、９はフエルミレベルの位
置を示す。
以上のような従来のバイポーラ・トランジスタ
においては、電極（エミツタ電極）２にマイナス
の電圧、コレクタ電極６にプラスの電圧をかけ、
ベース電極５にエミツタ電位よりやゝ高いプラス
の電位の信号を印加することにより、第２図に示
したベース層３のポテンシヤル障壁の高さが低く
なり、電子がエミツタ１より注入され、コレクタ
電極６に流れ込む電子流量が増加し、電流の増幅
が行われる。
においては、電極（エミツタ電極）２にマイナス
の電圧、コレクタ電極６にプラスの電圧をかけ、
ベース電極５にエミツタ電位よりやゝ高いプラス
の電位の信号を印加することにより、第２図に示
したベース層３のポテンシヤル障壁の高さが低く
なり、電子がエミツタ１より注入され、コレクタ
電極６に流れ込む電子流量が増加し、電流の増幅
が行われる。
このような従来のバイポーラ・トランジスタに
おいて、ベース層３は1000Åより薄くすると、ポ
テンシヤル障壁の高さが次第に低下し、ベースと
しての役割を果さなくなる。したがつて、従来の
シヨツトキー電極をコレクタとするバイポーラ・
トランジスタにおいてはベース層を1000Å以上と
厚くする必要があり、そのため高周波特性が良く
なかつた。
おいて、ベース層３は1000Åより薄くすると、ポ
テンシヤル障壁の高さが次第に低下し、ベースと
しての役割を果さなくなる。したがつて、従来の
シヨツトキー電極をコレクタとするバイポーラ・
トランジスタにおいてはベース層を1000Å以上と
厚くする必要があり、そのため高周波特性が良く
なかつた。
この発明は上記の点に鑑みなされたもので、高
周波特性の向上を図ることができる半導体装置を
提供することを目的とする。
周波特性の向上を図ることができる半導体装置を
提供することを目的とする。
以下この発明の実施例を図面を参照して説明す
る。第３図はこの発明の実施例としてのバイポー
ラ・トランジスタを示す断面図である。この図に
おいて、１１は１×1018cm-3程度の電子密度のSi
添加のn+GaAs基板であり、裏面には、オーミツ
ク接合をなすAu／Geのエミツタ電極１２が形成
される。１３は１×1018cm-3程度の電子密度のSi
を高濃度に添加した約1μｍの厚さのエピタキシ
ヤルn+GaAs層であり、前記n+GaAs基板１１の
表面上に形成される。このエピタキシヤル
n+GaAs層１３は、n+GaAs基板１１とともにエ
ミツタを形成する。エピタキシヤルn+GaAs層１
３の選択された表面上には、P+Al0.3Ga0.7As層１
４およびn+GaAs層１５が順次接合される。ここ
で、P+Al0.3Ga0.7As層１４は150Å前後の厚さの
２×1018cm-3程度の正孔密度をもつBe添加の
P+Al0.3Ga0.7As層であり、n+GaAs層１５は200Å
程度の厚さの１×1018cm-3程度の電子密度をもつ
Si添加のn+GaAs層である。これらの層１４，１
５は２層構造のベース層を形成する。また、前記
エピタキシヤルn+GaAs層１３上には、350Å程
度の厚さの１×1018cm-3程度の正孔密度をもつBe
添加のP+Al0.3Ga0.7As層１６が、前記ベース層と
オーミツク接合をなす層として形成される。そし
て、このP+Al0.3Ga0.7As層１６上に、オーミツク
接合をなすAu／Beのベース電極１７が形成され
る一方、前記n+GaAs層１５上に、シヨツトキー
接合をなすAlのコレクタ電極１８が形成される。
る。第３図はこの発明の実施例としてのバイポー
ラ・トランジスタを示す断面図である。この図に
おいて、１１は１×1018cm-3程度の電子密度のSi
添加のn+GaAs基板であり、裏面には、オーミツ
ク接合をなすAu／Geのエミツタ電極１２が形成
される。１３は１×1018cm-3程度の電子密度のSi
を高濃度に添加した約1μｍの厚さのエピタキシ
ヤルn+GaAs層であり、前記n+GaAs基板１１の
表面上に形成される。このエピタキシヤル
n+GaAs層１３は、n+GaAs基板１１とともにエ
ミツタを形成する。エピタキシヤルn+GaAs層１
３の選択された表面上には、P+Al0.3Ga0.7As層１
４およびn+GaAs層１５が順次接合される。ここ
で、P+Al0.3Ga0.7As層１４は150Å前後の厚さの
２×1018cm-3程度の正孔密度をもつBe添加の
P+Al0.3Ga0.7As層であり、n+GaAs層１５は200Å
程度の厚さの１×1018cm-3程度の電子密度をもつ
Si添加のn+GaAs層である。これらの層１４，１
５は２層構造のベース層を形成する。また、前記
エピタキシヤルn+GaAs層１３上には、350Å程
度の厚さの１×1018cm-3程度の正孔密度をもつBe
添加のP+Al0.3Ga0.7As層１６が、前記ベース層と
オーミツク接合をなす層として形成される。そし
て、このP+Al0.3Ga0.7As層１６上に、オーミツク
接合をなすAu／Beのベース電極１７が形成され
る一方、前記n+GaAs層１５上に、シヨツトキー
接合をなすAlのコレクタ電極１８が形成される。
第４図は、このようなバイポーラ・トランジス
タのエネルギーバンド状態を示し、１９は伝導帯
の端、２０は価電子帯の端、２１はフエルミレベ
ルの位置を示す。
タのエネルギーバンド状態を示し、１９は伝導帯
の端、２０は価電子帯の端、２１はフエルミレベ
ルの位置を示す。
以上のようなこの発明の実施例のバイポーラ・
トランジスタにおいては、オーミツク接合のエミ
ツタ電極１２にマイナスの電圧、シヨツトキー接
合のコレクタ電極１８にプラスの電圧を印加し、
オーミツク接合のベース電極１７にエミツタ電位
よりやゝ高いプラスの電位の信号を印加すること
により、第４図に示したP+Al0.3Ga0.7As層１４と
n+GaAs層１５のベース層のポテンシヤル障壁の
高さが低下し、エミツタ側より電子が注入され
る。そして、150Å前後と充分薄いP+Al0.3Ga0.7
As層１４に注入された電子はかなり大きな確率
でこのP+Al0.3Ga0.7As層１４をトンネルし、200
Å程度の充分薄いn+GaAs層１５を経て、シヨツ
トキー接合のコレクタ電極１８に流入する。
トランジスタにおいては、オーミツク接合のエミ
ツタ電極１２にマイナスの電圧、シヨツトキー接
合のコレクタ電極１８にプラスの電圧を印加し、
オーミツク接合のベース電極１７にエミツタ電位
よりやゝ高いプラスの電位の信号を印加すること
により、第４図に示したP+Al0.3Ga0.7As層１４と
n+GaAs層１５のベース層のポテンシヤル障壁の
高さが低下し、エミツタ側より電子が注入され
る。そして、150Å前後と充分薄いP+Al0.3Ga0.7
As層１４に注入された電子はかなり大きな確率
でこのP+Al0.3Ga0.7As層１４をトンネルし、200
Å程度の充分薄いn+GaAs層１５を経て、シヨツ
トキー接合のコレクタ電極１８に流入する。
このように動作する、この発明の実施例のバイ
ポーラ・トランジスタにおいては、ベース層とし
て、150Å前後の厚さのP+Al0.3Ga0.7As層１４と
200Å程度の厚さのn+GaAs層１５の２層構造を
用いている。したがつて、150Å前後のP+Al0.3
Ga0.7As層１４と200Å程度のn+GaAs層１５内に
形成される空間電荷とシヨツトキー接合により、
第４図に示すように、1000Åよりはるかに薄いベ
ース層内に充分な高さのポテンシヤル障壁が形成
される。そして、ベース層が薄いゆえ、このバイ
ポーラトランジスタにおいては高周波特性が向上
し、高速な電流増幅作用が可能となり、スイツチ
ング作用も可能となる。
ポーラ・トランジスタにおいては、ベース層とし
て、150Å前後の厚さのP+Al0.3Ga0.7As層１４と
200Å程度の厚さのn+GaAs層１５の２層構造を
用いている。したがつて、150Å前後のP+Al0.3
Ga0.7As層１４と200Å程度のn+GaAs層１５内に
形成される空間電荷とシヨツトキー接合により、
第４図に示すように、1000Åよりはるかに薄いベ
ース層内に充分な高さのポテンシヤル障壁が形成
される。そして、ベース層が薄いゆえ、このバイ
ポーラトランジスタにおいては高周波特性が向上
し、高速な電流増幅作用が可能となり、スイツチ
ング作用も可能となる。
なお、P+Al0.3Ga0.7As層１４は150Åと充分薄
いため、電子のトンネルする確率が高い。この電
子のトンネル確率は、ベース層に印加された電位
により、P+Al0.3Ga0.7As層１４内のポテンシヤル
障壁の高さを制御することによつて、変えること
ができる。また、P+Al0.3Ga0.7As層１４の厚さを
150Åより薄くすると、更に電子のトンネル確率
が大きくなり、トンネル電流が増大する。また、
P+Al0.3Ga0.7As層１４とコレクタ電極１８間は、
シヨツトキー接合の障壁と共にn+GaAs層１５に
より分離されている。この発明の実施例のトラン
ジスタは、ベースのP+Al0.3Ga0.7As層１４とコレ
クタ電極１８間の距離が充分に短かく、電極間に
高電圧をかけて動作させる必要はなく、よつてパ
ンチスルーはおこらない。
いため、電子のトンネルする確率が高い。この電
子のトンネル確率は、ベース層に印加された電位
により、P+Al0.3Ga0.7As層１４内のポテンシヤル
障壁の高さを制御することによつて、変えること
ができる。また、P+Al0.3Ga0.7As層１４の厚さを
150Åより薄くすると、更に電子のトンネル確率
が大きくなり、トンネル電流が増大する。また、
P+Al0.3Ga0.7As層１４とコレクタ電極１８間は、
シヨツトキー接合の障壁と共にn+GaAs層１５に
より分離されている。この発明の実施例のトラン
ジスタは、ベースのP+Al0.3Ga0.7As層１４とコレ
クタ電極１８間の距離が充分に短かく、電極間に
高電圧をかけて動作させる必要はなく、よつてパ
ンチスルーはおこらない。
また、このトランジスタはnpn構造を有するこ
ととなるが、コレクタ側のn+GaAs層１５は充分
に薄い（150Å）ため、npn構造のｎコレクタ層
と解釈するわけにはいかない。動作を考えると
き、このｎ層だけでなく、シヨツトキー接合を含
めてコレクタが形成されており、この意味で、こ
のトランジスタは、接合型バイポーラトランジス
タではなくて、シヨツトキーコレクタ型トランジ
スタと言える。
ととなるが、コレクタ側のn+GaAs層１５は充分
に薄い（150Å）ため、npn構造のｎコレクタ層
と解釈するわけにはいかない。動作を考えると
き、このｎ層だけでなく、シヨツトキー接合を含
めてコレクタが形成されており、この意味で、こ
のトランジスタは、接合型バイポーラトランジス
タではなくて、シヨツトキーコレクタ型トランジ
スタと言える。
また、第４図のエネルギーバンド図において、
フエルミレベルがn+GaAs層１５のエネルギーギ
ヤツプの中央より下側に位置しているから、
n+GaAs層１５がP-型であるかのように誤解され
る場合があるかも知れないが、この第４図と
GaAs層１５のn+型は何ら矛循はない。すなわ
ち、n+GaAs層１５は表面で金属層（コレクタ電
極１８）と接触している。その場合、n+GaAs層
１５のコレクタ電極１８と接している側での伝導
帯のエネルギーは、n+GaAs層１５とコレクタ電
極１８のシヨツトキー接合のビルトインポテンシ
ヤルに固定される。この現象は、GaAs層１５が
ｎ型あるいはｐ型にドーピングされているかに係
わらず生じ、例えば文献「フイジツクス・オブ・
セミコンダクタ・デバイシス（Physics of
Semiconductor Devices）第２版、1981年、246
〜254頁」に開示されるように広く知られている
事項である。
フエルミレベルがn+GaAs層１５のエネルギーギ
ヤツプの中央より下側に位置しているから、
n+GaAs層１５がP-型であるかのように誤解され
る場合があるかも知れないが、この第４図と
GaAs層１５のn+型は何ら矛循はない。すなわ
ち、n+GaAs層１５は表面で金属層（コレクタ電
極１８）と接触している。その場合、n+GaAs層
１５のコレクタ電極１８と接している側での伝導
帯のエネルギーは、n+GaAs層１５とコレクタ電
極１８のシヨツトキー接合のビルトインポテンシ
ヤルに固定される。この現象は、GaAs層１５が
ｎ型あるいはｐ型にドーピングされているかに係
わらず生じ、例えば文献「フイジツクス・オブ・
セミコンダクタ・デバイシス（Physics of
Semiconductor Devices）第２版、1981年、246
〜254頁」に開示されるように広く知られている
事項である。
また、Al0.3Ga0.7As層１４はｐ型にドーピング
されており、そのためにもn+GaAs層１５の伝導
帯のエネルギーは引き上げられる。
されており、そのためにもn+GaAs層１５の伝導
帯のエネルギーは引き上げられる。
さらに、n+GaAs層１５の厚さは200Å程度と
薄いため、n+GaAs層１５の伝導帯は、フエルミ
エネルギーと比べかなり高い値となつている。こ
れは一般には空乏している状態と呼ばれる。
薄いため、n+GaAs層１５の伝導帯は、フエルミ
エネルギーと比べかなり高い値となつている。こ
れは一般には空乏している状態と呼ばれる。
第４図のエネルギーバンド図は、上記の点を踏
え、また電磁気学で一般法則であるマクスウエル
の法則より計算で求められた結果であり、上述し
た三点を正しく認識すれば、層１５がn+型であ
つても、その層１５のエネルギーギヤツプの中央
より下側にフエルミレベルが位置していても良い
ことが理解され、第４図と層１５がn+型である
点とに何ら矛循がないことが理解されるものと考
える。
え、また電磁気学で一般法則であるマクスウエル
の法則より計算で求められた結果であり、上述し
た三点を正しく認識すれば、層１５がn+型であ
つても、その層１５のエネルギーギヤツプの中央
より下側にフエルミレベルが位置していても良い
ことが理解され、第４図と層１５がn+型である
点とに何ら矛循がないことが理解されるものと考
える。
以上の実施例においては、エミツタを形成する
n+型半導体上に、p+型半導体層（P+Al0.3Ga0.7As
層１４）とn+型半導体層（n+GaAs層１５）を順
次接合して、２層構造のベース層を形成した。こ
れに対して、エミツタを形成する半導体がP+型
である場合は、その上にn+型半導体層とP+型半
導体層を順次接合して、２層構造のベース層を形
成する。その場合の各層の厚さは実施例における
各層の厚さと同じでよい。
n+型半導体上に、p+型半導体層（P+Al0.3Ga0.7As
層１４）とn+型半導体層（n+GaAs層１５）を順
次接合して、２層構造のベース層を形成した。こ
れに対して、エミツタを形成する半導体がP+型
である場合は、その上にn+型半導体層とP+型半
導体層を順次接合して、２層構造のベース層を形
成する。その場合の各層の厚さは実施例における
各層の厚さと同じでよい。
以上詳述したように、この発明の半導体装置に
おいては、エミツタを形成する一導電型半導体上
に、空乏層を形成する程度の厚さの、薄い逆導電
型半導体層と一導電型半導体層を順次接合して２
層構造のベース層とすることにより、空間電荷と
シヨツトキー接合を利用して充分な高さのポテン
シヤル障壁をもつ充分薄いベース層を形成するよ
うにしたので、高周波特性が向上し、高速な電流
増幅作用が可能となり、スイツチング作用も可能
となる。したがつて、この発明の装置は、GHz
帯の増幅器もしくは電子計算機の高速演算回路に
利用することができる。
おいては、エミツタを形成する一導電型半導体上
に、空乏層を形成する程度の厚さの、薄い逆導電
型半導体層と一導電型半導体層を順次接合して２
層構造のベース層とすることにより、空間電荷と
シヨツトキー接合を利用して充分な高さのポテン
シヤル障壁をもつ充分薄いベース層を形成するよ
うにしたので、高周波特性が向上し、高速な電流
増幅作用が可能となり、スイツチング作用も可能
となる。したがつて、この発明の装置は、GHz
帯の増幅器もしくは電子計算機の高速演算回路に
利用することができる。
第１図は従来のバイポーラ・トランジスタを示
す断面図、第２図は第１図バイポーラ・トランジ
スタのエネルギーバンド図、第３図はこの発明の
半導体装置の実施例としてのバイポーラ・トラン
ジスタを示す断面図、第４図は第３図バイポー
ラ・トランジスタのエネルギーバンド図である。 １１……n+GaAs基板、１３……エピタキシヤ
ルn+GaAs層、１４……P+Al0.3Ga0.7As層、１５
……n+GaAs層、１８……コレクタ電極。
す断面図、第２図は第１図バイポーラ・トランジ
スタのエネルギーバンド図、第３図はこの発明の
半導体装置の実施例としてのバイポーラ・トラン
ジスタを示す断面図、第４図は第３図バイポー
ラ・トランジスタのエネルギーバンド図である。 １１……n+GaAs基板、１３……エピタキシヤ
ルn+GaAs層、１４……P+Al0.3Ga0.7As層、１５
……n+GaAs層、１８……コレクタ電極。
Claims (1)
- １ 高濃度に不純物添加された一導電型半導体を
エミツタとし、その上に空乏層を形成する程度の
厚さの、薄い逆導電型半導体層、そしてさらにそ
の上に空乏層を形成する程度の厚さの、薄い一導
電型半導体層を接合して２層からなるベース層と
し、さらにその表面上に金属層をシヨツトキー接
合してコレクタとした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11408782A JPS595666A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11408782A JPS595666A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595666A JPS595666A (ja) | 1984-01-12 |
| JPH0346973B2 true JPH0346973B2 (ja) | 1991-07-17 |
Family
ID=14628758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11408782A Granted JPS595666A (ja) | 1982-07-02 | 1982-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595666A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62211371A (ja) * | 1986-03-11 | 1987-09-17 | Matsushita Electric Ind Co Ltd | スパツタリング装置 |
| JPS62211372A (ja) * | 1986-03-11 | 1987-09-17 | Matsushita Electric Ind Co Ltd | スパツタリング装置 |
-
1982
- 1982-07-02 JP JP11408782A patent/JPS595666A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595666A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| US4839703A (en) | High speed and power transistor | |
| JPH0541520A (ja) | 半導体装置 | |
| JPH0358187B2 (ja) | ||
| JP2929899B2 (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| JP2573736B2 (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| US4910562A (en) | Field induced base transistor | |
| JP2868780B2 (ja) | ダブルヘテロ接合・反転ベーストランジスタ | |
| JPH0346973B2 (ja) | ||
| JPS5946106B2 (ja) | 超高速トランジスタ | |
| JPH09107090A (ja) | 半導体装置 | |
| JPS5961190A (ja) | 半導体構造体 | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPS6013311B2 (ja) | 半導体制御整流装置 | |
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JP2664174B2 (ja) | 電界効果トランジスタ | |
| JP3041908B2 (ja) | 半導体装置 | |
| JP4302329B2 (ja) | 半導体装置 | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JP2500334B2 (ja) | 半導体装置 | |
| JPS6329836B2 (ja) |