JPH0945617A - 量子細線構造の形成方法および半導体装置 - Google Patents
量子細線構造の形成方法および半導体装置Info
- Publication number
- JPH0945617A JPH0945617A JP19725695A JP19725695A JPH0945617A JP H0945617 A JPH0945617 A JP H0945617A JP 19725695 A JP19725695 A JP 19725695A JP 19725695 A JP19725695 A JP 19725695A JP H0945617 A JPH0945617 A JP H0945617A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- quantum
- quantum wire
- layer
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】半導体結晶内に。リソグラフィー技術を用いる
ことなく、一度の結晶成長で量子細線を形成する方法を
提供する。 【構成】面方位(１１０)のＳｉ基板１０上に、分子線エ
ピタキシャル装置を用いＳｉバッファ層１１を成長した
後に、基板温度８００℃にてＳｉ1-xＧｅx混晶を結晶成
長し、<１１２>方位に沿ったＳｉ1-xＧｅx量子細線を形
成する。 【効果】本発明によって、リソグラフィー技術の限界以
下の線幅を有するＳｉ1-xＧｅx量子細線の形成が可能に
なる。
ことなく、一度の結晶成長で量子細線を形成する方法を
提供する。 【構成】面方位(１１０)のＳｉ基板１０上に、分子線エ
ピタキシャル装置を用いＳｉバッファ層１１を成長した
後に、基板温度８００℃にてＳｉ1-xＧｅx混晶を結晶成
長し、<１１２>方位に沿ったＳｉ1-xＧｅx量子細線を形
成する。 【効果】本発明によって、リソグラフィー技術の限界以
下の線幅を有するＳｉ1-xＧｅx量子細線の形成が可能に
なる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上のＳｉ1-x
Ｇｅx量子細線構造の形成方法および装置に係り、特に
高性能電子素子，発光受光素子、またそれらを組み合わ
せた光集積回路等の半導体装置に関するものである。
Ｇｅx量子細線構造の形成方法および装置に係り、特に
高性能電子素子，発光受光素子、またそれらを組み合わ
せた光集積回路等の半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体素子を微細化するための製
造方法の研究が盛んである。これは素子を微細化するこ
とで、集積度が向上するとともに、素子の動作特性に様
々な好影響を与えるためである。微細構造のパターン形
成方法としては、電子ビーム・イオンビームを用いたリ
ソグラフィー技術が用いられているが、現状のリソグラ
フィー技術では、実用的には０.１〜０.２μｍ程度の加
工が限界であり、さらに微細化を進めようとするとビー
ムの空間的広がりによって、パターンの直線性が失われ
る。また、ドライエッチングを用いた微細加工では、加
工後の表面の平坦性，電子のトラップ準位となるダメー
ジ層の発生が問題となる。
造方法の研究が盛んである。これは素子を微細化するこ
とで、集積度が向上するとともに、素子の動作特性に様
々な好影響を与えるためである。微細構造のパターン形
成方法としては、電子ビーム・イオンビームを用いたリ
ソグラフィー技術が用いられているが、現状のリソグラ
フィー技術では、実用的には０.１〜０.２μｍ程度の加
工が限界であり、さらに微細化を進めようとするとビー
ムの空間的広がりによって、パターンの直線性が失われ
る。また、ドライエッチングを用いた微細加工では、加
工後の表面の平坦性，電子のトラップ準位となるダメー
ジ層の発生が問題となる。
【０００３】ＳｉＧｅ系材料は、Ｓｉ ＬＳＩ にバンド
エンジニアリングの概念を導入し、新機能を有する半導
体装置を形成するものとして注目されている。また、近
年、Ｓｉ1-xＧｅx混晶はフォノンを介さない、いわゆる
直接遷移型の発光を示すことが報告されている。Ｓｉ／
Ｇｅ超格子やＳｉ1-xＧｅx合金は分子線成長法等の結晶
成長法により混晶比や膜厚が比較的容易に制御可能で、
かつ従来の素子形成プロセスも利用でき、新しい材料に
なり得ると期待される。
エンジニアリングの概念を導入し、新機能を有する半導
体装置を形成するものとして注目されている。また、近
年、Ｓｉ1-xＧｅx混晶はフォノンを介さない、いわゆる
直接遷移型の発光を示すことが報告されている。Ｓｉ／
Ｇｅ超格子やＳｉ1-xＧｅx合金は分子線成長法等の結晶
成長法により混晶比や膜厚が比較的容易に制御可能で、
かつ従来の素子形成プロセスも利用でき、新しい材料に
なり得ると期待される。
【０００４】Ｓｉ1-xＧｅx系材料を用いた量子細線形成
の試みはUsami 等によってアプライド・フジックス・レ
ター(Appl. Phys. Lett.）vol.64，p1126−1128，1994)
に報告されている。この方法は、Ｓｉ（１１１）面のエ
ッチング速度の異方性を利用し形成した酸化膜付きのＶ
溝構造にＳｉ1-xＧｅx混晶を選択成長し、Ｓｉで埋める
ことでＳｉ1-xＧｅx量子細線を形成している。
の試みはUsami 等によってアプライド・フジックス・レ
ター(Appl. Phys. Lett.）vol.64，p1126−1128，1994)
に報告されている。この方法は、Ｓｉ（１１１）面のエ
ッチング速度の異方性を利用し形成した酸化膜付きのＶ
溝構造にＳｉ1-xＧｅx混晶を選択成長し、Ｓｉで埋める
ことでＳｉ1-xＧｅx量子細線を形成している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記方
法でＳｉ1-xＧｅx量子細線構造を形成する場合、まず第
一にＶ溝を作製するために必要な酸化膜のパターンは従
来のリソグラフィー技術を用い形成しなければならな
い。このため、酸化膜のパターンをもとに形成する細線
のサイズが制限されるという問題がある。第二に酸化膜
開口部を形成する場合、ウェットエッチングでは微細パ
ターン形成が困難であるため、ドライエッチングを用い
るが、この場合にＳｉ基板側ダメージが導入され、電子
素子の発光受光素子を形成した場合の素子性能や、成長
後のＳｉやＳｉ1-xＧｅx等の再成長にも問題が生ずる。
法でＳｉ1-xＧｅx量子細線構造を形成する場合、まず第
一にＶ溝を作製するために必要な酸化膜のパターンは従
来のリソグラフィー技術を用い形成しなければならな
い。このため、酸化膜のパターンをもとに形成する細線
のサイズが制限されるという問題がある。第二に酸化膜
開口部を形成する場合、ウェットエッチングでは微細パ
ターン形成が困難であるため、ドライエッチングを用い
るが、この場合にＳｉ基板側ダメージが導入され、電子
素子の発光受光素子を形成した場合の素子性能や、成長
後のＳｉやＳｉ1-xＧｅx等の再成長にも問題が生ずる。
【０００６】本発明は、上記問題点を解決し、リソグラ
フィー技術の限界を超えるサイズのＳｉ1-XＧｅX量子細
線および細線を利用した電子素子，発光素子を提供する
ことを目的とするものである。
フィー技術の限界を超えるサイズのＳｉ1-XＧｅX量子細
線および細線を利用した電子素子，発光素子を提供する
ことを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は上記問題点を解
決するために、リソグラフィー技術を用いることなく、
分子線エピタキシャル法等の結晶成長により、図１(ａ)
のごとく、Si1-xGex混晶１２をＳｉ(１１０)基板１０上
に高温成長し、<１１２>方位に沿ってsi1-xGex混晶１２
を島状に成長させることでＳｉ1-xＧｅx量子細線構造を
形成する方法を提供するものである。また、形成したＳ
ｉ1-xＧｅx量子細線構造を用いた、電子素子，発光素子
を提供することを目的とするものである。
決するために、リソグラフィー技術を用いることなく、
分子線エピタキシャル法等の結晶成長により、図１(ａ)
のごとく、Si1-xGex混晶１２をＳｉ(１１０)基板１０上
に高温成長し、<１１２>方位に沿ってsi1-xGex混晶１２
を島状に成長させることでＳｉ1-xＧｅx量子細線構造を
形成する方法を提供するものである。また、形成したＳ
ｉ1-xＧｅx量子細線構造を用いた、電子素子，発光素子
を提供することを目的とするものである。
【０００８】
【作用】面方位(１１０)のＳｉ基板上に８００℃という
高温で結晶成長するため、成長するＳｉ1-xＧｅxは島状
に成長する。また面方位(１１０)のＳｉ基板は、結晶成
長中に安定な(１１１)面や(１００)面が発生するため、
<１１２>方位に沿った細線となる。本発明はＳｉ1-xＧ
ｅx量子細線の形成に、上記に示したＳｉ(１１０)基板
上に成長した場合の特徴を用いるために、従来のリソグ
ラフィー技術を用いず、平坦性かつダメージ層の発生の
問題と関係なく量子細線構造の形成が可能となる。ま
た、膜厚を制御することで、量子細線幅を制御すること
が可能となるため、リソグラフィー技術の限界以下の線
幅を有する量子細線の形成が可能となる。
高温で結晶成長するため、成長するＳｉ1-xＧｅxは島状
に成長する。また面方位(１１０)のＳｉ基板は、結晶成
長中に安定な(１１１)面や(１００)面が発生するため、
<１１２>方位に沿った細線となる。本発明はＳｉ1-xＧ
ｅx量子細線の形成に、上記に示したＳｉ(１１０)基板
上に成長した場合の特徴を用いるために、従来のリソグ
ラフィー技術を用いず、平坦性かつダメージ層の発生の
問題と関係なく量子細線構造の形成が可能となる。ま
た、膜厚を制御することで、量子細線幅を制御すること
が可能となるため、リソグラフィー技術の限界以下の線
幅を有する量子細線の形成が可能となる。
【０００９】
（実施例１）以下、本発明の実施例であるＳｉ1-xＧｅx
量子細線の構造について、図面を用いて詳細に説明す
る。
量子細線の構造について、図面を用いて詳細に説明す
る。
【００１０】図１(ａ)は本発明におけるＳｉ(１１０)基
板上に形成したＳｉ0.8Ｇｅ0.2量子細線構造を示してい
る。まず、Ｓｉ(１１０)基板１０を化学処理によってク
リーニングした後に、分子線エピタキシャル装置内に導
入し、９５０℃で加熱して酸化膜を除去し、清浄表面を
得る。基板温度を８００℃に下げ、１００ｎｍのＳｉバ
ッファ層１１を成長する。その後、基板温度は８００℃
のまま、ＳｉとＧｅを同時蒸着しＳｉ0.8Ｇｅ0.2混晶層
１２を形成する。Ｓｉの蒸着速度は毎秒0.10nm、Ｇｅは
毎秒０.０２５ｎｍである。
板上に形成したＳｉ0.8Ｇｅ0.2量子細線構造を示してい
る。まず、Ｓｉ(１１０)基板１０を化学処理によってク
リーニングした後に、分子線エピタキシャル装置内に導
入し、９５０℃で加熱して酸化膜を除去し、清浄表面を
得る。基板温度を８００℃に下げ、１００ｎｍのＳｉバ
ッファ層１１を成長する。その後、基板温度は８００℃
のまま、ＳｉとＧｅを同時蒸着しＳｉ0.8Ｇｅ0.2混晶層
１２を形成する。Ｓｉの蒸着速度は毎秒0.10nm、Ｇｅは
毎秒０.０２５ｎｍである。
【００１１】５ｎｍのＳｉ0.8Ｇｅ0.2混晶層１２を堆積
した後に装置から取り出し、図１(ｂ)に示すように、表
面保護のために非晶質Ｓｉ層１３を室温で１００ｎｍ堆
積した。透過型電子顕微鏡で観察を行った結果、(１１
２)断面１４方向からは膜厚５ｎｍ，幅１０ｎｍのＳｉ
0.8Ｇｅ0.2混晶が島状に成長しており、また、(111)断
面１５方向からは膜厚５ｎｍの層状のＳｉ0.8Ｇｅ0.2混
晶が成長していることが観察できた。この観察結果か
ら、<１１２>方位に沿った膜厚５ｎｍ，幅１０nmのＳｉ
0.8Ｇｅ0.2量子細線が形成されていることが判明した。
形成した量子細線の長さは、透過電子顕微鏡の観察可能
な領域より長く、５０μｍを越える。
した後に装置から取り出し、図１(ｂ)に示すように、表
面保護のために非晶質Ｓｉ層１３を室温で１００ｎｍ堆
積した。透過型電子顕微鏡で観察を行った結果、(１１
２)断面１４方向からは膜厚５ｎｍ，幅１０ｎｍのＳｉ
0.8Ｇｅ0.2混晶が島状に成長しており、また、(111)断
面１５方向からは膜厚５ｎｍの層状のＳｉ0.8Ｇｅ0.2混
晶が成長していることが観察できた。この観察結果か
ら、<１１２>方位に沿った膜厚５ｎｍ，幅１０nmのＳｉ
0.8Ｇｅ0.2量子細線が形成されていることが判明した。
形成した量子細線の長さは、透過電子顕微鏡の観察可能
な領域より長く、５０μｍを越える。
【００１２】Ｓｉ(１１０)基板１０上に成長するＳｉ
0.8Ｇｅ0.2混晶１２の膜厚を変化させると、島状に成長
するＳｉ0.8Ｇｅ0.2混晶１１の膜厚，細線幅を制御でき
ることが分かった。この場合の成長膜厚と細線幅の関係
を図１(ｃ)に示す。薄いＳｉ0.8Ｇｅ0.2混晶を成長する
ことで、従来のリソグラフィーの限界を超える細線を作
製することが可能となる。
0.8Ｇｅ0.2混晶１２の膜厚を変化させると、島状に成長
するＳｉ0.8Ｇｅ0.2混晶１１の膜厚，細線幅を制御でき
ることが分かった。この場合の成長膜厚と細線幅の関係
を図１(ｃ)に示す。薄いＳｉ0.8Ｇｅ0.2混晶を成長する
ことで、従来のリソグラフィーの限界を超える細線を作
製することが可能となる。
【００１３】（実施例２）以下、本発明の実施例である
Ｓｉ1-xＧｅx量子細線をＳｉ内に埋め込んで形成したヘ
テロ構造について、図面を用いて詳細に説明する。
Ｓｉ1-xＧｅx量子細線をＳｉ内に埋め込んで形成したヘ
テロ構造について、図面を用いて詳細に説明する。
【００１４】図２は本発明におけるＳｉ中に埋め込まれ
たＳｉ0.7Ｇｅ0.3量子細線の形成プロセスを示すもので
ある。実施例１の場合と同様、化学処理によってクリー
ニングしたＳｉ(１１０)基板２０を分子線エピタキシャ
ル装置内に導入し、９００℃で加熱し、酸化膜を除去し
清浄表面を得る(図２(ａ))。基板温度を８００℃に下
げ、１００ｎｍのＳｉバッファ層２１を成長する。さら
に、基板温度は８００℃のまま、ＳｉとＧｅを同時に蒸
着し、Ｓｉ0.7Ｇｅ0.3混晶層２２を形成する（図２
(ｂ)）。このときのＳｉの蒸着速度は毎秒０.１０ｎ
ｍ、Ｇｅは毎秒０.０４３ｎｍである。Ｓｉ0.7Ｇｅ0.3
量子細線２２の成長厚さは３ｎｍである。連続して、基
板温度は８００℃のまま、Ｓｉキャップ層２３を１００
ｎｍ成長した。
たＳｉ0.7Ｇｅ0.3量子細線の形成プロセスを示すもので
ある。実施例１の場合と同様、化学処理によってクリー
ニングしたＳｉ(１１０)基板２０を分子線エピタキシャ
ル装置内に導入し、９００℃で加熱し、酸化膜を除去し
清浄表面を得る(図２(ａ))。基板温度を８００℃に下
げ、１００ｎｍのＳｉバッファ層２１を成長する。さら
に、基板温度は８００℃のまま、ＳｉとＧｅを同時に蒸
着し、Ｓｉ0.7Ｇｅ0.3混晶層２２を形成する（図２
(ｂ)）。このときのＳｉの蒸着速度は毎秒０.１０ｎ
ｍ、Ｇｅは毎秒０.０４３ｎｍである。Ｓｉ0.7Ｇｅ0.3
量子細線２２の成長厚さは３ｎｍである。連続して、基
板温度は８００℃のまま、Ｓｉキャップ層２３を１００
ｎｍ成長した。
【００１５】成長後の試料を分子線エピタキシャル装置
から取り出し、透過電子顕微鏡を用いて断面観察を行っ
た結果、Ｓｉ(１１０)基板上には<１１２>方位に沿った
Ｓｉ0.7Ｇｅ0.3量子細線が形成されており、そのサイズ
は厚さ３ｎｍ，幅５ｎｍであった。また、Ｓｉキャップ
層は平坦な表面構造を持つことが分かった。本方法を用
いることによって、Ｓｉ0.7Ｇｅ0.3量子細線のＳｉ結晶
中への埋め込みが可能となった。
から取り出し、透過電子顕微鏡を用いて断面観察を行っ
た結果、Ｓｉ(１１０)基板上には<１１２>方位に沿った
Ｓｉ0.7Ｇｅ0.3量子細線が形成されており、そのサイズ
は厚さ３ｎｍ，幅５ｎｍであった。また、Ｓｉキャップ
層は平坦な表面構造を持つことが分かった。本方法を用
いることによって、Ｓｉ0.7Ｇｅ0.3量子細線のＳｉ結晶
中への埋め込みが可能となった。
【００１６】（実施例３）以下、本発明の一実施例であ
るＳｉ1-xＧｅx量子細線をトランジスタのチャネル層と
して用いた電界効果トランジスタについて、図面を用い
て詳細に説明する。
るＳｉ1-xＧｅx量子細線をトランジスタのチャネル層と
して用いた電界効果トランジスタについて、図面を用い
て詳細に説明する。
【００１７】図３(ａ)は本発明の細線チャネル部断面を
示すものである。ｐ型のＳｉ(110)基板３０上に<１１２
>方位に沿って成長したＳｉ0.7Ｇｅ0.3量子細線３２の
両サイドにＳｉＯ2膜３３を挟んで多結晶Ｓｉ電極層３
４を設ける。
示すものである。ｐ型のＳｉ(110)基板３０上に<１１２
>方位に沿って成長したＳｉ0.7Ｇｅ0.3量子細線３２の
両サイドにＳｉＯ2膜３３を挟んで多結晶Ｓｉ電極層３
４を設ける。
【００１８】以上の様に構成された細線チャネルを有す
るトランジスタの動作について説明する。上記の多結晶
Ｓｉ電極層３４に負電圧を印加することで空乏領域３５
が形成され、Ｓｉ0.7Ｇｅ0.3細線部には電界によって閉
じ込められた電子を多数キャリアとするＳｉ0.7Ｇｅ0.3
混晶の細線チャネルができる。空乏領域３５による電界
でチャネルはとりかこまれているため、界面の平坦性に
影響されるキャリアの散乱を抑制することが可能であ
る。また、キャリアはＳｉ0.7Ｇｅ0.3混晶中を走行する
ため、従来のＳｉよりも大きな移動度となる。さらに、
細線の内部をチャネルとして用いるため、従来のリソグ
ラフィー技術の加工限界以下の線幅を有するチャネルの
作成が可能となる。
るトランジスタの動作について説明する。上記の多結晶
Ｓｉ電極層３４に負電圧を印加することで空乏領域３５
が形成され、Ｓｉ0.7Ｇｅ0.3細線部には電界によって閉
じ込められた電子を多数キャリアとするＳｉ0.7Ｇｅ0.3
混晶の細線チャネルができる。空乏領域３５による電界
でチャネルはとりかこまれているため、界面の平坦性に
影響されるキャリアの散乱を抑制することが可能であ
る。また、キャリアはＳｉ0.7Ｇｅ0.3混晶中を走行する
ため、従来のＳｉよりも大きな移動度となる。さらに、
細線の内部をチャネルとして用いるため、従来のリソグ
ラフィー技術の加工限界以下の線幅を有するチャネルの
作成が可能となる。
【００１９】図３(ｂ)以降は本実施例の量子細線トラン
ジスタの作製プロセスを示したものである。本構造は、
以下のプロセスによって形成した。
ジスタの作製プロセスを示したものである。本構造は、
以下のプロセスによって形成した。
【００２０】まず、ｐ型で非抵抗が１−６Ω・cmのＳｉ
(１１０)基板３０を、化学処理にてクリーニングした。
クリーニング後に、超高真空に保たれた分子線エピタキ
シャル装置内に導入し、９００℃で加熱し、清浄表面を
得る。その後、基板温度を８００℃に下げ、ｐ型不純物
を添加したＳｉ層３１を１００ｎｍ成長し、さらに基板
温度８００℃のまま、真性のＳｉ0.7Ｇｅ0.3混晶３２を
３ｎｍ成長する（図３（ｂ))。このときのＳｉの蒸着速
度は毎秒０.１０ｎｍ、Ｇｅは毎秒０.０４３ｎｍであ
る。
(１１０)基板３０を、化学処理にてクリーニングした。
クリーニング後に、超高真空に保たれた分子線エピタキ
シャル装置内に導入し、９００℃で加熱し、清浄表面を
得る。その後、基板温度を８００℃に下げ、ｐ型不純物
を添加したＳｉ層３１を１００ｎｍ成長し、さらに基板
温度８００℃のまま、真性のＳｉ0.7Ｇｅ0.3混晶３２を
３ｎｍ成長する（図３（ｂ))。このときのＳｉの蒸着速
度は毎秒０.１０ｎｍ、Ｇｅは毎秒０.０４３ｎｍであ
る。
【００２１】分子線エピタキシャル装置から取り出した
後に、光励起化学的気相成長法によって膜厚３０ｎｍの
ＳｉＯ2膜３３を堆積し、さらにＳｉＯ2上に化学的気相
成長法によって、高濃度にｎ型不純物を添加した多結晶
Ｓｉ電極層３４を表面が平坦になるように厚膜状に堆積
した（図３（ｃ））。引き続き、多結晶Ｓｉ電極層３４
のエッチバックを行い、酸化膜におおわれた細線部を露
出させることで細線チャネルの形成が可能となる（図３
（ｄ））。
後に、光励起化学的気相成長法によって膜厚３０ｎｍの
ＳｉＯ2膜３３を堆積し、さらにＳｉＯ2上に化学的気相
成長法によって、高濃度にｎ型不純物を添加した多結晶
Ｓｉ電極層３４を表面が平坦になるように厚膜状に堆積
した（図３（ｃ））。引き続き、多結晶Ｓｉ電極層３４
のエッチバックを行い、酸化膜におおわれた細線部を露
出させることで細線チャネルの形成が可能となる（図３
（ｄ））。
【００２２】（実施例４）以下に、本発明の実施例であ
るＳｉ1-xＧｅx量子細線を用いた発光素子について図面
を用いて説明する。
るＳｉ1-xＧｅx量子細線を用いた発光素子について図面
を用いて説明する。
【００２３】図４は本発明のＳｉ1-xＧｅx量子細線を活
性層とする電流注入型レーザ素子の形成プロセス図を示
している。化学処理によってクリーニングした非抵抗が
約０.０１Ω・cm のｐ型Ｓｉ(１１０)基板４０を分子線
エピタキシャル装置内に導入し、９００℃で加熱、酸化
膜を除去し、清浄表面を得る。引き続き、基板温度を８
００℃に下げ、１００ｎｍのＳｉバッファ層４１を成長
する。さらに、基板温度は８００℃のまま、ＳｉとＧｅ
を同時に蒸着しＳｉ0.8Ｇｅ0.2混晶４２を形成する。こ
のときのＳｉの蒸着速度は毎秒０.１０ｎｍ、Ｇｅは毎
秒０.０２５nmである(図４(ａ))。
性層とする電流注入型レーザ素子の形成プロセス図を示
している。化学処理によってクリーニングした非抵抗が
約０.０１Ω・cm のｐ型Ｓｉ(１１０)基板４０を分子線
エピタキシャル装置内に導入し、９００℃で加熱、酸化
膜を除去し、清浄表面を得る。引き続き、基板温度を８
００℃に下げ、１００ｎｍのＳｉバッファ層４１を成長
する。さらに、基板温度は８００℃のまま、ＳｉとＧｅ
を同時に蒸着しＳｉ0.8Ｇｅ0.2混晶４２を形成する。こ
のときのＳｉの蒸着速度は毎秒０.１０ｎｍ、Ｇｅは毎
秒０.０２５nmである(図４(ａ))。
【００２４】その後、８００℃の基板温度のまま、Ｓｉ
キャップ層４３を５００ｎｍ成長し、Ｓｂの表面への拡
散を防止するため基板温度を４００℃に下げ、Ｓｂを同
時蒸着する事でＳｂを添加したＳｉ層４４を１００ｎｍ
成長する(図４(ｂ))。
キャップ層４３を５００ｎｍ成長し、Ｓｂの表面への拡
散を防止するため基板温度を４００℃に下げ、Ｓｂを同
時蒸着する事でＳｂを添加したＳｉ層４４を１００ｎｍ
成長する(図４(ｂ))。
【００２５】分子線エピタキシャル装置から成長した試
料を取り出し、試料を適当な大きさにスクライブした後
に２０％フッ酸水溶液中で自然酸化膜を除去する。その
後、蒸着装置内に導入し、表面にＡｕＳｂ(Ｓｂの含有
率は７％)電極４５を、裏面にはＡｕ電極４６を膜厚約
１μｍ蒸着する。蒸着後、試料をさらにスクライブして
幅０.５mm，長さ１０mmにきり出す。研磨用治具に(１１
２)面を向け固定し、両サイドの(１１２)面４７を鏡面
研磨し、光共振器を作製する(図４(ｃ))。
料を取り出し、試料を適当な大きさにスクライブした後
に２０％フッ酸水溶液中で自然酸化膜を除去する。その
後、蒸着装置内に導入し、表面にＡｕＳｂ(Ｓｂの含有
率は７％)電極４５を、裏面にはＡｕ電極４６を膜厚約
１μｍ蒸着する。蒸着後、試料をさらにスクライブして
幅０.５mm，長さ１０mmにきり出す。研磨用治具に(１１
２)面を向け固定し、両サイドの(１１２)面４７を鏡面
研磨し、光共振器を作製する(図４(ｃ))。
【００２６】作製したレーザ素子の発光特性、ならびに
電流−電圧特性を図４(ｄ)に示す。発光特性が示すよう
に、波長ｎｍのレーザ光が得られている。このピーク波
長はＳｉ(１００)基板に同様の使用で作製したレーザ素
子のピーク波長よりも短波長側にシフトしている。
電流−電圧特性を図４(ｄ)に示す。発光特性が示すよう
に、波長ｎｍのレーザ光が得られている。このピーク波
長はＳｉ(１００)基板に同様の使用で作製したレーザ素
子のピーク波長よりも短波長側にシフトしている。
【００２７】この原因は以下の理由で説明される。Ｓｉ
(１００)基板上にＳｉ1-xＧｅxを結晶成長した場合、層
状成長するが、Ｓｉ(１１０)基板上にＳｉ1-xＧｅxを結
晶成長した場合、<１１２>方位に伸びる細線状に成長す
る。<１１２>方位以外のキャリアの閉じ込めがあるた
め、発光波長のシフトが観察される。また、作製したレ
ーザ素子の電流電圧特性を比較すると、Ｓｉ(１１０)基
板上に形成した細線構造のレーザ素子の方が閾値が低い
ことが判明した。
(１００)基板上にＳｉ1-xＧｅxを結晶成長した場合、層
状成長するが、Ｓｉ(１１０)基板上にＳｉ1-xＧｅxを結
晶成長した場合、<１１２>方位に伸びる細線状に成長す
る。<１１２>方位以外のキャリアの閉じ込めがあるた
め、発光波長のシフトが観察される。また、作製したレ
ーザ素子の電流電圧特性を比較すると、Ｓｉ(１１０)基
板上に形成した細線構造のレーザ素子の方が閾値が低い
ことが判明した。
【００２８】
【発明の効果】本発明の方法を用いることによって、リ
ソグラフィー技術の限界を超えるサイズのＳｉ1-xＧｅx
量子細線の形成が可能となり、細線を利用した電子素
子，発光素子の形成が可能となった。
ソグラフィー技術の限界を超えるサイズのＳｉ1-xＧｅx
量子細線の形成が可能となり、細線を利用した電子素
子，発光素子の形成が可能となった。
【図１】本発明の実施例１における基板上に成長した量
子細線の説明図。
子細線の説明図。
【図２】本発明の実施例２における基板上に成長した量
子細線を埋め込んだ半導体ヘテロ構造の作製プロセスを
示す説明図。
子細線を埋め込んだ半導体ヘテロ構造の作製プロセスを
示す説明図。
【図３】本発明の実施例３における量子細線をチャネル
層として用い形成した電子素子とその作製プロセスの説
明図。
層として用い形成した電子素子とその作製プロセスの説
明図。
【図４】本発明の実施例４における量子細線を埋め込ん
だヘテロ構造を用い形成したレーザ素子の作製プロセス
と素子特性を示す説明図。
だヘテロ構造を用い形成したレーザ素子の作製プロセス
と素子特性を示す説明図。
１０…Ｓｉ（１１０）基板、１１…Ｓｉバッファ層、１
２…Ｓｉ0.8Ｇｅ0.2量子細線、１３…非晶質Ｓｉ、１４
…（１１２）面、１５…（１１１）面、２０…Ｓｉ（１
１０）基板、２１…Ｓｉバッファ層、２２…Ｓｉ0.7Ｇ
ｅ0.3混晶、２３…Ｓｉキャップ層、３０…ｐ型Ｓｉ
（１１０）基板、３１…高濃度ｐ型Ｓｉ層、３２…Ｓｉ
0.7Ｇｅ0.3量子細線、３３…ＳｉＯ2 膜、３４…電極
層、３５…空乏領域、３６…ゲート電極、３７…アー
ス、４０…Ｓｉ（１１０）基板、４１…Ｓｉバッファ
層、４２…Ｓｉ0.8Ｇｅ0.2量子細線、４３…Ｓｉキャッ
プ層、４４…ｐ型Ｓｉドーピング層、４５…表面電極、
４６…裏面電極、４７…鏡面研磨面。
２…Ｓｉ0.8Ｇｅ0.2量子細線、１３…非晶質Ｓｉ、１４
…（１１２）面、１５…（１１１）面、２０…Ｓｉ（１
１０）基板、２１…Ｓｉバッファ層、２２…Ｓｉ0.7Ｇ
ｅ0.3混晶、２３…Ｓｉキャップ層、３０…ｐ型Ｓｉ
（１１０）基板、３１…高濃度ｐ型Ｓｉ層、３２…Ｓｉ
0.7Ｇｅ0.3量子細線、３３…ＳｉＯ2 膜、３４…電極
層、３５…空乏領域、３６…ゲート電極、３７…アー
ス、４０…Ｓｉ（１１０）基板、４１…Ｓｉバッファ
層、４２…Ｓｉ0.8Ｇｅ0.2量子細線、４３…Ｓｉキャッ
プ層、４４…ｐ型Ｓｉドーピング層、４５…表面電極、
４６…裏面電極、４７…鏡面研磨面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 嘉伸 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】Ｓｉ基板上へのＳｉ1-xＧｅx量子細線(０
＜ｘ≦１)の製造方法において、面方位(１１０)のＳｉ
基板上に<１１２>方位に沿った量子細線を一度の結晶成
長によって形成することを特徴とするＳｉ1-xＧｅx量子
細線構造の形成方法。 - 【請求項２】請求項１のＳｉ1-xＧｅx量子細線(０＜ｘ
＜１)を作製した後に、連続してＳｉ、あるいは組成値
ｙの異なるＳｉ1-yＧｅy層(０＜ｙ≦１，ｘ≠ｙ)を結晶
成長することを特徴とする量子細線構造の形成方法。 - 【請求項３】請求項１または２記載の方法によって形成
したＳｉ1-xＧｅx量子細線（０＜ｘ≦１）を能動層に用
いることを特徴とした半導体装置。 - 【請求項４】請求項１または２記載の方法によって形成
したＳｉ1-xＧｅx量子細線（０＜ｘ≦１）を活性層に用
いることを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19725695A JPH0945617A (ja) | 1995-08-02 | 1995-08-02 | 量子細線構造の形成方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19725695A JPH0945617A (ja) | 1995-08-02 | 1995-08-02 | 量子細線構造の形成方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945617A true JPH0945617A (ja) | 1997-02-14 |
Family
ID=16371445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19725695A Pending JPH0945617A (ja) | 1995-08-02 | 1995-08-02 | 量子細線構造の形成方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945617A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268936B1 (ko) * | 1997-12-16 | 2000-10-16 | 김영환 | 반도체 소자의 양자점 형성 방법 |
| US8048784B2 (en) | 2007-10-17 | 2011-11-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices including a doped silicon layer |
-
1995
- 1995-08-02 JP JP19725695A patent/JPH0945617A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268936B1 (ko) * | 1997-12-16 | 2000-10-16 | 김영환 | 반도체 소자의 양자점 형성 방법 |
| US8048784B2 (en) | 2007-10-17 | 2011-11-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices including a doped silicon layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201475B2 (ja) | 半導体装置およびその製造方法 | |
| JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP5122130B2 (ja) | 格子整合されなかった基板上に応力緩和層構造を形成する方法 | |
| US6914256B2 (en) | Optoelectronic devices having arrays of quantum-dot compound semiconductor superlattices therein | |
| KR100313183B1 (ko) | 발광디바이스 | |
| JPH0818029A (ja) | 共鳴トンネリング素子およびその製造方法 | |
| JP2006522469A5 (ja) | ||
| KR101020958B1 (ko) | 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법 | |
| JPH11214800A (ja) | 半導体装置およびその製造方法 | |
| JP2002184970A (ja) | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| KR100516252B1 (ko) | 반도체소자를가진물품및그제조방법 | |
| JP4013288B2 (ja) | ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子 | |
| JP4465890B2 (ja) | 半導体装置の製造方法 | |
| JPH0945617A (ja) | 量子細線構造の形成方法および半導体装置 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JP3403665B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3792003B2 (ja) | 半導体発光素子 | |
| JP3707811B2 (ja) | 量子効果装置及びその製造方法 | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| Sugaya et al. | Observation of negative differential resistance of a trench-type narrow InGaAs quantum-wire field-effect transistor on a (311) A InP substrate | |
| JPH0846222A (ja) | 注入シリコン共鳴トンネリングダイオードおよびその製造方法 | |
| JP3484005B2 (ja) | 半導体装置 | |
| JPH1140892A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 |