JP2002184970A - 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 - Google Patents
量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置Info
- Publication number
- JP2002184970A JP2002184970A JP2000381842A JP2000381842A JP2002184970A JP 2002184970 A JP2002184970 A JP 2002184970A JP 2000381842 A JP2000381842 A JP 2000381842A JP 2000381842 A JP2000381842 A JP 2000381842A JP 2002184970 A JP2002184970 A JP 2002184970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum dots
- semiconductor
- quantum
- distributed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
- H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/949—Radiation emitter using nanostructure
- Y10S977/95—Electromagnetic energy
- Y10S977/951—Laser
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 量子ドットへのキャリアの注入効率の低下を
防止することが可能な半導体装置を提供する。 【解決手段】 第１の半導体からなる主表面を有する基
板の主表面の上に、複数の量子ドットが離散的に分布す
る。第２の半導体からなる被覆層が、量子ドットの分布
する仮想的な面の上に形成されている。前記仮想的な面
内のうち、量子ドットの配置されていない領域の少なく
とも一部に障壁層が配置されている。障壁層は、第１及
び第２の半導体のバンドギャップよりも大きなバンドギ
ャップを有する第３の半導体もしくは絶縁材料で形成さ
れている。
防止することが可能な半導体装置を提供する。 【解決手段】 第１の半導体からなる主表面を有する基
板の主表面の上に、複数の量子ドットが離散的に分布す
る。第２の半導体からなる被覆層が、量子ドットの分布
する仮想的な面の上に形成されている。前記仮想的な面
内のうち、量子ドットの配置されていない領域の少なく
とも一部に障壁層が配置されている。障壁層は、第１及
び第２の半導体のバンドギャップよりも大きなバンドギ
ャップを有する第３の半導体もしくは絶縁材料で形成さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、量子ドットを含む
半導体装置、その製造方法及び半導体レーザ装置に関
し、特に量子ドットに注入されたキャリアを利用する半
導体装置、その製造方法、及び量子ドット内のキャリア
の再結合による発光現象を利用した半導体レーザ装置に
関する。
半導体装置、その製造方法及び半導体レーザ装置に関
し、特に量子ドットに注入されたキャリアを利用する半
導体装置、その製造方法、及び量子ドット内のキャリア
の再結合による発光現象を利用した半導体レーザ装置に
関する。
【０００２】
【従来の技術】半導体プロセスの進歩に伴い、ナノスケ
ールの結晶成長技術や微細加工技術が半導体装置の製造
に利用されるようになってきた。この成長技術や微細加
工技術を利用することによって、半導体集積回路装置の
集積度の向上を図ることはもとより、量子力学的効果を
利用した素子、例えば量子井戸レーザ発振器等が実用化
されている。
ールの結晶成長技術や微細加工技術が半導体装置の製造
に利用されるようになってきた。この成長技術や微細加
工技術を利用することによって、半導体集積回路装置の
集積度の向上を図ることはもとより、量子力学的効果を
利用した素子、例えば量子井戸レーザ発振器等が実用化
されている。
【０００３】量子ドット構造が、量子力学的効果を利用
する究極の構造として注目されている。量子ドットと
は、周囲のポテンシャルよりも低いエネルギ準位を有
し、キャリアを極微細な領域に三次元的に閉じ込めるこ
とができる極微細構造を意味する。ひとつの量子ドット
の伝導帯側の基底順位には、電子が２個しか入ることが
できない。量子ドットをレーザ発振器の活性領域として
用いることにより、電子と正孔との相互作用を効率化す
ることができる。また、量子ドットを用いたレーザ発振
器は、発振閾値や、閾値の温度特性等の点で、２次元的
に広がる量子井戸層を用いたレーザ発振器の限界を超え
る素子として期待されている。また、量子ドットを用い
た半導体素子として、ホールバーニング効果を応用した
量子ドットメモリ装置等の研究も盛んである。
する究極の構造として注目されている。量子ドットと
は、周囲のポテンシャルよりも低いエネルギ準位を有
し、キャリアを極微細な領域に三次元的に閉じ込めるこ
とができる極微細構造を意味する。ひとつの量子ドット
の伝導帯側の基底順位には、電子が２個しか入ることが
できない。量子ドットをレーザ発振器の活性領域として
用いることにより、電子と正孔との相互作用を効率化す
ることができる。また、量子ドットを用いたレーザ発振
器は、発振閾値や、閾値の温度特性等の点で、２次元的
に広がる量子井戸層を用いたレーザ発振器の限界を超え
る素子として期待されている。また、量子ドットを用い
た半導体素子として、ホールバーニング効果を応用した
量子ドットメモリ装置等の研究も盛んである。
【０００４】量子ドット構造を作製する技術として、微
細加工技術を利用して人為的に量子ドットを形成する技
術が知られている。量子ドットの形成方法の例として、
電子線を用いたリソグラフィによる方法、マスクパター
ン上に積み上げたピラミッド型の結晶の頂点に量子ドッ
トを配置する方法（GaAs tetrahedral quantum dot str
uctures fabricated using selective area metalorgan
ic chemical vapor deposition, T. Fukui et al., App
l. Phys. Lett. 58 (18), 6 May 1991）、マスクパター
ンの下に形成した四角錐の頂点に量子ドットを配置する
方法、微傾斜基板上における結晶成長初期の横方向成長
を利用する方法、ＳＴＭ（scanning tunnel microscop
y）技術を応用した原子マニピュレーションによる方法
等が挙げられる。これらの方法は、半導体材料を人為的
に加工するという共通の特徴を持っている。このため、
量子ドットの形成位置を自在に制御することができると
いう利点を有している。
細加工技術を利用して人為的に量子ドットを形成する技
術が知られている。量子ドットの形成方法の例として、
電子線を用いたリソグラフィによる方法、マスクパター
ン上に積み上げたピラミッド型の結晶の頂点に量子ドッ
トを配置する方法（GaAs tetrahedral quantum dot str
uctures fabricated using selective area metalorgan
ic chemical vapor deposition, T. Fukui et al., App
l. Phys. Lett. 58 (18), 6 May 1991）、マスクパター
ンの下に形成した四角錐の頂点に量子ドットを配置する
方法、微傾斜基板上における結晶成長初期の横方向成長
を利用する方法、ＳＴＭ（scanning tunnel microscop
y）技術を応用した原子マニピュレーションによる方法
等が挙げられる。これらの方法は、半導体材料を人為的
に加工するという共通の特徴を持っている。このため、
量子ドットの形成位置を自在に制御することができると
いう利点を有している。
【０００５】量子ドットを形成する他の方法として、量
子ドットを自己形成させる方法が知られている。量子ド
ットが自己形成される現象は、自己組織化現象と呼ばれ
る。具体的には、格子不整合となる特定の条件下で半導
体層を気相エピタキシャル成長させる。このとき、下地
表面上に２次元的に一様に広がった膜ではなく、３次元
的な微細構造（量子ドット構造）が自己形成される。こ
の方法によると、人為的に微細加工する場合に比べて、
量子ドットが高密度に分布し、かつ各々の量子ドットが
高品質である量子ドット構造を得ることができる。
子ドットを自己形成させる方法が知られている。量子ド
ットが自己形成される現象は、自己組織化現象と呼ばれ
る。具体的には、格子不整合となる特定の条件下で半導
体層を気相エピタキシャル成長させる。このとき、下地
表面上に２次元的に一様に広がった膜ではなく、３次元
的な微細構造（量子ドット構造）が自己形成される。こ
の方法によると、人為的に微細加工する場合に比べて、
量子ドットが高密度に分布し、かつ各々の量子ドットが
高品質である量子ドット構造を得ることができる。
【０００６】量子ドットの自己組織化現象のうち最もよ
く知られているものは、ストランスキ−クラスタノフ
（Stranski-Krastanov）モード（ＳＫモード）と呼ばれ
るものである。ＳＫモードによる成長においては、成長
初期に下地表面上に２次元的に広がる薄い膜（濡れ層）
が成長し、原料供給を続けると、量子ドットが自己形成
される。ＳＫモードにより形成された量子ドットを量子
井戸層で埋め込むことにより、量子ドットからの発光波
長を制御することができる。ＳＫモードを利用して量子
ドットを形成すると、大きさの揃った均一な量子ドット
を得ることができる。
く知られているものは、ストランスキ−クラスタノフ
（Stranski-Krastanov）モード（ＳＫモード）と呼ばれ
るものである。ＳＫモードによる成長においては、成長
初期に下地表面上に２次元的に広がる薄い膜（濡れ層）
が成長し、原料供給を続けると、量子ドットが自己形成
される。ＳＫモードにより形成された量子ドットを量子
井戸層で埋め込むことにより、量子ドットからの発光波
長を制御することができる。ＳＫモードを利用して量子
ドットを形成すると、大きさの揃った均一な量子ドット
を得ることができる。
【０００７】
【発明が解決しようとする課題】量子ドット形成技術の
進歩は目覚しいが、量子ドット構造を半導体素子へ応用
した場合の課題も明らかになりつつある。そのひとつ
は、量子ドットへのキャリアの注入効率が低いことであ
り、もうひとつは、フォノンボトルネック現象により基
底準位へのキャリアの注入効率が低下することである。
進歩は目覚しいが、量子ドット構造を半導体素子へ応用
した場合の課題も明らかになりつつある。そのひとつ
は、量子ドットへのキャリアの注入効率が低いことであ
り、もうひとつは、フォノンボトルネック現象により基
底準位へのキャリアの注入効率が低下することである。
【０００８】図1（Ｂ）を参照して、量子ドットへのキ
ャリアの注入効率の低下の要因について説明する。図1
（Ｂ）は、従来の量子ドット構造の一例の断面図を示
す。ｎ型導電性の半導体基板１の表面上に、複数の量子
ドット２が離散的に分布する。量子ドット２を覆うよう
に、半導体基板１の表面上に、ｐ型導電性の半導体層３
が形成されている。半導体基板１と半導体層３との間に
順方向電圧を印加すると、ｎ型半導体基板１内の電子１
０ａ及びｐ型半導体層３内の正孔１１ａが量子ドット２
に注入される。
ャリアの注入効率の低下の要因について説明する。図1
（Ｂ）は、従来の量子ドット構造の一例の断面図を示
す。ｎ型導電性の半導体基板１の表面上に、複数の量子
ドット２が離散的に分布する。量子ドット２を覆うよう
に、半導体基板１の表面上に、ｐ型導電性の半導体層３
が形成されている。半導体基板１と半導体層３との間に
順方向電圧を印加すると、ｎ型半導体基板１内の電子１
０ａ及びｐ型半導体層３内の正孔１１ａが量子ドット２
に注入される。
【０００９】ところが、量子ドット２が離散的に分布し
ているため、一部の電子１０ｃ及び正孔１１ｃは、量子
ドット２に注入されることなく、それぞれｐ型半導体層
３及びｎ型半導体基板１内に輸送される。また、一部の
電子１０ｂ及び正孔１１ｂは、量子ドット以外の領域で
再結合する。このため、電流に寄与するキャリアの一部
しか量子ドット２へ注入されない。量子ドットを半導体
レーザ装置に応用した場合には、量子ドットへのキャリ
アの注入効率の低下が発光効率の低下につながる。
ているため、一部の電子１０ｃ及び正孔１１ｃは、量子
ドット２に注入されることなく、それぞれｐ型半導体層
３及びｎ型半導体基板１内に輸送される。また、一部の
電子１０ｂ及び正孔１１ｂは、量子ドット以外の領域で
再結合する。このため、電流に寄与するキャリアの一部
しか量子ドット２へ注入されない。量子ドットを半導体
レーザ装置に応用した場合には、量子ドットへのキャリ
アの注入効率の低下が発光効率の低下につながる。
【００１０】フォノンボトルネック現象は、エネルギ保
存則により離散準位へのキャリアの緩和（高い準位から
低い準位への遷移）が抑制される現象である。量子ドッ
トにおいては、状態密度関数がデルタ関数的になるた
め、キャリア緩和に光学フォノンが関与することにな
る。このため、キャリア緩和が生じにくくなる。フォノ
ンボトルネック現象のため、量子ドットにおけるキャリ
ア緩和が、量子井戸層におけるキャリア緩和よりも遅い
ことが報告されている（例えば、Physical ReviewB54,
R5243, 1996）。
存則により離散準位へのキャリアの緩和（高い準位から
低い準位への遷移）が抑制される現象である。量子ドッ
トにおいては、状態密度関数がデルタ関数的になるた
め、キャリア緩和に光学フォノンが関与することにな
る。このため、キャリア緩和が生じにくくなる。フォノ
ンボトルネック現象のため、量子ドットにおけるキャリ
ア緩和が、量子井戸層におけるキャリア緩和よりも遅い
ことが報告されている（例えば、Physical ReviewB54,
R5243, 1996）。
【００１１】本発明の目的は、量子ドットへのキャリア
の注入効率の低下を防止することが可能な半導体装置及
びその製造方法を提供することである。
の注入効率の低下を防止することが可能な半導体装置及
びその製造方法を提供することである。
【００１２】本発明の他の目的は、フォノンボトルネッ
ク現象によってキャリア緩和が生じにくくなることを抑
制することが可能な半導体装置及びその製造方法を提供
することである。
ク現象によってキャリア緩和が生じにくくなることを抑
制することが可能な半導体装置及びその製造方法を提供
することである。
【００１３】本発明の他の目的は、量子ドットへのキャ
リアの注入効率を高め、高い発光効率を有する半導体レ
ーザ装置を提供することである。
リアの注入効率を高め、高い発光効率を有する半導体レ
ーザ装置を提供することである。
【００１４】
【課題を解決するための手段】本発明の一観点による
と、第１の半導体からなる主表面を有する基板と、前記
主表面の上に離散的に分布する複数の量子ドットと、前
記量子ドットの分布する面の上に形成された第２の半導
体からなる被覆層と、前記量子ドットの分布する面内の
うち、前記量子ドットの配置されていない領域の少なく
とも一部に配置され、前記第１及び第２の半導体のバン
ドギャップよりも大きなバンドギャップを有する第３の
半導体もしくは絶縁材料で形成された障壁層とを有する
半導体装置が提供される。
と、第１の半導体からなる主表面を有する基板と、前記
主表面の上に離散的に分布する複数の量子ドットと、前
記量子ドットの分布する面の上に形成された第２の半導
体からなる被覆層と、前記量子ドットの分布する面内の
うち、前記量子ドットの配置されていない領域の少なく
とも一部に配置され、前記第１及び第２の半導体のバン
ドギャップよりも大きなバンドギャップを有する第３の
半導体もしくは絶縁材料で形成された障壁層とを有する
半導体装置が提供される。
【００１５】基板と被覆層との間に電流を流す際に、キ
ャリアが障壁層を通過できないため、量子ドットへのキ
ャリアの注入効率を高めることができる。
ャリアが障壁層を通過できないため、量子ドットへのキ
ャリアの注入効率を高めることができる。
【００１６】本発明の他の観点によると、半導体からな
る主表面の上に、離散的に分布する量子ドットを形成す
る工程と、前記主表面のうち前記量子ドットの配置され
ていない領域の上に、Ａｌを含む化合物半導体からなる
第１の層を形成する工程と、前記量子ドット及び第１の
層を、半導体からなる第２の層で覆う工程と、前記第１
の層の端面を露出させる工程と、前記第１の層の露出し
た端面から、該第１の層を酸化する工程とを有する半導
体装置の製造方法が提供される。
る主表面の上に、離散的に分布する量子ドットを形成す
る工程と、前記主表面のうち前記量子ドットの配置され
ていない領域の上に、Ａｌを含む化合物半導体からなる
第１の層を形成する工程と、前記量子ドット及び第１の
層を、半導体からなる第２の層で覆う工程と、前記第１
の層の端面を露出させる工程と、前記第１の層の露出し
た端面から、該第１の層を酸化する工程とを有する半導
体装置の製造方法が提供される。
【００１７】酸化された第１の層は絶縁性を示すため、
この部分が障壁層として作用し、量子ドットへのキャリ
アの注入効率を高めることができる。
この部分が障壁層として作用し、量子ドットへのキャリ
アの注入効率を高めることができる。
【００１８】本発明の他の観点によると、第１導電型の
半導体からなる基板と、前記基板の表面上に形成された
第1の分離閉込へテロ層と、前記第１の分離閉込へテロ
層の上に離散的に分布する複数の量子ドットと、前記量
子ドットの分布する面の上に形成された第２の分離閉込
へテロ層と、前記第1の分離閉込へテロ層と前記第２の
分離閉込へテロ層との間であって、前記量子ドットの分
布する面内のうち前記量子ドットの配置されていない領
域の少なくとも一部に配置され、前記第１及び第２の分
離閉込へテロ層のバンドギャップよりも大きなバンドギ
ャップを有する半導体もしくは絶縁材料で形成された障
壁層と、前記第２の分離閉込へテロ層の上に形成され、
前記第1導電型とは逆の第２導電型の半導体からなるク
ラッド層と、前記基板と前記クラッド層との間に電圧を
印加するための一対の電極とを有する半導体レーザ装置
が提供される。
半導体からなる基板と、前記基板の表面上に形成された
第1の分離閉込へテロ層と、前記第１の分離閉込へテロ
層の上に離散的に分布する複数の量子ドットと、前記量
子ドットの分布する面の上に形成された第２の分離閉込
へテロ層と、前記第1の分離閉込へテロ層と前記第２の
分離閉込へテロ層との間であって、前記量子ドットの分
布する面内のうち前記量子ドットの配置されていない領
域の少なくとも一部に配置され、前記第１及び第２の分
離閉込へテロ層のバンドギャップよりも大きなバンドギ
ャップを有する半導体もしくは絶縁材料で形成された障
壁層と、前記第２の分離閉込へテロ層の上に形成され、
前記第1導電型とは逆の第２導電型の半導体からなるク
ラッド層と、前記基板と前記クラッド層との間に電圧を
印加するための一対の電極とを有する半導体レーザ装置
が提供される。
【００１９】第１及び第２の分離閉込へテロ層の間に障
壁層が配置されているため、量子ドットへのキャリアの
注入効率を高めることができる。これにより、発光効率
を高めることが可能になる。
壁層が配置されているため、量子ドットへのキャリアの
注入効率を高めることができる。これにより、発光効率
を高めることが可能になる。
【００２０】
【発明の実施の形態】図１（Ａ）に、本発明の第１の実
施例による半導体装置の断面図を示す。ｎ型ＧａＡｓか
らなる基板１の表面上に、Ｉｎ0.5Ｇａ0.5Ａｓからなる
複数の量子ドット２が離散的に分布している。各量子ド
ット２の面内方向の大きさは約１０ｎｍ程度であり、高
さは５〜１０ｎｍ程度である。ＧａＡｓ基板１の表面の
うち、量子ドット２の配置されていない領域を、障壁層
４が覆う。量子ドット２及び障壁層４の上に、ｐ型Ｇａ
Ａｓ層３が形成されている。
施例による半導体装置の断面図を示す。ｎ型ＧａＡｓか
らなる基板１の表面上に、Ｉｎ0.5Ｇａ0.5Ａｓからなる
複数の量子ドット２が離散的に分布している。各量子ド
ット２の面内方向の大きさは約１０ｎｍ程度であり、高
さは５〜１０ｎｍ程度である。ＧａＡｓ基板１の表面の
うち、量子ドット２の配置されていない領域を、障壁層
４が覆う。量子ドット２及び障壁層４の上に、ｐ型Ｇａ
Ａｓ層３が形成されている。
【００２１】量子ドット２は、自己組織化現象を利用
し、分子線エピタキシ（ＭＢＥ）により形成される。こ
の形成は、例えば、Ｉｎ原料温度７５０℃、Ｇａ原料温
度９００℃、Ａｓ原料温度３００℃、基板温度５００
℃、成長速度毎秒０．１モノレイヤの条件で行われる。
し、分子線エピタキシ（ＭＢＥ）により形成される。こ
の形成は、例えば、Ｉｎ原料温度７５０℃、Ｇａ原料温
度９００℃、Ａｓ原料温度３００℃、基板温度５００
℃、成長速度毎秒０．１モノレイヤの条件で行われる。
【００２２】なお、ＧａＡｓ基板１の表面のうち量子ド
ット２の形成されていない領域が、数原子層の厚さの塗
れ層で覆われる場合もある。
ット２の形成されていない領域が、数原子層の厚さの塗
れ層で覆われる場合もある。
【００２３】次に、障壁層４の形成方法について説明す
る。量子ドット２を形成した後、ＧａＡｓ基板１の上
に、ＭＢＥによりＡｌＡｓ層を成長させる。このＡｌＡ
ｓ層は量子ドット２の上にはほとんど成長しないため、
ＧａＡｓ基板１の表面のうち量子ドット２の配置されて
いない領域のみがＡｌＡｓ層で覆われる。ｐ型ＧａＡｓ
層３を成長させた後、ＧａＡｓ基板１とＧａＡｓ層３と
の間に配置されているＡｌＡｓ層を、その端面から酸化
する。横方向に酸化が進むことによりＡｌＡｓ層のほと
んど全領域が酸化され、絶縁性の障壁層が形成される。
このとき、ＧａＡｓ基板１、ＧａＡｓ層３、及び量子ド
ット２は酸化されない。ｐ型ＧａＡｓ層３を成長させた
後に、その下のＡｌＡｓ層を酸化するため、ｐ型ＧａＡ
ｓ層３は、ＧａＡｓ基板１の表面の結晶性を引き継いで
成長したエピタキシャル成長層である。
る。量子ドット２を形成した後、ＧａＡｓ基板１の上
に、ＭＢＥによりＡｌＡｓ層を成長させる。このＡｌＡ
ｓ層は量子ドット２の上にはほとんど成長しないため、
ＧａＡｓ基板１の表面のうち量子ドット２の配置されて
いない領域のみがＡｌＡｓ層で覆われる。ｐ型ＧａＡｓ
層３を成長させた後、ＧａＡｓ基板１とＧａＡｓ層３と
の間に配置されているＡｌＡｓ層を、その端面から酸化
する。横方向に酸化が進むことによりＡｌＡｓ層のほと
んど全領域が酸化され、絶縁性の障壁層が形成される。
このとき、ＧａＡｓ基板１、ＧａＡｓ層３、及び量子ド
ット２は酸化されない。ｐ型ＧａＡｓ層３を成長させた
後に、その下のＡｌＡｓ層を酸化するため、ｐ型ＧａＡ
ｓ層３は、ＧａＡｓ基板１の表面の結晶性を引き継いで
成長したエピタキシャル成長層である。
【００２４】次に、図２（Ａ）を参照して、ＡｌＡｓ層
の好ましい酸化条件について説明する。
の好ましい酸化条件について説明する。
【００２５】ＧａＡｓ基板の表面上厚さ３０ｎｍのＡｌ
Ａｓ層を、Ａｌ0.6Ｇａ0.4Ａｓ層の厚膜で挟んだ積層構
造を、ＭＢＥにより形成した。この積層構造を部分的に
エッチングすることにより、幅約２０μｍの尾根状構造
を残した。このエッチングは、燐酸、過酸化水素、水を
１：１：１０の体積比で混合したエッチング液を用いて
行うことができる。なお、混合前の燐酸の濃度は８５
％、過酸化水素の濃度は３１％である。尾根状構造を残
した基板を、水蒸気雰囲気中で熱処理した。尾根状構造
の側面に露出したＡｌＡｓ層２１の端面から横方向に酸
化が進む。
Ａｓ層を、Ａｌ0.6Ｇａ0.4Ａｓ層の厚膜で挟んだ積層構
造を、ＭＢＥにより形成した。この積層構造を部分的に
エッチングすることにより、幅約２０μｍの尾根状構造
を残した。このエッチングは、燐酸、過酸化水素、水を
１：１：１０の体積比で混合したエッチング液を用いて
行うことができる。なお、混合前の燐酸の濃度は８５
％、過酸化水素の濃度は３１％である。尾根状構造を残
した基板を、水蒸気雰囲気中で熱処理した。尾根状構造
の側面に露出したＡｌＡｓ層２１の端面から横方向に酸
化が進む。
【００２６】図２（Ａ）に、酸化温度、酸化時間と酸化
の深さとの関係を示す。横軸は酸化時間を単位「分」で
表し、縦軸は酸化の深さを単位「μｍ」で表す。図中の
四角記号は、酸化温度を３６０℃とした場合を示し、丸
記号は、酸化温度を３２０℃とした場合を示す。酸化の
深さは、尾根状構造の断面を走査型電子顕微鏡（ＳＥ
Ｍ）で観察して測定した。この熱処理条件では、ＡｌＧ
ａＡｓ層は実質的に酸化されなかった。
の深さとの関係を示す。横軸は酸化時間を単位「分」で
表し、縦軸は酸化の深さを単位「μｍ」で表す。図中の
四角記号は、酸化温度を３６０℃とした場合を示し、丸
記号は、酸化温度を３２０℃とした場合を示す。酸化の
深さは、尾根状構造の断面を走査型電子顕微鏡（ＳＥ
Ｍ）で観察して測定した。この熱処理条件では、ＡｌＧ
ａＡｓ層は実質的に酸化されなかった。
【００２７】図２（Ａ）から、水蒸気中で温度３６０℃
で３０分間の熱処理を行えば、約６μｍの深さまで酸化
されることがわかる。例えば、尾根状構造の幅を１２μ
ｍ以下にし、３６０℃で３０分間の酸化を行うことによ
り、ＡｌＡｓ層の全領域を酸化することができる。尾根
状構造の幅に応じて酸化温度及び酸化時間を調節するこ
とにより、尾根状構造内のＡｌＡｓ層の全領域を酸化す
ることができる。
で３０分間の熱処理を行えば、約６μｍの深さまで酸化
されることがわかる。例えば、尾根状構造の幅を１２μ
ｍ以下にし、３６０℃で３０分間の酸化を行うことによ
り、ＡｌＡｓ層の全領域を酸化することができる。尾根
状構造の幅に応じて酸化温度及び酸化時間を調節するこ
とにより、尾根状構造内のＡｌＡｓ層の全領域を酸化す
ることができる。
【００２８】図２（Ｂ）に、他の評価実験で用いた試料
の断面図を示す。ＧａＡｓ基板２０の上に、厚さ１０６
ｎｍのＩｎＡｌＡｓ層２１と厚さ９３ｎｍのＩｎＧａＡ
ｓ層２２とが交互に積層された尾根状構造が形成されて
いる。この積層構造を水蒸気雰囲気中で熱処理したとこ
ろ、酸化はＡｌを含んでいるＩｎＡｌＡｓ層２１のみで
生じ、ＩｎＧａＡｓ層２２はまったく酸化されていなか
った。これは、Ａｌを含む化合物半導体層内にＩｎＧａ
Ａｓからなる量子ドットを分布させると、化合物半導体
層を酸化しても、量子ドットは酸化されないことを示し
ている。
の断面図を示す。ＧａＡｓ基板２０の上に、厚さ１０６
ｎｍのＩｎＡｌＡｓ層２１と厚さ９３ｎｍのＩｎＧａＡ
ｓ層２２とが交互に積層された尾根状構造が形成されて
いる。この積層構造を水蒸気雰囲気中で熱処理したとこ
ろ、酸化はＡｌを含んでいるＩｎＡｌＡｓ層２１のみで
生じ、ＩｎＧａＡｓ層２２はまったく酸化されていなか
った。これは、Ａｌを含む化合物半導体層内にＩｎＧａ
Ａｓからなる量子ドットを分布させると、化合物半導体
層を酸化しても、量子ドットは酸化されないことを示し
ている。
【００２９】図１（Ａ）に示したように、第１の実施例
による量子ドット構造においては、ＧａＡｓ基板１とＧ
ａＡｓ層３との間の、量子ドット２の配置されていない
領域に、障壁層４が配置されている。ＧａＡｓ基板１と
ＧａＡｓ層３との間に順方向電圧を印加すると、ＧａＡ
ｓ基板１内の電子及びＧａＡｓ層３内の正孔が、両者の
界面の方向に移動する。これらのキャリアは、障壁層４
によって形成されたポテンシャル障壁により障壁層４内
には注入されず、ポテンシャルの低い量子ドット２内に
注入される。このため、量子ドット２内へのキャリアの
注入効率を高めることができる。
による量子ドット構造においては、ＧａＡｓ基板１とＧ
ａＡｓ層３との間の、量子ドット２の配置されていない
領域に、障壁層４が配置されている。ＧａＡｓ基板１と
ＧａＡｓ層３との間に順方向電圧を印加すると、ＧａＡ
ｓ基板１内の電子及びＧａＡｓ層３内の正孔が、両者の
界面の方向に移動する。これらのキャリアは、障壁層４
によって形成されたポテンシャル障壁により障壁層４内
には注入されず、ポテンシャルの低い量子ドット２内に
注入される。このため、量子ドット２内へのキャリアの
注入効率を高めることができる。
【００３０】次に、図３を参照して、第２の実施例によ
る量子ドットを有する半導体装置について説明する。
る量子ドットを有する半導体装置について説明する。
【００３１】図３（Ａ）は、第２の実施例による半導体
装置の断面図を示す。図１に示した第１の実施例では、
量子ドット２及び障壁層４がＧａＡｓ基板１の表面上に
直接形成されていた。第２の実施例では、ＧａＡｓ基板
１の表面上にＩｎＧａＡｓからなる量子井戸層５及びＧ
ａＡｓからなるトンネル層６がこの順番に積層され、ト
ンネル層６の表面上に量子ドット２及び障壁層４が形成
されている。
装置の断面図を示す。図１に示した第１の実施例では、
量子ドット２及び障壁層４がＧａＡｓ基板１の表面上に
直接形成されていた。第２の実施例では、ＧａＡｓ基板
１の表面上にＩｎＧａＡｓからなる量子井戸層５及びＧ
ａＡｓからなるトンネル層６がこの順番に積層され、ト
ンネル層６の表面上に量子ドット２及び障壁層４が形成
されている。
【００３２】量子井戸層５のＩｎ組成比は０．２〜０．
３であり、その厚さは１０〜３０ｎｍである。トンネル
層６の厚さは５ｎｍ以下であり、キャリアがトンネル現
象によりトンネル層６を通過することができる。
３であり、その厚さは１０〜３０ｎｍである。トンネル
層６の厚さは５ｎｍ以下であり、キャリアがトンネル現
象によりトンネル層６を通過することができる。
【００３３】図３（Ｂ）に、ＧａＡｓ基板１、量子井戸
層５、トンネル層６、量子ドット２、及びＧａＡｓ層３
の伝導体下端のエネルギバンド図を示す。なお、図３
（Ｂ）では、ＧａＡｓ基板１とＧａＡｓ層３との間に順
方向電圧が印加されている状態を示す。
層５、トンネル層６、量子ドット２、及びＧａＡｓ層３
の伝導体下端のエネルギバンド図を示す。なお、図３
（Ｂ）では、ＧａＡｓ基板１とＧａＡｓ層３との間に順
方向電圧が印加されている状態を示す。
【００３４】ＧａＡｓ基板１内の伝導帯に励起されてい
る電子が量子井戸層５内に注入され、その基底状態を占
める。量子井戸層５の基底状態と量子ドットの１次準位
Ｌ1との共鳴により、量子井戸層５内の電子が量子ドッ
ト２の１次準位Ｌ1に、トンネル現象により移動する。
量子ドット２の１次準位を占める電子は、量子ドット２
の基底準位Ｌ0に遷移する。このように、量子井戸層５
を介して量子ドット内に電子が注入される。
る電子が量子井戸層５内に注入され、その基底状態を占
める。量子井戸層５の基底状態と量子ドットの１次準位
Ｌ1との共鳴により、量子井戸層５内の電子が量子ドッ
ト２の１次準位Ｌ1に、トンネル現象により移動する。
量子ドット２の１次準位を占める電子は、量子ドット２
の基底準位Ｌ0に遷移する。このように、量子井戸層５
を介して量子ドット内に電子が注入される。
【００３５】量子井戸層５がない場合には、ＧａＡｓ基
板１の伝導帯中の電子が、量子ドット２の１次準位に注
入されなければならない。ところが、フォノンボトルネ
ック現象のため、伝導帯中の電子は量子ドット２に捕捉
されにくい。量子井戸層５を介して量子ドット２に電子
を注入することにより、フォノンボトルネック現象の影
響を回避することができる。量子井戸層５から量子ドッ
ト２へのトンネル現象による電子の移動は高速である。
このため、量子ドット２への電子の捕捉速度を速くする
ことができる。
板１の伝導帯中の電子が、量子ドット２の１次準位に注
入されなければならない。ところが、フォノンボトルネ
ック現象のため、伝導帯中の電子は量子ドット２に捕捉
されにくい。量子井戸層５を介して量子ドット２に電子
を注入することにより、フォノンボトルネック現象の影
響を回避することができる。量子井戸層５から量子ドッ
ト２へのトンネル現象による電子の移動は高速である。
このため、量子ドット２への電子の捕捉速度を速くする
ことができる。
【００３６】また、図1（Ａ）に示した第1の実施例の構
造では、ＧａＡｓ基板１と障壁層４との界面に欠陥準位
が形成される場合がある。図３（Ａ）に示した第２の実
施例では、ＧａＡｓトンネル層６と障壁層４との界面ま
でキャリアが到達しない。このため、この界面に欠陥準
位が形成されたとしても、欠陥準位にキャリアがトラッ
プされることを防止することができる。
造では、ＧａＡｓ基板１と障壁層４との界面に欠陥準位
が形成される場合がある。図３（Ａ）に示した第２の実
施例では、ＧａＡｓトンネル層６と障壁層４との界面ま
でキャリアが到達しない。このため、この界面に欠陥準
位が形成されたとしても、欠陥準位にキャリアがトラッ
プされることを防止することができる。
【００３７】図３（Ａ）で説明した第２の実施例では、
量子ドット２が分布する仮想的な面とＧａＡｓ基板１と
の間に、量子井戸層５とトンネル層６とを配置した。図
３（Ｃ）に示すように、量子井戸層５Ａとトンネル層６
Ａとを、量子ドット２が分布する仮想的な面とｐ型Ｇａ
Ａｓ層３との間に配置してもよい。また、量子井戸層と
トンネル層とを、量子ドット２の分布する仮想的な面の
両側に配置してもよい。
量子ドット２が分布する仮想的な面とＧａＡｓ基板１と
の間に、量子井戸層５とトンネル層６とを配置した。図
３（Ｃ）に示すように、量子井戸層５Ａとトンネル層６
Ａとを、量子ドット２が分布する仮想的な面とｐ型Ｇａ
Ａｓ層３との間に配置してもよい。また、量子井戸層と
トンネル層とを、量子ドット２の分布する仮想的な面の
両側に配置してもよい。
【００３８】図４に、上記第１の実施例による量子ドッ
ト構造を適用した半導体レーザ装置の断面図を示す。
ト構造を適用した半導体レーザ装置の断面図を示す。
【００３９】（００１）面を主面とするｎ型のＧａＡｓ
基板３０の主面上に、ｎ型のＡｌ0. 4Ｇａ0.6Ａｓからな
る厚さ１μｍのｎ型クラッド層３１が形成されている。
ｎ型クラッド層３１の上に、ＧａＡｓからなる厚さ１０
０ｎｍの分離閉込へテロ層（ＳＣＨ層）３２が形成され
ている。分離閉込へテロ層３２の表面上に、複数の量子
ドット３３が離散的に分布する。分離閉込へテロ層３２
の表面のうち量子ドット３３の配置されていない領域
が、障壁層３４で覆われている。量子ドット３３はＩｎ
ＧａＡｓで形成されている。障壁層３４は、ＭＢＥによ
り形成されたＡｌＡｓ層を酸化することにより形成され
た層である。
基板３０の主面上に、ｎ型のＡｌ0. 4Ｇａ0.6Ａｓからな
る厚さ１μｍのｎ型クラッド層３１が形成されている。
ｎ型クラッド層３１の上に、ＧａＡｓからなる厚さ１０
０ｎｍの分離閉込へテロ層（ＳＣＨ層）３２が形成され
ている。分離閉込へテロ層３２の表面上に、複数の量子
ドット３３が離散的に分布する。分離閉込へテロ層３２
の表面のうち量子ドット３３の配置されていない領域
が、障壁層３４で覆われている。量子ドット３３はＩｎ
ＧａＡｓで形成されている。障壁層３４は、ＭＢＥによ
り形成されたＡｌＡｓ層を酸化することにより形成され
た層である。
【００４０】量子ドット３３及び障壁層３４の上に、Ｇ
ａＡｓからなる厚さ１００ｎｍの分離閉込へテロ層３５
が形成されている。分離閉込へテロ層３５の上に、ｐ型
のＡｌ0.4Ｇａ0.6Ａｓからなる厚さ１μｍのｐ型クラッ
ド層３６が形成されている。その上に、ｐ型Ａｌ0.2Ｇ
ａ0.8Ａｓからなる中間層３７、ｐ+型ＧａＡｓからなる
コンタクト層３８が形成されている。これらの各層は、
ＭＢＥにより形成される。量子ドット３３は、ＳＫモー
ドを利用したＭＢＥにより形成される。なお、ＭＢＥに
よる成長時には、障壁層３４の部分にＡｌＡｓ層を成長
させる。
ａＡｓからなる厚さ１００ｎｍの分離閉込へテロ層３５
が形成されている。分離閉込へテロ層３５の上に、ｐ型
のＡｌ0.4Ｇａ0.6Ａｓからなる厚さ１μｍのｐ型クラッ
ド層３６が形成されている。その上に、ｐ型Ａｌ0.2Ｇ
ａ0.8Ａｓからなる中間層３７、ｐ+型ＧａＡｓからなる
コンタクト層３８が形成されている。これらの各層は、
ＭＢＥにより形成される。量子ドット３３は、ＳＫモー
ドを利用したＭＢＥにより形成される。なお、ＭＢＥに
よる成長時には、障壁層３４の部分にＡｌＡｓ層を成長
させる。
【００４１】コンタクト層３８の上面から分離閉込層３
２の下面よりもやや深い位置まで部分的にエッチングさ
れ、尾根４５が残されている。このエッチングは、燐酸
と過酸化水素と水との混合液を用いたウェットエッチン
グにより行われる。障壁層３４は、尾根４５を形成した
後、その側面からＡｌＡｓ層を酸化することにより形成
される。なお、この酸化は、Ａｌ0.4Ｇａ0.6Ａｓからな
るクラッドが酸化されない条件で行われる。
２の下面よりもやや深い位置まで部分的にエッチングさ
れ、尾根４５が残されている。このエッチングは、燐酸
と過酸化水素と水との混合液を用いたウェットエッチン
グにより行われる。障壁層３４は、尾根４５を形成した
後、その側面からＡｌＡｓ層を酸化することにより形成
される。なお、この酸化は、Ａｌ0.4Ｇａ0.6Ａｓからな
るクラッドが酸化されない条件で行われる。
【００４２】尾根４５が残された基板の表面が、酸化シ
リコンからなる厚さ２５０ｎｍの絶縁膜３９で覆われて
いる。絶縁膜３９に、尾根４５の上面を露出させる開口
４０が形成されている。絶縁膜３９及び開口４０の底面
に露出したコンタクト層３８の上面を、ｐ側電極４１が
覆う。ｐ側電極４１は、Ｔｉ層とＰｔ層とがこの順番に
積層された２層構造を有し、コンタクト層３８にオーミ
ック接触する。
リコンからなる厚さ２５０ｎｍの絶縁膜３９で覆われて
いる。絶縁膜３９に、尾根４５の上面を露出させる開口
４０が形成されている。絶縁膜３９及び開口４０の底面
に露出したコンタクト層３８の上面を、ｐ側電極４１が
覆う。ｐ側電極４１は、Ｔｉ層とＰｔ層とがこの順番に
積層された２層構造を有し、コンタクト層３８にオーミ
ック接触する。
【００４３】ＧａＡｓ基板３０の背面上に、ｎ側電極４
２が形成されている。ｎ側電極４２は、ＡｕＧｅ合金層
とＡｕ層とがこの順番に積層された２層構造を有し、Ｇ
ａＡｓ基板３０にオーミック接触する。
２が形成されている。ｎ側電極４２は、ＡｕＧｅ合金層
とＡｕ層とがこの順番に積層された２層構造を有し、Ｇ
ａＡｓ基板３０にオーミック接触する。
【００４４】尾根４５の長手方向の両端に反射端面が形
成され、光共振器が画定される。ｎ側電極４２とｐ側電
極４１との間に順方向電圧を印加すると、量子ドット３
３にキャリアが注入される。量子ドット３３内で電子と
正孔とが再結合することにより、光が放射される。この
光が光共振器内を往復することにより、誘導放出が生ず
る。
成され、光共振器が画定される。ｎ側電極４２とｐ側電
極４１との間に順方向電圧を印加すると、量子ドット３
３にキャリアが注入される。量子ドット３３内で電子と
正孔とが再結合することにより、光が放射される。この
光が光共振器内を往復することにより、誘導放出が生ず
る。
【００４５】図４に示した半導体レーザ装置において
は、分離閉込へテロ層３２と３５との間の、量子ドット
３３が配置されていない領域に障壁層３４が配置されて
いる。このため、図１（Ａ）に示した第１の実施例の場
合と同様に量子ドット３３へのキャリア注入効率を高め
ることができる。これにより、発光効率を高めることが
可能になる。
は、分離閉込へテロ層３２と３５との間の、量子ドット
３３が配置されていない領域に障壁層３４が配置されて
いる。このため、図１（Ａ）に示した第１の実施例の場
合と同様に量子ドット３３へのキャリア注入効率を高め
ることができる。これにより、発光効率を高めることが
可能になる。
【００４６】なお、図３（Ａ）に示したように、図４の
量子ドット３３の分布する仮想的な面と分離閉込へテロ
層３２との間、及び量子ドット３３の分布する仮想的な
面と分離閉込へテロ層３５との間に、量子井戸層とトン
ネル層とを挿入してもよい。このような構造とすること
により、フォノンボトルネック現象に起因するキャリア
の注入効率の低下を回避することができる。
量子ドット３３の分布する仮想的な面と分離閉込へテロ
層３２との間、及び量子ドット３３の分布する仮想的な
面と分離閉込へテロ層３５との間に、量子井戸層とトン
ネル層とを挿入してもよい。このような構造とすること
により、フォノンボトルネック現象に起因するキャリア
の注入効率の低下を回避することができる。
【００４７】次に、図５（Ａ）及び（Ｂ）を参照して、
上記実施例の変形例による量子ドット構造について説明
する。
上記実施例の変形例による量子ドット構造について説明
する。
【００４８】上記第１及び第２の実施例では、ＡｌＡｓ
層の全領域を酸化することにより、例えば図１（Ａ）に
示した障壁層４を形成した。この酸化がやや不十分であ
る場合には、図５（Ａ）に示すように、量子ドット２の
周囲に未酸化のＡｌＡｓ領域４ａが残る場合がある。こ
のように、未酸化のＡｌＡｓ領域４ａが残っている場合
であっても、ＡｌＡｓ層のうち多くの領域が酸化されて
いれば、キャリア注入効率向上を図ることができる。な
お、ＡｌＡｓ層のうち少なくとも一部の領域が酸化され
ていれば、全く障壁層が形成されていない場合に比べ
て、キャリア注入効率が高まるであろう。
層の全領域を酸化することにより、例えば図１（Ａ）に
示した障壁層４を形成した。この酸化がやや不十分であ
る場合には、図５（Ａ）に示すように、量子ドット２の
周囲に未酸化のＡｌＡｓ領域４ａが残る場合がある。こ
のように、未酸化のＡｌＡｓ領域４ａが残っている場合
であっても、ＡｌＡｓ層のうち多くの領域が酸化されて
いれば、キャリア注入効率向上を図ることができる。な
お、ＡｌＡｓ層のうち少なくとも一部の領域が酸化され
ていれば、全く障壁層が形成されていない場合に比べ
て、キャリア注入効率が高まるであろう。
【００４９】上記第１及び第２の実施例では、例えば図
１（Ａ）に示したように、量子ドット２の各々が、その
上に形成されたｐ型ＧａＡｓ層３に直接接触していた。
後に酸化されて障壁層４となるＡｌＡｓ層をＭＢＥによ
り成長させると、量子ドット２の上にはほとんど成長せ
ず、ＧａＡｓ基板１の表面上に優先的に成長する。とこ
ろが、量子ドット２の上にもわずかに成長する場合があ
る。
１（Ａ）に示したように、量子ドット２の各々が、その
上に形成されたｐ型ＧａＡｓ層３に直接接触していた。
後に酸化されて障壁層４となるＡｌＡｓ層をＭＢＥによ
り成長させると、量子ドット２の上にはほとんど成長せ
ず、ＧａＡｓ基板１の表面上に優先的に成長する。とこ
ろが、量子ドット２の上にもわずかに成長する場合があ
る。
【００５０】図５（Ｂ）は、量子ドット２の上にもＡｌ
Ａｓ層が薄く成長した場合の量子ドット構造の断面図を
示す。量子ドット２の上に、薄いＡｌＡｓ層が酸化され
て形成された上部被覆領域４ｂが残っている。この構造
では、量子ドット２とｐ型ＧａＡｓ層３とが直接接触し
ない。しかし、上部被覆領域４ｂが、トンネル現象によ
りキャリアが通過できる程度に薄い場合には、十分高い
確率でキャリアを量子ドット２内に注入することができ
る。
Ａｓ層が薄く成長した場合の量子ドット構造の断面図を
示す。量子ドット２の上に、薄いＡｌＡｓ層が酸化され
て形成された上部被覆領域４ｂが残っている。この構造
では、量子ドット２とｐ型ＧａＡｓ層３とが直接接触し
ない。しかし、上部被覆領域４ｂが、トンネル現象によ
りキャリアが通過できる程度に薄い場合には、十分高い
確率でキャリアを量子ドット２内に注入することができ
る。
【００５１】上記図１（Ａ）及び図３（Ａ）に示した実
施例では、ＡｌＡｓを酸化することによって障壁層４を
形成したが、他のＡｌを含む化合物半導体を酸化して障
壁層４を形成してもよい。Ａｌを含む化合物半導体の酸
化速度は、Ａｌの組成比に依存する。酸化すべき化合物
半導体の酸化速度が、酸化すべきでない化合物半導体の
速度に比べて十分速ければ、酸化すべき化合物半導体の
みを選択的に酸化することができる。また、障壁層４の
材料として、ＧａＡｓ基板１及びＧａＡｓ層３のバンド
ギャップよりも大きなバンドギャップを有する半導体材
料を用いてもよい。
施例では、ＡｌＡｓを酸化することによって障壁層４を
形成したが、他のＡｌを含む化合物半導体を酸化して障
壁層４を形成してもよい。Ａｌを含む化合物半導体の酸
化速度は、Ａｌの組成比に依存する。酸化すべき化合物
半導体の酸化速度が、酸化すべきでない化合物半導体の
速度に比べて十分速ければ、酸化すべき化合物半導体の
みを選択的に酸化することができる。また、障壁層４の
材料として、ＧａＡｓ基板１及びＧａＡｓ層３のバンド
ギャップよりも大きなバンドギャップを有する半導体材
料を用いてもよい。
【００５２】上記図１（Ａ）及び図３（Ａ）に示した実
施例では、基板材料をＧａＡｓとし、量子ドット２をＩ
ｎＧａＡｓで形成したが、その他の材料を用いることも
可能である。例えば、基板材料としてＩｎＰを用い、量
子ドットをＩｎＡｓで形成してもよい。この場合、Ａｌ
ＡｓもしくはＡｌＩｎＡｓを酸化することによって障壁
層を形成することができる。
施例では、基板材料をＧａＡｓとし、量子ドット２をＩ
ｎＧａＡｓで形成したが、その他の材料を用いることも
可能である。例えば、基板材料としてＩｎＰを用い、量
子ドットをＩｎＡｓで形成してもよい。この場合、Ａｌ
ＡｓもしくはＡｌＩｎＡｓを酸化することによって障壁
層を形成することができる。
【００５３】上記実施例では、量子ドットを自己組織化
現象を利用して形成する場合を説明したが、その他の方
法で形成してもよい。図６に、福井らによってアプライ
ドフィジクスレター（Appl. Phys. Lett. 58(18), 6 Ma
y 1991）に紹介された量子ドットの形成方法を説明す
る。
現象を利用して形成する場合を説明したが、その他の方
法で形成してもよい。図６に、福井らによってアプライ
ドフィジクスレター（Appl. Phys. Lett. 58(18), 6 Ma
y 1991）に紹介された量子ドットの形成方法を説明す
る。
【００５４】図６（Ａ）に示すように、（１１１）Ｂ面
が表出したＧａＡｓ基板７０の表面上に酸化シリコン膜
７１を形成する。酸化シリコン膜７１に、三角形の開口
７２を形成し、ＧａＡｓ基板７０の表面を露出させる。
三角形の開口７２は、その三辺が、それぞれＧａＡｓ基
板７０の〔１１０〕、〔０１１〕、及び〔１０１〕方向
に平行になるように形成される。
が表出したＧａＡｓ基板７０の表面上に酸化シリコン膜
７１を形成する。酸化シリコン膜７１に、三角形の開口
７２を形成し、ＧａＡｓ基板７０の表面を露出させる。
三角形の開口７２は、その三辺が、それぞれＧａＡｓ基
板７０の〔１１０〕、〔０１１〕、及び〔１０１〕方向
に平行になるように形成される。
【００５５】図６（Ｂ）に示すように、基板上にＭＯＣ
ＶＤによりＡｌＧａＡｓ層７３をエピタキシャル成長さ
せる。なお、図６（Ｂ）は、１つの開口７２を二等分す
る断面を示している。一定の成長条件の下では、ＡｌＧ
ａＡｓ層が（１１１）Ｂ面上にのみ堆積し、｛１１０｝
面上にほとんど堆積しない。この条件で成長を行うと、
ＡｌＧａＡｓ層７３は｛１１０｝面を斜面とする三角錐
状に成長する。三角錐の頂上近傍を残してＡｌＧａＡｓ
層７３の堆積を停止し、三角錐の頂上近傍にＧａＡｓ領
域７４を成長させる。
ＶＤによりＡｌＧａＡｓ層７３をエピタキシャル成長さ
せる。なお、図６（Ｂ）は、１つの開口７２を二等分す
る断面を示している。一定の成長条件の下では、ＡｌＧ
ａＡｓ層が（１１１）Ｂ面上にのみ堆積し、｛１１０｝
面上にほとんど堆積しない。この条件で成長を行うと、
ＡｌＧａＡｓ層７３は｛１１０｝面を斜面とする三角錐
状に成長する。三角錐の頂上近傍を残してＡｌＧａＡｓ
層７３の堆積を停止し、三角錐の頂上近傍にＧａＡｓ領
域７４を成長させる。
【００５６】図６（Ｃ）に示すように、三角錐の斜面上
にＡｌＧａＡｓ層７５を堆積する。ＡｌＧａＡｓ層７５
の成長条件をＡｌＧａＡｓ層７３の成長条件と変えるこ
とにより、｛１１０｝面上にもＡｌＧａＡｓ層を成長さ
せることができる。
にＡｌＧａＡｓ層７５を堆積する。ＡｌＧａＡｓ層７５
の成長条件をＡｌＧａＡｓ層７３の成長条件と変えるこ
とにより、｛１１０｝面上にもＡｌＧａＡｓ層を成長さ
せることができる。
【００５７】このようにして、ＡｌＧａＡｓ層７３と７
５に囲まれた微小なＧａＡｓ領域７４を形成することが
できる。ＧａＡｓ領域７４は周囲のＡｌＧａＡｓ層７３
及び７５よりもバンドギャップが小さいため、電子を三
次元的に閉じ込める量子ドットとして作用する。
５に囲まれた微小なＧａＡｓ領域７４を形成することが
できる。ＧａＡｓ領域７４は周囲のＡｌＧａＡｓ層７３
及び７５よりもバンドギャップが小さいため、電子を三
次元的に閉じ込める量子ドットとして作用する。
【００５８】次に、図６に示した量子ドットの形成方法
を利用して、図１（Ａ）の第１の実施例による障壁層４
及びｐ型ＧａＡｓ層３に相当する層を形成する方法につ
いて説明する。
を利用して、図１（Ａ）の第１の実施例による障壁層４
及びｐ型ＧａＡｓ層３に相当する層を形成する方法につ
いて説明する。
【００５９】図６（Ｂ）に示したＡｌＧａＡｓ層７３の
代わりにＧａＡｓ層を形成し、ＧａＡｓ領域７４の代わ
りにＩｎＧａＡｓ領域を形成する。図６（Ｃ）に示した
ＡｌＧａＡｓ層７５は形成する必要はない。図６（Ｂ）
に示した状態から酸化シリコン膜７１を除去し、ＧａＡ
ｓ基板７０の表面を露出させる。
代わりにＧａＡｓ層を形成し、ＧａＡｓ領域７４の代わ
りにＩｎＧａＡｓ領域を形成する。図６（Ｃ）に示した
ＡｌＧａＡｓ層７５は形成する必要はない。図６（Ｂ）
に示した状態から酸化シリコン膜７１を除去し、ＧａＡ
ｓ基板７０の表面を露出させる。
【００６０】ＧａＡｓ基板７０の露出した表面上にＡｌ
Ａｓ層を成長させる。このＡｌＡｓ層及びＩｎＧａＡｓ
領域７４を覆うようにＧａＡｓ層を成長させる。ＡｌＡ
ｓ層をその端面から酸化することにより、障壁層４を形
成することができる。障壁層４の厚さを、ＧａＡｓ層７
３の高さとほぼ等しくしておくことにより、量子ドット
（ＩｎＧａＡｓ領域７４）へのキャリアの注入効率を高
めることができる。
Ａｓ層を成長させる。このＡｌＡｓ層及びＩｎＧａＡｓ
領域７４を覆うようにＧａＡｓ層を成長させる。ＡｌＡ
ｓ層をその端面から酸化することにより、障壁層４を形
成することができる。障壁層４の厚さを、ＧａＡｓ層７
３の高さとほぼ等しくしておくことにより、量子ドット
（ＩｎＧａＡｓ領域７４）へのキャリアの注入効率を高
めることができる。
【００６１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
量子ドットの分布する仮想的な面内のうち、量子ドット
の配置されていない部分に障壁層を配したため、量子ド
ットへのキャリアの注入効率を高めることができる。ま
た、量子ドットに近接させて量子井戸層を配置し、量子
井戸層から量子ドット内へキャリアを共鳴トンネルさせ
ることにより、フォノンボトルネック現象によってキャ
リアが量子ドットの離散準位に遷移しにくくなることが
抑制される。
量子ドットの分布する仮想的な面内のうち、量子ドット
の配置されていない部分に障壁層を配したため、量子ド
ットへのキャリアの注入効率を高めることができる。ま
た、量子ドットに近接させて量子井戸層を配置し、量子
井戸層から量子ドット内へキャリアを共鳴トンネルさせ
ることにより、フォノンボトルネック現象によってキャ
リアが量子ドットの離散準位に遷移しにくくなることが
抑制される。
【図１】図１（Ａ）は、本発明の第１の実施例による半
導体装置の断面図であり、図１（Ｂ）は、従来の量子ド
ットを有する半導体装置の断面図である。
導体装置の断面図であり、図１（Ｂ）は、従来の量子ド
ットを有する半導体装置の断面図である。
【図２】選択酸化の評価実験により得られたＡｌＡｓ層
の酸化の深さを、酸化温度３６０℃の場合と３２０℃の
場合について、酸化時間の関数として示すグラフ、及び
他の選択酸化の評価実験に用いた積層構造の断面図であ
る。
の酸化の深さを、酸化温度３６０℃の場合と３２０℃の
場合について、酸化時間の関数として示すグラフ、及び
他の選択酸化の評価実験に用いた積層構造の断面図であ
る。
【図３】図３（Ａ）は、第２の実施例による半導体装置
の断面図であり、図３（Ｂ）は、量子ドットと量子井戸
層とのエネルギ準位の関係を示すエネルギバンド図であ
り、図３（Ｃ）は、第２の実施例の変形例による半導体
装置の断面図である。
の断面図であり、図３（Ｂ）は、量子ドットと量子井戸
層とのエネルギ準位の関係を示すエネルギバンド図であ
り、図３（Ｃ）は、第２の実施例の変形例による半導体
装置の断面図である。
【図４】本発明の実施例による半導体レーザ装置の断面
図である。
図である。
【図５】上記実施例の変形例による量子ドット構造の断
面図である。
面図である。
【図６】微細加工技術を用いて量子ドットを形成する方
法を説明するための部分破断斜視図である。
法を説明するための部分破断斜視図である。
１ ＧａＡｓ基板 ２ ＩｎＧａＡｓ量子ドット ３ ＧａＡｓ層 ４ 障壁層 ４ａ 未酸化ＡｌＡｓ領域 ４ｂ 上部被覆領域 ５ ＩｎＧａＡｓ量子井戸層 ６ ＧａＡｓトンネル層 １０ａ〜１０ｃ 電子 １１ａ〜１１ｃ 正孔 ２０ ＧａＡｓ基板 ２１ ＩｎＡｌＡｓ層 ２２ ＩｎＧａＡｓ層 ３０ ＧａＡｓ基板 ３１ ＡｌＧａＡｓクラッド層 ３２、３５ 分離閉込へテロ層 ３３ ＩｎＧａＡｓ量子ドット ３４ 障壁層 ３６ ＡｌＧａＡｓクラッド層 ３７ ＡｌＧａＡｓ中間層 ３８ ＧａＡｓコンタクト層 ３９ 酸化シリコン層 ４０ 開口 ４１、４２ 電極 ４５ 尾根 ７０ ＧａＡｓ基板 ７１ 酸化シリコン膜 ７２ 開口 ７３、７５ ＡｌＧａＡｓ層 ７４ ＧａＡｓ領域
Claims (9)
- 【請求項１】 第１の半導体からなる主表面を有する基
板と、 前記主表面の上に離散的に分布する複数の量子ドット
と、 前記量子ドットの分布する面の上に形成された第２の半
導体からなる被覆層と、 前記量子ドットの分布する面内のうち、前記量子ドット
の配置されていない領域の少なくとも一部に配置され、
前記第１及び第２の半導体のバンドギャップよりも大き
なバンドギャップを有する第３の半導体もしくは絶縁材
料で形成された障壁層とを有する半導体装置。 - 【請求項２】 さらに、前記主表面と前記量子ドットの
分布する面との間、もしくは前記量子ドットの分布する
面と前記被覆層との間に配置され、前記第１及び第２の
半導体のバンドギャップよりも小さなバンドギャップを
有する第４の半導体からなる量子井戸層と、 前記量子井戸層と前記量子ドットの分布する面との間に
配置され、該量子井戸層及び量子ドット内のエネルギ準
位に対してポテンシャル障壁として機能し、かつ該量子
井戸層と量子ドットとの間でキャリアがトンネル現象に
より移動することができる厚さを有するトンネル層とを
有する請求項１に記載の半導体装置。 - 【請求項３】 前記量子井戸層内の準位から前記量子ド
ット内の準位に共鳴トンネル現象によってキャリアが移
動することができるように、前記量子井戸層の組成及び
厚さ、前記量子ドットの組成及び大きさが選択されてい
る請求項２に記載の半導体装置。 - 【請求項４】 前記量子ドットがＩｎＧａＡｓで形成さ
れ、前記障壁層がＡｌを含む化合物半導体を酸化して得
られる材料で形成されている請求項１〜３のいずれかに
記載の半導体装置。 - 【請求項５】 前記被覆層が、前記基板の主表面の結晶
性を引き継いでエピタキシャル成長された単結晶層であ
る請求項１〜４のいずれかに記載の半導体装置。 - 【請求項６】 半導体からなる主表面の上に、離散的に
分布する量子ドットを形成する工程と、 前記主表面のうち前記量子ドットの配置されていない領
域の上に、Ａｌを含む化合物半導体からなる第１の層を
形成する工程と、 前記量子ドット及び第１の層を、半導体からなる第２の
層で覆う工程と、 前記第１の層の端面を露出させる工程と、 前記第１の層の露出した端面から、該第１の層を酸化す
る工程とを有する半導体装置の製造方法。 - 【請求項７】 前記量子ドットがＩｎＧａＡｓで形成さ
れている請求項６に記載の半導体装置の製造方法。 - 【請求項８】 第１導電型の半導体からなる基板と、 前記基板の表面上に形成された第1の分離閉込へテロ層
と、 前記第１の分離閉込へテロ層の上に、離散的に分布する
複数の量子ドットと、 前記複数の量子ドットの分布する面の上に形成された第
２の分離閉込へテロ層と、 前記第1の分離閉込へテロ層と前記第２の分離閉込へテ
ロ層との間であって、前記量子ドットの分布する面内の
うち前記量子ドットの配置されていない領域の少なくと
も一部に配置され、前記第１及び第２の分離閉込へテロ
層のバンドギャップよりも大きなバンドギャップを有す
る半導体もしくは絶縁材料で形成された障壁層と、 前記第２の分離閉込へテロ層の上に形成され、前記第1
導電型とは逆の第２導電型の半導体からなるクラッド層
と、 前記基板と前記クラッド層との間に電圧を印加するため
の一対の電極とを有する半導体レーザ装置。 - 【請求項９】 さらに、前記量子ドットの分布する面と
前記第1の分離閉込ヘテロ層との間、もしくは前記量子
ドットの分布する面と前記第２の分離閉込へテロ層との
間に配置され、前記第１及び第２の分離閉込へテロ層の
バンドギャップよりも小さなバンドギャップを有する半
導体からなる量子井戸層と、 前記量子井戸層と前記量子ドットの分布する面との間に
配置され、該量子井戸層及び量子ドット内のエネルギ準
位に対してポテンシャル障壁として機能し、かつ該量子
井戸層と量子ドットとの間でキャリアがトンネル現象に
より移動することができる厚さを有するトンネル層とを
有する請求項８に記載の半導体レーザ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381842A JP2002184970A (ja) | 2000-12-15 | 2000-12-15 | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 |
| US09/978,207 US6751243B2 (en) | 2000-12-15 | 2001-10-17 | Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381842A JP2002184970A (ja) | 2000-12-15 | 2000-12-15 | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184970A true JP2002184970A (ja) | 2002-06-28 |
Family
ID=18849768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381842A Pending JP2002184970A (ja) | 2000-12-15 | 2000-12-15 | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6751243B2 (ja) |
| JP (1) | JP2002184970A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147691A (ja) * | 2004-11-17 | 2006-06-08 | Seiko Epson Corp | 光素子及びその製造方法 |
| US9595625B2 (en) | 2013-10-17 | 2017-03-14 | Murata Manufacturing Co., Ltd. | Nanoparticle material and light-emitting device |
| US9722198B2 (en) | 2013-10-17 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Nanoparticle material and light-emitting device |
| WO2020178963A1 (ja) * | 2019-03-04 | 2020-09-10 | シャープ株式会社 | 発光素子及び表示装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0111207D0 (en) * | 2001-05-08 | 2001-06-27 | Btg Int Ltd | A method to produce germanium layers |
| GB2388957A (en) * | 2002-05-24 | 2003-11-26 | Imp College Innovations Ltd | Quantum dots for extended wavelength operation |
| US20050169332A1 (en) * | 2002-06-10 | 2005-08-04 | Jochen Schwarz | Quantum dot gain chip |
| JP3854560B2 (ja) * | 2002-09-19 | 2006-12-06 | 富士通株式会社 | 量子光半導体装置 |
| JP3709486B2 (ja) * | 2003-06-12 | 2005-10-26 | 松下電器産業株式会社 | 半導体素子及びその製造方法 |
| DE10335443B4 (de) | 2003-07-31 | 2007-08-02 | Humboldt-Universität Zu Berlin | Quantentopfstruktur |
| CN1894799A (zh) * | 2003-09-05 | 2007-01-10 | 点度量技术有限公司 | 具有纳米级外延过生长的量子点光电器件以及制造方法 |
| JP4639107B2 (ja) * | 2005-03-31 | 2011-02-23 | 富士通株式会社 | 半導体レーザ及びその製造方法 |
| FR2894396A1 (fr) * | 2005-12-06 | 2007-06-08 | Commissariat Energie Atomique | Emetteur de lumiere a courants de fuite reduits, utilisant des boites quantiques, et procedes de fabrication de cet emetteur |
| US20070202648A1 (en) * | 2006-02-28 | 2007-08-30 | Samsung Electronics Co. Ltd. | Memory device and method of manufacturing the same |
| JP4937673B2 (ja) * | 2006-08-15 | 2012-05-23 | 富士通株式会社 | 半導体発光素子、その製造方法および半導体発光装置 |
| JP5407242B2 (ja) * | 2007-09-28 | 2014-02-05 | 大日本印刷株式会社 | エレクトロルミネッセンス素子 |
| JP2009065142A (ja) * | 2008-08-08 | 2009-03-26 | Technical Research & Development Institute Ministry Of Defence | 量子ドット型赤外線検知器 |
| FR3044470B1 (fr) * | 2015-11-30 | 2018-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale |
| JP2018190935A (ja) * | 2017-05-11 | 2018-11-29 | シャープ株式会社 | 量子ドット型赤外線検出器 |
| WO2018204991A1 (en) | 2017-05-12 | 2018-11-15 | The Australian National University | A frequency conversion device and process |
| US10698293B2 (en) * | 2017-05-12 | 2020-06-30 | The Australian National University | Frequency conversion of electromagnetic radiation |
| CN112135502A (zh) * | 2019-06-24 | 2020-12-25 | 禾达材料科技股份有限公司 | 电磁波屏蔽件以及应用电磁波屏蔽件的传输线组件 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116887A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | 量子構造半導体素子 |
| JPH04112592A (ja) * | 1990-09-03 | 1992-04-14 | Hitachi Ltd | 半導体レーザ |
| JPH04269887A (ja) * | 1991-02-25 | 1992-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体量子井戸レ―ザ |
| JPH10189779A (ja) * | 1996-12-27 | 1998-07-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JPH11121870A (ja) * | 1997-10-09 | 1999-04-30 | Nec Corp | 光半導体装置 |
| JP2000012961A (ja) * | 1998-06-23 | 2000-01-14 | Fujitsu Ltd | 半導体レーザ |
| JP2000022278A (ja) * | 1998-06-30 | 2000-01-21 | Nec Corp | 半導体量子ドット素子及びその製造方法 |
| JP2000183461A (ja) * | 1998-12-11 | 2000-06-30 | Nec Corp | 半導体積層構造及びその製造方法 |
| JP2000196193A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000228561A (ja) * | 1999-02-05 | 2000-08-15 | Canon Inc | 電界効果型発光素子 |
| JP2000261029A (ja) * | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 光半導体素子 |
| JP2000269546A (ja) * | 1999-03-19 | 2000-09-29 | Oki Electric Ind Co Ltd | 光半導体素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3468866B2 (ja) * | 1994-09-16 | 2003-11-17 | 富士通株式会社 | ３次元量子閉じ込めを利用した半導体装置 |
| US5710436A (en) * | 1994-09-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Quantum effect device |
| US5614435A (en) * | 1994-10-27 | 1997-03-25 | The Regents Of The University Of California | Quantum dot fabrication process using strained epitaxial growth |
| US6541788B2 (en) * | 1998-10-27 | 2003-04-01 | The Regents Of The University Of California | Mid infrared and near infrared light upconverter using self-assembled quantum dots |
-
2000
- 2000-12-15 JP JP2000381842A patent/JP2002184970A/ja active Pending
-
2001
- 2001-10-17 US US09/978,207 patent/US6751243B2/en not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116887A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | 量子構造半導体素子 |
| JPH04112592A (ja) * | 1990-09-03 | 1992-04-14 | Hitachi Ltd | 半導体レーザ |
| JPH04269887A (ja) * | 1991-02-25 | 1992-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体量子井戸レ―ザ |
| JPH10189779A (ja) * | 1996-12-27 | 1998-07-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JPH11121870A (ja) * | 1997-10-09 | 1999-04-30 | Nec Corp | 光半導体装置 |
| JP2000012961A (ja) * | 1998-06-23 | 2000-01-14 | Fujitsu Ltd | 半導体レーザ |
| JP2000022278A (ja) * | 1998-06-30 | 2000-01-21 | Nec Corp | 半導体量子ドット素子及びその製造方法 |
| JP2000183461A (ja) * | 1998-12-11 | 2000-06-30 | Nec Corp | 半導体積層構造及びその製造方法 |
| JP2000196193A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000228561A (ja) * | 1999-02-05 | 2000-08-15 | Canon Inc | 電界効果型発光素子 |
| JP2000261029A (ja) * | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 光半導体素子 |
| JP2000269546A (ja) * | 1999-03-19 | 2000-09-29 | Oki Electric Ind Co Ltd | 光半導体素子 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147691A (ja) * | 2004-11-17 | 2006-06-08 | Seiko Epson Corp | 光素子及びその製造方法 |
| JP4572369B2 (ja) * | 2004-11-17 | 2010-11-04 | セイコーエプソン株式会社 | 光素子及びその製造方法 |
| US9595625B2 (en) | 2013-10-17 | 2017-03-14 | Murata Manufacturing Co., Ltd. | Nanoparticle material and light-emitting device |
| US9722198B2 (en) | 2013-10-17 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Nanoparticle material and light-emitting device |
| WO2020178963A1 (ja) * | 2019-03-04 | 2020-09-10 | シャープ株式会社 | 発光素子及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075924A1 (en) | 2002-06-20 |
| US6751243B2 (en) | 2004-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6751243B2 (en) | Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device | |
| JPH0418476B2 (ja) | ||
| JP2004200375A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH06104533A (ja) | 青色発光素子およびその製造方法 | |
| JP2558744B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4151042B2 (ja) | 半導体レーザ | |
| JP2003023219A (ja) | 半導体量子ドット・デバイス | |
| JPH09129974A (ja) | 半導体レーザ素子 | |
| JP2002374040A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3832200B2 (ja) | 半導体レーザ装置 | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
| JP4587456B2 (ja) | 光半導体装置 | |
| JPH09232675A (ja) | 半導体レーザ素子 | |
| US5567646A (en) | Method of making a stripe-geometry II/VI semiconductor gain-guided injection laser structure using ion implantation | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4500963B2 (ja) | 量子半導体装置およびその製造方法 | |
| JPH0665237B2 (ja) | 二次元量子化素子の製造方法 | |
| JP2000058978A (ja) | 半導体量子ドット素子とその製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JPS63136591A (ja) | 半導体レ−ザ | |
| JP2004319743A (ja) | 量子ドットを有する半導体構造体の製造方法、半導体構造体、及び半導体装置 | |
| JP3777027B2 (ja) | 半導体レーザ装置 | |
| JPH0669599A (ja) | 半導体レーザダイオード及びその製造方法 | |
| JP5672983B2 (ja) | 発光半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120307 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120330 |