JP2000022278A - 半導体量子ドット素子及びその製造方法 - Google Patents

半導体量子ドット素子及びその製造方法

Info

Publication number
JP2000022278A
JP2000022278A JP18483298A JP18483298A JP2000022278A JP 2000022278 A JP2000022278 A JP 2000022278A JP 18483298 A JP18483298 A JP 18483298A JP 18483298 A JP18483298 A JP 18483298A JP 2000022278 A JP2000022278 A JP 2000022278A
Authority
JP
Japan
Prior art keywords
layer
quantum dot
semiconductor
film thickness
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18483298A
Other languages
English (en)
Other versions
JP3246444B2 (ja
Inventor
Hideaki Saito
英彰 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18483298A priority Critical patent/JP3246444B2/ja
Publication of JP2000022278A publication Critical patent/JP2000022278A/ja
Application granted granted Critical
Publication of JP3246444B2 publication Critical patent/JP3246444B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 量子ドット構造の厚さを任意の厚さで揃え
て、エネルギー幅が狭く鋭いピーク状の状態密度を持
つ、高密度な量子ドットを備えた半導体量子ドット素子
を提供する。 【解決手段】 本発明の半導体量子ドット素子は、第1
の半導体層3と、前記第1の半導体層3の上に設けられ
た活性層13と、前記活性層13の上に設けられた第2
の半導体層6とから成り、前記活性層13が、複数の単
位量子ドットから成る量子ドット層4と、前記複数の単
位量子ドット間を満たすように設けられた膜厚調整層5
とから成る事を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体量子ドット
素子とその製造方法に関し、詳しくは、量子ドット層
が、その中で量子化されるエネルギーを持つように、障
壁層で挟まれた構造を有する半導体量子ドット素子とそ
の製造方法に関する。
【0002】
【従来の技術】電荷キャリアを3次元的に閉じこめる量
子ドット構造の半導体デバイスは、極めて低い電流で発
振する量子ドットレーザーが実現できる等の点で、一般
的な量子井戸構造のデバイスよりも優れた特性を有する
ことが知られている。
【0003】半導体により形成される障壁層上に、その
格子定数とは異なる格子定数を持つ半導体により形成さ
れる量子ドットを、自己形成的に成長させる量子ドット
形成方法が、文献(Applied Physics
Letters、第63巻、320頁、1993)に開
示されている。
【0004】この量子ドット形成方法は、Strans
ki−Krastanow(SK)モード成長と呼ば
れ、自然にドット構造が形成される物理現象を利用した
方法である。
【0005】この方法で形成される量子ドットは、層間
の格子定数の相違により歪みを最小にするように、その
成長はドット状・島状に1回の成長だけで自己形成し、
成長前の基板形成処理加工、成長後のドット形成加工が
不要である。従って工程が簡易であり、加工損傷等の欠
陥がない良質な結晶を得る事ができる。
【0006】又、自己形成する量子ドットは、基板面上
で1平方cmあたり10の10乗個以上の高密度で形成
でき、更には、そのドット層の積層も可能である。この
ような性質は、例えばレーザーの活性層として用いた場
合に、十分な光利得を得ることができること等、製造上
も応用上も優れている。
【0007】然し、量子ドットを自己形成的にSKモー
ドで形成した場合、基板面上に既述の密度で多数個形成
されるドットに、サイズのばらつきが10%程度生じ
る。
【0008】量子ドットの形状は、面方向に20nm、
厚さ方向に5nm程度の大きさであり、厚さ方向の閉じ
こめが物性上重要なファクタある。厚さ方向のばらつき
によって、量子ドットの量子化エネルギーがばらつくこ
とになる。
【0009】本来、量子ドットの状態密度は、3次元的
閉じこめによって量子化されたあるエネルギーに集中す
るが、そのサイズにばらつきが存在することにより、そ
の状態密度が約40meV程度の広がりを持つことにな
る。
【0010】このような状態密度の広がりによって、量
子ドットのデバイス特性、例えばレーザーの低閾値電流
動作を実現することが困難であった。
【0011】又、量子ドット素子に関する従来技術が、
特開平9−326506号に開示されている。図9は、
かかる量子ドットが基板主面に対して垂直方向に整列し
た積層量子構造の例を示したものである。
【0012】図9を参照して、積層量子構造903は、
GaAs基板901の(100)面上に厚さ400nm
で形成されたGaAsバッファ層902上に形成され、
GaAsバッファ層902上に繰り返し積層されたGa
As中間層903aを含み、各々の中間層903a中に
は、InAsより成る複数の量子ドット903bが相互
に離散して形成されている。
【0013】この従来技術は、中間層903aを挟んで
複数の量子ドットを交互に積層し、積層した複数の量子
ドットを単一の量子ドットとみなして、ひとまとめにな
った量子ドットの厚さを揃えるという方法である。
【0014】
【発明が解決しようとする課題】然しながら、この従来
技術に従うこの方法では、下側に成長させたドットの歪
み場を受けて、次に成長させるドットが下側のドットの
サイズと変わることなくその直上に位置することが必要
であり、又積層したドット同士を量子力学的に結合させ
る為にも、中間層をかなり薄くする必要がある。実際に
は、キャリアのボーア半径以下の厚さ、特に3nm以下
にする必要があり、更にはドットと中間層を複数交互に
成長するという製造上の煩雑さがある。
【0015】本発明の目的は、量子ドット構造の厚さを
揃えて、エネルギー幅が狭く鋭いピーク状の状態密度を
持つ、高密度の量子ドットを備えた半導体量子ドット素
子を、任意の量子ドットの厚さで、然も単一の量子ドッ
ト層のみでも作成できるような簡易な構造で提供するこ
とにある。
【0016】
【課題を解決するための手段】本発明による半導体量子
ドット素子及びその製造方法は、第1の半導体層と、前
記第1の半導体層の上に設けられた活性層と、前記活性
層の上に設けられた第2の半導体層から成り、前記活性
層が、複数の単位量子ドットから成る量子ドット層と、
前記複数の単位量子ドット間を満たすように設けられた
膜厚調整層とから成る事を特徴とする。
【0017】又、前記第1の半導体層及び前記第2の半
導体層が、AlGa1−zAs(zは零を含む正数)
から成り、前記単位量子ドットが、InGa1−x
s(xは零を含む正数)から成り、前記膜厚調整層が、
InGa1−yAs(yは零を含む正数)から成り、
前記xと前記yは、x>yである事を特徴とする。
【0018】更に、第1の半導体層と、前記第1の半導
体層の上に設けられた複数層の積層構造から成り、前記
各積層構造は活性層と前記活性層の上に設けられた第2
の半導体層から成り、前記活性層が、複数の単位量子ド
ットから成る量子ドット層と、前記複数の単位量子ドッ
ト間を満たすように設けられた膜厚調整層とから成る事
を特徴とする。
【0019】更に、前記第1の半導体層及び前記第2の
半導体層が、AlGa1−zAs(zは零を含む正
数)から成り、前記単位量子ドットが、InGa
1−xAs(xは零を含む正数)から成り、前記膜厚調整
層が、InGa1−yAs(yは零を含む正数)から
成り、前記xと前記yは、x>yである事を特徴とす
る。
【0020】更に、第1の半導体層を形成するステップ
と、複数の単位量子ドットが島状に分散された量子ドッ
ト層を前記第1の半導体層の上に形成するステップと、
前記量子ドット層より薄い膜厚を有する様に膜厚調整層
を、前記複数の単位量子ドット間を満たすように形成す
るステップと、前記量子ドット層と前記膜厚調整層が、
実質的に同一の膜厚となるように形成するステップとか
ら成る事を特徴とする。
【0021】更に、前記量子ドット層と前記膜厚調整層
が、実質的に同一の膜厚となるように形成するステップ
が、第2の半導体層を、前記量子ドット層と前記膜厚調
整層の上に、前記量子ドット層及び前記膜厚調整層を結
晶成長させる際の温度よりも高い結晶成長温度により形
成する事を特徴とする。
【0022】更に、前記第1の半導体層及び前記第2の
半導体層が、AlGa1−zAs(zは零を含む正
数)から成り、前記単位量子ドットが、InGa
1−xAs(xは零を含む正数)から成り、前記膜厚調
整層が、InGa1−yAs(yは零を含む正数)か
ら成り、前記xと前記yは、x>yである事を特徴とす
る。
【0023】更に、前記単位量子ドットの間隔が、20
nm以上である事を特徴とする請求項5記載の半導体量
子ドット素子の製造方法。
【0024】更に、前記第1の半導体層と、前記第2の
半導体層と、前記量子ドット層及び前記膜厚調整層が分
子線エピタキシャル成長により形成される事を特徴とす
る。
【0025】
【発明の実施の形態】次に、本発明の半導体量子ドット
素子及びその製造方法について、添付図面を参照して詳
細に説明する。図1に本発明の第一の実施の形態に係る
半導体量子ドット素子を示す。尚、本明細書において、
化学式の下付添字は、原子モル比を示している。
【0026】図1を参照して、本構成はn型GaAs基
板1の上面に、n型Al0.3Ga 0.7Asクラッド
層2が形成されており、その厚さは約2μmである。n
型Al0.3Ga0.7Asクラッド層2の上面には、
Al0.03Ga0.97As障壁層3(第1の半導体
層)が形成されており、その厚さは20nmである。
【0027】尚、第1の半導体層を形成する半導体材料
は、AlGa1−zAs(zは零を含む正数)から成
り、上述のように本実施の形態ではzを0.03に設定
している。
【0028】Al0.03Ga0.97As障壁層3の
上面には、InAs単位量子ドットが分散して形成され
ており、この複数のInAs単位量子ドットから成る量
子ドット層4(複数の単位量子ドットから成る量子ドッ
ト層)が形成されている。InAs単位量子ドットのサ
イズは、直径20nm、厚さは4nmである。InAs
量子ドットの単位量子ドットの密度は、1平方cmあた
り、2の10の10乗の程度である。
【0029】InAs単位量子ドットと、これと隣り合
うInAs単位量子ドットの間を埋めるように(間隔は
20nm以上)、Al0.03Ga0.97As障壁層
3の上面には、GaAs膜厚調整層5(膜厚調整層)が
形成されており、その厚さは約4nmである。
【0030】尚、量子ドット層を形成する(単位量子ド
ットを形成する)半導体材料は、InGa1−xAs
(xは零を含む正数)から成り、膜厚調整層を形成する半
導体材料は、InGa1−yAsから成るか、或いは
InAl1−yAs(yは零を含む正数)であっても
良い。ここでxとyには、x>yの関係がある。上述の
ように本実施の形態では、xを1に、又InGa
1−yAsを採用して、yを零に設定している。
【0031】上記x>yの関係について説明する。これ
は、膜厚調整層としての半導体材料は、単位量子ドット
としての半導体材料のバンドギャップよりも、大きなハ
ンドギャップを有する必要がある事によるものである。
【0032】複数のInAs単位量子ドットから成る量
子ドット層4と、GaAs膜厚調整層5とから成る活性
層13の上面には、Al0.03Ga0.97As障壁
層6(第2の半導体層)が形成されており、その厚さは
約20nmである。
【0033】尚、第2の半導体層を形成する半導体は、
Al0.03Ga0.97As障壁層3と同様に、Al
Ga1−zAs(zは零を含む正数)から成り、上述
のように本実施の形態ではzを0.03に設定してい
る。
【0034】Al0.03Ga0.97As障壁層6の
上面には、p型Al0.3Ga0. Asクラッド層7
が形成されており、その厚さは約1.5μmである。p
型Al0.3Ga0.7Asクラッド層7の上面には、
p型GaAsギャップ層8が形成されており、その厚さ
は約0.2μmである。
【0035】又、n型Al0.3Ga0.7Asクラッ
ド層2と、Al0.03Ga0.9 As障壁層3と、
GaAs膜厚調整層5と、Al0.03Ga0.97
s障壁層6と、p型Al0.3Ga0.7Asクラッド
層7及びp型GaAsギャップ層8を貫通するように、
n型Al0.35Ga0.65As埋込層9が形成され
ている。
【0036】更に、n型Al0.35Ga0.65As
埋込層9の上面には、SiO絶縁膜10が形成され、
p型GaAsギャップ層8とSiO絶縁膜10の上面
には、p型電極11が形成されており、n型GaAs基
板1の下面には、n型電極12が形成されている。
【0037】図1より、複数のInAs単位量子ドット
から成る量子ドット層4の膜厚は、GaAs膜厚調整層
5の厚さと同じ約4nmに揃えられている。従って、活
性層13の膜厚は約4nmである。
【0038】上記のレーザ構造、即ち、複数の単位In
As量子ドットから成る量子ドット層4を、Al
0.03Ga0.97As障壁層3と、Al0.03
0.97As障壁層6で挟んだ構造に電流を流すと、
厚さの均一なInAs単位量子ドットから成る活性領域
において、エネルギーの揃った電子―生孔の結合により
生じる発光により、低電流で発振し、高効率な発光特性
を有するレーザを得る事ができる。
【0039】又、この時のレーザーの発振波長は、95
0nm近辺のものである。この発振波長は、正確に供給
量で制御可能なGaAs膜厚調整層5の厚さを使ってI
nAs単位量子ドットの厚さを正確に制御することによ
り、活性層13の膜厚を任意に実現することが可能であ
る。
【0040】次に、本発明の第1の実施の形態に係る半
導体量子ドット素子の製造工程を図面を参照して詳細に
説明する。図2から図7に、図1に示す半導体量子ドッ
ト素子を製造工程を示す。
【0041】始めに、Siドープされたn型GaAs基
板1を分子線エピタキシャル成長装置に導入する。図2
を参照して、n型GaAs基板1上に、Siドープのn
型Al0.3Ga0.7Asクラッド層2を約2μmの
膜厚に、又、Al0.03Ga0.97As障壁層3
(第1の半導体層)を約20nmの膜厚に、各々600
度の成長温度で形成する。
【0042】次に、図3を参照して、Al0.03Ga
0.97As障壁層3の上面に、これより格子定数の大
きいInAsを約5nmの膜厚に、510度の成長温度
で形成する。
【0043】この時、Al0.03Ga0.97As障
壁層3を形成するAl0.03Ga 0.97Asと、I
nAsとの格子定数の違い(7%)により、InAsに
応力が蓄積され、成長がおよそ0.6nmを越えたとこ
ろで応力緩和を起こし、複数のInAs単位量子ドット
が島状に自己形成され、この複数のInAs単位量子ド
ットから成る量子ドット層4(複数の単位量子ドット層
から成る量子ドット層)を形成できる。
【0044】InAs単位量子ドットについて説明す
る。この自己形成によるドット密度は、1平方cmあた
り2×(10の10乗)程度になる。InAs単位量子
ドットの平均サイズは、直径が約20nm、膜厚が約5
nmであり、サイズのばらつきは10%程度である。
【0045】これは厚さ方向で量子化が大きい事を意味
し、エネルギー準位の広がりを支配するのはドットの厚
さのばらつきである為、これを均一化する事により理想
的な量子ドットの先鋭化した状態密度による量子ドット
デバイス特性、例えば超低閾値電流の量子ドットレーザ
が製造できる。
【0046】次に、図4を参照して、複数のInAs量
子ドットから成る量子ドット層4の形成後、InAs単
位量子ドット間にGaAs膜厚調整層5(膜厚調整層)
を510度の成長温度で、その膜厚を約4nmに形成す
る。複数のInAs単位量子ドットから成る量子ドット
層4の厚さが5nmである為、GaAs膜厚調整層5よ
りInAs量子ドットの上部が約1nm分だけ突き出た
構造となる。
【0047】ここで、本実施の形態とは異なり、膜厚調
整層として、Inを含むInGa 1−yAsを用いた
場合について説明する。InGa1−yAsから成る
膜厚調整層を、InAs単位量子ドットを形成する成長
温度よりも高温で形成した場合、InAs単位量子ドッ
トのInが、InGa1−yAsから成る膜厚調整層
に拡散することは殆ど無い為、活性層13におけるIn
As単位量子ドットの個々の形状は保持される。
【0048】更に、図5を参照して、Al0.03Ga
0.97As障壁層6(第2の半導体層)を、複数のI
nAs単位量子ドットから成る量子ドット層4、及びG
aAs膜厚調整層5の成長温度(510度)よりも高い
成長温度である550度で、その膜厚を約20nmに形
成する。
【0049】この成長過程において、成長している障壁
層の内部に、InAs単位量子ドット上部におけるIn
が拡散し、複数のInAs単位量子ドットから成る量子
ドット層4の厚さが、GaAs膜厚調整層5の厚さに揃
えられる。これにより、量子ドット層4と膜厚調整層5
から成り、実質的に均一な膜厚を有する活性層13が形
成される。
【0050】このInの拡散について説明する。拡散す
るInは、結晶成長中のAl0.0 Ga0.97As
障壁層6との界面からだけ拡散し、下側のAl0.03
Ga 0.97As障壁層3及びGaAs膜厚調整層5に
は殆ど拡散しない。従って、各InAs単位量子ドット
の膜厚のばらつきをなくすことができる。
【0051】次に、図6を参照して、p型Al0.3
0.7Asクラッド層7を、その膜厚を約1.5μm
に、又p型GaAsギャップ層8を、その膜厚を約0.
2μmに、Al0.03Ga0.97As障壁層6の上
側に各々形成する。
【0052】最後に、図7を参照して、上記の各形成の
工程が行われた成長基板を成長室から取り出して、スト
ライブメサ加工を行い、n型Al0.35Ga0.65
As埋込み層9を形成し、SiO絶縁膜10、更には
p型電極11及びn型電極12を形成させることで製造
工程が完了する。
【0053】次に、本発明の第二の実施の形態に係る半
導体量子ドット素子を示す。図8を参照して、本構成
は、Al0.03Ga0.97As障壁層3(第1の半
導体層)と、Al0.03Ga0.97As障壁層3の
上に設けられた複数層の積層構造から成るものである。
【0054】各積層構造は、活性層13と、活性層13
の上に設けられたAl0.03Ga 0.97As障壁層
6(第2の半導体層)から成る。更に、活性層13は、
複数のInAs単位量子ドットから成る量子ドット層4
(複数の単位量子ドットから成る量子ドット層)と、I
nAs単位量子ドット間を満たすように設けられたGa
As膜厚調整層5(膜厚調整層)とから成る。以上の点
を除いては第一の実施の形態と同様の構造である。
【0055】尚、第一の実施の形態と同様に、第1の半
導体層及び第2の半導体層を形成する半導体材料は、A
Ga1−zAs(zは零を含む正数)から成り、又
量子ドット層を形成する半導体材料は、InGa
1−xAs(xは零を含む正数)から成り、膜厚調整層を
形成する半導体材料は、InGa1−yAsから成る
か、或いはInAl1−yAs(yは零を含む正数)
であっても良い。ここでxとyには、第一の実施の形態
と同様の理由からx>yの関係がある。上述のように本
実施の形態では、zを0.03に、xを1に、又In
Ga1−yAsを採用して、yを零に設定している。
【0056】本実施形態の様な、多層化(積層化)した
InAs単位量子ドットを活性領域として、低電流発振
動作に加えて高い光出力特性を持つレーザを実現でき
る。
【0057】本第二の実施の形態に係る半導体量子ドッ
ト素子の製造方法は、活性層13とAl0.03Ga
0.97As障壁層6とから成る各積層構造を繰り返し
形成する事を除いては、前述した第一の実施の形態に係
る半導体量子ドット素子の製造工程と同様である。
【0058】
【発明の効果】本発明の半導体量子ドット素子及びその
製造方法により、単位量子ドットの厚さのばらつきを無
くする事ができる。即ちこれと等価に量子化準位のエネ
ルギーの揃った量子ドットを高密度に形成できる。
【0059】これは、格子不整合系半導体材料を用い
て、自己形成的に形成した単位量子ドットの厚さを、膜
厚調整層の膜厚に揃えて均一化する事による。この高密
度な量子ドット素子を活性層に適用する事により、半導
体レーザを実現する事が可能である。
【図面の簡単な説明】
【図1】図1は、本発明である半導体量子ドット素子の
第一の実施の形態を示す断面図である。
【図2】図2は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図3】図3は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図4】図4は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図5】図5は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図6】図6は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図7】図7は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
【図8】図8は、本発明である半導体量子ドット素子の
第二の実施の形態を示す断面図である。
【図9】図9は、従来の技術を説明する為の図である。
【符号の説明】
1 :n型GaAs基板 2 :n型Al0.3Ga0.7Asクラッド層 3 :Al0.03Ga0.97As障壁層 4 :複数のInAs単位量子ドットから成る量子
ドット層 5 :GaAs膜厚調整層 6 :Al0.03Ga0.97As障壁層 7 :p型Al0.3Ga0.7Asクラッド層 8 :p型GaAsギャップ層 9 :n型Al0.35Ga0.65As埋込み層 10 :SiO絶縁膜 11 :p型電極 12 :n型電極 13 :活性層 901 :GaAs基板 902 :GaAsバッファ層 903 :積層量子構造 903a:GaAs中間層 903b:InAs量子ドット

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 第1の半導体層と、 前記第1の半導体層の上に設けられた活性層と、 前記活性層の上に設けられた第2の半導体層から成り、 前記活性層が、複数の単位量子ドットから成る量子ドッ
    ト層と、前記複数の単位量子ドット間を満たすように設
    けられた膜厚調整層とから成る事を特徴とする半導体量
    子ドット素子。
  2. 【請求項2】 前記第1の半導体層及び前記第2の半導
    体層が、AlGa 1−zAs(zは零を含む正数)か
    ら成り、 前記単位量子ドットが、InGa1−xAs(xは零
    を含む正数)から成り、 前記膜厚調整層が、InGa1−yAs(yは零を含
    む正数)から成り、 前記xと前記yは、x>yである事を特徴とする請求項
    1記載の半導体量子ドット素子。
  3. 【請求項3】 第1の半導体層と、 前記第1の半導体層の上に設けられた複数層の積層構造
    から成り、前記各積層構造は活性層と前記活性層の上に
    設けられた第2の半導体層から成り、 前記活性層が、複数の単位量子ドットから成る量子ドッ
    ト層と、前記複数の単位量子ドット間を満たすように設
    けられた膜厚調整層とから成る事を特徴とする半導体量
    子ドット素子。
  4. 【請求項4】 前記第1の半導体層及び前記第2の半導
    体層が、AlGa 1−zAs(zは零を含む正数)か
    ら成り、 前記単位量子ドットが、InGa1−xAs(xは零
    を含む正数)から成り、 前記膜厚調整層が、InGa1−yAs(yは零を含
    む正数)から成り、前記xと前記yは、x>yである事
    を特徴とする請求項3記載の半導体量子ドット素子。
  5. 【請求項5】 第1の半導体層を形成するステップと、 複数の単位量子ドットが島状に分散された量子ドット層
    を前記第1の半導体層の上に形成するステップと、 前記量子ドット層より薄い膜厚を有する様に膜厚調整層
    を、前記複数の単位量子ドット間を満たすように形成す
    るステップと、 前記量子ドット層と前記膜厚調整層が、実質的に同一の
    膜厚となるように形成するステップとから成る事を特徴
    とする半導体量子ドット素子の製造方法。
  6. 【請求項6】 前記量子ドット層と前記膜厚調整層が、
    実質的に同一の膜厚となるように形成するステップが、 第2の半導体層を、前記量子ドット層と前記膜厚調整層
    の上に、前記量子ドット層及び前記膜厚調整層を結晶成
    長させる際の温度よりも高い結晶成長温度により形成す
    る事を特徴とする請求項5記載の半導体量子ドット素子
    の製造方法。
  7. 【請求項7】 前記第1の半導体層及び前記第2の半導
    体層が、AlGa 1−zAs(zは零を含む正数)か
    ら成り、 前記単位量子ドットが、InGa1−xAs(xは零
    を含む正数)から成り、 前記膜厚調整層が、InGa1−yAs(yは零を含
    む正数)から成り、 前記xと前記yは、x>yである事を特徴とする請求項
    5乃至6記載の半導体量子ドット素子の製造方法。
  8. 【請求項8】 前記単位量子ドットの間隔が、20nm
    以上である事を特徴とする請求項5記載の半導体量子ド
    ット素子の製造方法。
  9. 【請求項9】 前記第1の半導体層と、前記第2の半導
    体層と、前記量子ドット層及び前記膜厚調整層が分子線
    エピタキシャル成長により形成される事を特徴とする請
    求項5記載の半導体量子ドット素子の製造方法。
JP18483298A 1998-06-30 1998-06-30 半導体量子ドット素子及びその製造方法 Expired - Lifetime JP3246444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18483298A JP3246444B2 (ja) 1998-06-30 1998-06-30 半導体量子ドット素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18483298A JP3246444B2 (ja) 1998-06-30 1998-06-30 半導体量子ドット素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000022278A true JP2000022278A (ja) 2000-01-21
JP3246444B2 JP3246444B2 (ja) 2002-01-15

Family

ID=16160094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18483298A Expired - Lifetime JP3246444B2 (ja) 1998-06-30 1998-06-30 半導体量子ドット素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3246444B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991535A (ja) * 1982-11-16 1984-05-26 Matsushita Electric Ind Co Ltd デイジタルコ−ド設定スイツチ
JP2002184970A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
WO2003007445A1 (fr) * 2001-07-10 2003-01-23 Nec Corporation Dispositif semi-conducteur a points quantiques
JP2006066463A (ja) * 2004-08-24 2006-03-09 Univ Of Electro-Communications 量子半導体装置およびその製造方法
WO2009116153A1 (ja) * 2008-03-19 2009-09-24 富士通株式会社 半導体発光素子及びその製造方法
JP2014209609A (ja) * 2013-03-26 2014-11-06 京セラ株式会社 半導体レーザ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888345A (ja) * 1994-09-16 1996-04-02 Fujitsu Ltd 3次元量子閉じ込めを利用した半導体装置
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888345A (ja) * 1994-09-16 1996-04-02 Fujitsu Ltd 3次元量子閉じ込めを利用した半導体装置
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991535A (ja) * 1982-11-16 1984-05-26 Matsushita Electric Ind Co Ltd デイジタルコ−ド設定スイツチ
JP2002184970A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
WO2003007445A1 (fr) * 2001-07-10 2003-01-23 Nec Corporation Dispositif semi-conducteur a points quantiques
US7189986B2 (en) 2001-07-10 2007-03-13 Nec Corporation Semiconductor quantum dot device
US8106378B2 (en) 2001-07-10 2012-01-31 Nec Corporation Semiconductor quantum dot device
JP2006066463A (ja) * 2004-08-24 2006-03-09 Univ Of Electro-Communications 量子半導体装置およびその製造方法
JP4500963B2 (ja) * 2004-08-24 2010-07-14 国立大学法人電気通信大学 量子半導体装置およびその製造方法
WO2009116153A1 (ja) * 2008-03-19 2009-09-24 富士通株式会社 半導体発光素子及びその製造方法
US8304757B2 (en) 2008-03-19 2012-11-06 Fujitsu Limited Semiconductor light-emitting device, optical module, transmitter, and optical communication system
JP5182363B2 (ja) * 2008-03-19 2013-04-17 富士通株式会社 半導体発光素子及びその製造方法
JP2014209609A (ja) * 2013-03-26 2014-11-06 京セラ株式会社 半導体レーザ

Also Published As

Publication number Publication date
JP3246444B2 (ja) 2002-01-15

Similar Documents

Publication Publication Date Title
JP3672678B2 (ja) 量子半導体装置およびその製造方法
JP4138930B2 (ja) 量子半導体装置および量子半導体発光装置
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
JPH0418476B2 (ja)
JPH07221398A (ja) 半導体レーザ装置
JP2002184970A (ja) 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
JP2558744B2 (ja) 半導体レーザ素子及びその製造方法
WO2003073570A1 (en) Quantum nano-composite semiconductor laser and quantum nano-composite array
JP3246444B2 (ja) 半導体量子ドット素子及びその製造方法
JP2000012961A (ja) 半導体レーザ
JP3304903B2 (ja) 半導体量子ドット素子とその製造方法
JP3230576B2 (ja) 半導体発光素子
JP2947199B2 (ja) 半導体量子ドット素子および該半導体量子ドット素子の製造方法
JP6156161B2 (ja) 光半導体素子及びその製造方法
JPH11121870A (ja) 光半導体装置
JP2007281527A (ja) 半導体レーザ及びその製造方法
JP4500963B2 (ja) 量子半導体装置およびその製造方法
JP2980175B2 (ja) 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法
JP2000058978A (ja) 半導体量子ドット素子とその製造方法
JP3033625B2 (ja) 量子化Si光半導体装置
Welch et al. Buried heterostructure lasers by silicon implanted, impurity induced disordering
US5844930A (en) Quantum wire lasers
JPH02106082A (ja) 半導体発光素子
JP2556270B2 (ja) 歪量子井戸型半導体レーザ
JP2544924B2 (ja) 半導体レ−ザ素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term