JP2000022278A - 半導体量子ドット素子及びその製造方法 - Google Patents
半導体量子ドット素子及びその製造方法Info
- Publication number
- JP2000022278A JP2000022278A JP18483298A JP18483298A JP2000022278A JP 2000022278 A JP2000022278 A JP 2000022278A JP 18483298 A JP18483298 A JP 18483298A JP 18483298 A JP18483298 A JP 18483298A JP 2000022278 A JP2000022278 A JP 2000022278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum dot
- semiconductor
- film thickness
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 量子ドット構造の厚さを任意の厚さで揃え
て、エネルギー幅が狭く鋭いピーク状の状態密度を持
つ、高密度な量子ドットを備えた半導体量子ドット素子
を提供する。 【解決手段】 本発明の半導体量子ドット素子は、第１
の半導体層３と、前記第１の半導体層３の上に設けられ
た活性層１３と、前記活性層１３の上に設けられた第２
の半導体層６とから成り、前記活性層１３が、複数の単
位量子ドットから成る量子ドット層４と、前記複数の単
位量子ドット間を満たすように設けられた膜厚調整層５
とから成る事を特徴とする。
て、エネルギー幅が狭く鋭いピーク状の状態密度を持
つ、高密度な量子ドットを備えた半導体量子ドット素子
を提供する。 【解決手段】 本発明の半導体量子ドット素子は、第１
の半導体層３と、前記第１の半導体層３の上に設けられ
た活性層１３と、前記活性層１３の上に設けられた第２
の半導体層６とから成り、前記活性層１３が、複数の単
位量子ドットから成る量子ドット層４と、前記複数の単
位量子ドット間を満たすように設けられた膜厚調整層５
とから成る事を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体量子ドット
素子とその製造方法に関し、詳しくは、量子ドット層
が、その中で量子化されるエネルギーを持つように、障
壁層で挟まれた構造を有する半導体量子ドット素子とそ
の製造方法に関する。
素子とその製造方法に関し、詳しくは、量子ドット層
が、その中で量子化されるエネルギーを持つように、障
壁層で挟まれた構造を有する半導体量子ドット素子とそ
の製造方法に関する。
【０００２】
【従来の技術】電荷キャリアを３次元的に閉じこめる量
子ドット構造の半導体デバイスは、極めて低い電流で発
振する量子ドットレーザーが実現できる等の点で、一般
的な量子井戸構造のデバイスよりも優れた特性を有する
ことが知られている。
子ドット構造の半導体デバイスは、極めて低い電流で発
振する量子ドットレーザーが実現できる等の点で、一般
的な量子井戸構造のデバイスよりも優れた特性を有する
ことが知られている。
【０００３】半導体により形成される障壁層上に、その
格子定数とは異なる格子定数を持つ半導体により形成さ
れる量子ドットを、自己形成的に成長させる量子ドット
形成方法が、文献（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ、第６３巻、３２０頁、１９９３）に開
示されている。
格子定数とは異なる格子定数を持つ半導体により形成さ
れる量子ドットを、自己形成的に成長させる量子ドット
形成方法が、文献（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ、第６３巻、３２０頁、１９９３）に開
示されている。
【０００４】この量子ドット形成方法は、Ｓｔｒａｎｓ
ｋｉ−Ｋｒａｓｔａｎｏｗ（ＳＫ）モード成長と呼ば
れ、自然にドット構造が形成される物理現象を利用した
方法である。
ｋｉ−Ｋｒａｓｔａｎｏｗ（ＳＫ）モード成長と呼ば
れ、自然にドット構造が形成される物理現象を利用した
方法である。
【０００５】この方法で形成される量子ドットは、層間
の格子定数の相違により歪みを最小にするように、その
成長はドット状・島状に１回の成長だけで自己形成し、
成長前の基板形成処理加工、成長後のドット形成加工が
不要である。従って工程が簡易であり、加工損傷等の欠
陥がない良質な結晶を得る事ができる。
の格子定数の相違により歪みを最小にするように、その
成長はドット状・島状に１回の成長だけで自己形成し、
成長前の基板形成処理加工、成長後のドット形成加工が
不要である。従って工程が簡易であり、加工損傷等の欠
陥がない良質な結晶を得る事ができる。
【０００６】又、自己形成する量子ドットは、基板面上
で１平方ｃｍあたり１０の１０乗個以上の高密度で形成
でき、更には、そのドット層の積層も可能である。この
ような性質は、例えばレーザーの活性層として用いた場
合に、十分な光利得を得ることができること等、製造上
も応用上も優れている。
で１平方ｃｍあたり１０の１０乗個以上の高密度で形成
でき、更には、そのドット層の積層も可能である。この
ような性質は、例えばレーザーの活性層として用いた場
合に、十分な光利得を得ることができること等、製造上
も応用上も優れている。
【０００７】然し、量子ドットを自己形成的にＳＫモー
ドで形成した場合、基板面上に既述の密度で多数個形成
されるドットに、サイズのばらつきが１０％程度生じ
る。
ドで形成した場合、基板面上に既述の密度で多数個形成
されるドットに、サイズのばらつきが１０％程度生じ
る。
【０００８】量子ドットの形状は、面方向に２０ｎｍ、
厚さ方向に５ｎｍ程度の大きさであり、厚さ方向の閉じ
こめが物性上重要なファクタある。厚さ方向のばらつき
によって、量子ドットの量子化エネルギーがばらつくこ
とになる。
厚さ方向に５ｎｍ程度の大きさであり、厚さ方向の閉じ
こめが物性上重要なファクタある。厚さ方向のばらつき
によって、量子ドットの量子化エネルギーがばらつくこ
とになる。
【０００９】本来、量子ドットの状態密度は、３次元的
閉じこめによって量子化されたあるエネルギーに集中す
るが、そのサイズにばらつきが存在することにより、そ
の状態密度が約４０ｍｅＶ程度の広がりを持つことにな
る。
閉じこめによって量子化されたあるエネルギーに集中す
るが、そのサイズにばらつきが存在することにより、そ
の状態密度が約４０ｍｅＶ程度の広がりを持つことにな
る。
【００１０】このような状態密度の広がりによって、量
子ドットのデバイス特性、例えばレーザーの低閾値電流
動作を実現することが困難であった。
子ドットのデバイス特性、例えばレーザーの低閾値電流
動作を実現することが困難であった。
【００１１】又、量子ドット素子に関する従来技術が、
特開平９−３２６５０６号に開示されている。図９は、
かかる量子ドットが基板主面に対して垂直方向に整列し
た積層量子構造の例を示したものである。
特開平９−３２６５０６号に開示されている。図９は、
かかる量子ドットが基板主面に対して垂直方向に整列し
た積層量子構造の例を示したものである。
【００１２】図９を参照して、積層量子構造９０３は、
ＧａＡｓ基板９０１の（１００）面上に厚さ４００ｎｍ
で形成されたＧａＡｓバッファ層９０２上に形成され、
ＧａＡｓバッファ層９０２上に繰り返し積層されたＧａ
Ａｓ中間層９０３ａを含み、各々の中間層９０３ａ中に
は、ＩｎＡｓより成る複数の量子ドット９０３ｂが相互
に離散して形成されている。
ＧａＡｓ基板９０１の（１００）面上に厚さ４００ｎｍ
で形成されたＧａＡｓバッファ層９０２上に形成され、
ＧａＡｓバッファ層９０２上に繰り返し積層されたＧａ
Ａｓ中間層９０３ａを含み、各々の中間層９０３ａ中に
は、ＩｎＡｓより成る複数の量子ドット９０３ｂが相互
に離散して形成されている。
【００１３】この従来技術は、中間層９０３ａを挟んで
複数の量子ドットを交互に積層し、積層した複数の量子
ドットを単一の量子ドットとみなして、ひとまとめにな
った量子ドットの厚さを揃えるという方法である。
複数の量子ドットを交互に積層し、積層した複数の量子
ドットを単一の量子ドットとみなして、ひとまとめにな
った量子ドットの厚さを揃えるという方法である。
【００１４】
【発明が解決しようとする課題】然しながら、この従来
技術に従うこの方法では、下側に成長させたドットの歪
み場を受けて、次に成長させるドットが下側のドットの
サイズと変わることなくその直上に位置することが必要
であり、又積層したドット同士を量子力学的に結合させ
る為にも、中間層をかなり薄くする必要がある。実際に
は、キャリアのボーア半径以下の厚さ、特に３ｎｍ以下
にする必要があり、更にはドットと中間層を複数交互に
成長するという製造上の煩雑さがある。
技術に従うこの方法では、下側に成長させたドットの歪
み場を受けて、次に成長させるドットが下側のドットの
サイズと変わることなくその直上に位置することが必要
であり、又積層したドット同士を量子力学的に結合させ
る為にも、中間層をかなり薄くする必要がある。実際に
は、キャリアのボーア半径以下の厚さ、特に３ｎｍ以下
にする必要があり、更にはドットと中間層を複数交互に
成長するという製造上の煩雑さがある。
【００１５】本発明の目的は、量子ドット構造の厚さを
揃えて、エネルギー幅が狭く鋭いピーク状の状態密度を
持つ、高密度の量子ドットを備えた半導体量子ドット素
子を、任意の量子ドットの厚さで、然も単一の量子ドッ
ト層のみでも作成できるような簡易な構造で提供するこ
とにある。
揃えて、エネルギー幅が狭く鋭いピーク状の状態密度を
持つ、高密度の量子ドットを備えた半導体量子ドット素
子を、任意の量子ドットの厚さで、然も単一の量子ドッ
ト層のみでも作成できるような簡易な構造で提供するこ
とにある。
【００１６】
【課題を解決するための手段】本発明による半導体量子
ドット素子及びその製造方法は、第１の半導体層と、前
記第１の半導体層の上に設けられた活性層と、前記活性
層の上に設けられた第２の半導体層から成り、前記活性
層が、複数の単位量子ドットから成る量子ドット層と、
前記複数の単位量子ドット間を満たすように設けられた
膜厚調整層とから成る事を特徴とする。
ドット素子及びその製造方法は、第１の半導体層と、前
記第１の半導体層の上に設けられた活性層と、前記活性
層の上に設けられた第２の半導体層から成り、前記活性
層が、複数の単位量子ドットから成る量子ドット層と、
前記複数の単位量子ドット間を満たすように設けられた
膜厚調整層とから成る事を特徴とする。
【００１７】又、前記第１の半導体層及び前記第２の半
導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）
から成り、前記単位量子ドットが、ＩｎｘＧａ１−ｘＡ
ｓ（ｘは零を含む正数）から成り、前記膜厚調整層が、
ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）から成り、
前記ｘと前記ｙは、ｘ＞ｙである事を特徴とする。
導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）
から成り、前記単位量子ドットが、ＩｎｘＧａ１−ｘＡ
ｓ（ｘは零を含む正数）から成り、前記膜厚調整層が、
ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）から成り、
前記ｘと前記ｙは、ｘ＞ｙである事を特徴とする。
【００１８】更に、第１の半導体層と、前記第１の半導
体層の上に設けられた複数層の積層構造から成り、前記
各積層構造は活性層と前記活性層の上に設けられた第２
の半導体層から成り、前記活性層が、複数の単位量子ド
ットから成る量子ドット層と、前記複数の単位量子ドッ
ト間を満たすように設けられた膜厚調整層とから成る事
を特徴とする。
体層の上に設けられた複数層の積層構造から成り、前記
各積層構造は活性層と前記活性層の上に設けられた第２
の半導体層から成り、前記活性層が、複数の単位量子ド
ットから成る量子ドット層と、前記複数の単位量子ドッ
ト間を満たすように設けられた膜厚調整層とから成る事
を特徴とする。
【００１９】更に、前記第１の半導体層及び前記第２の
半導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正
数）から成り、前記単位量子ドットが、ＩｎｘＧａ
１−ｘＡｓ(ｘは零を含む正数)から成り、前記膜厚調整
層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）から
成り、前記ｘと前記ｙは、ｘ＞ｙである事を特徴とす
る。
半導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正
数）から成り、前記単位量子ドットが、ＩｎｘＧａ
１−ｘＡｓ(ｘは零を含む正数)から成り、前記膜厚調整
層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）から
成り、前記ｘと前記ｙは、ｘ＞ｙである事を特徴とす
る。
【００２０】更に、第１の半導体層を形成するステップ
と、複数の単位量子ドットが島状に分散された量子ドッ
ト層を前記第１の半導体層の上に形成するステップと、
前記量子ドット層より薄い膜厚を有する様に膜厚調整層
を、前記複数の単位量子ドット間を満たすように形成す
るステップと、前記量子ドット層と前記膜厚調整層が、
実質的に同一の膜厚となるように形成するステップとか
ら成る事を特徴とする。
と、複数の単位量子ドットが島状に分散された量子ドッ
ト層を前記第１の半導体層の上に形成するステップと、
前記量子ドット層より薄い膜厚を有する様に膜厚調整層
を、前記複数の単位量子ドット間を満たすように形成す
るステップと、前記量子ドット層と前記膜厚調整層が、
実質的に同一の膜厚となるように形成するステップとか
ら成る事を特徴とする。
【００２１】更に、前記量子ドット層と前記膜厚調整層
が、実質的に同一の膜厚となるように形成するステップ
が、第２の半導体層を、前記量子ドット層と前記膜厚調
整層の上に、前記量子ドット層及び前記膜厚調整層を結
晶成長させる際の温度よりも高い結晶成長温度により形
成する事を特徴とする。
が、実質的に同一の膜厚となるように形成するステップ
が、第２の半導体層を、前記量子ドット層と前記膜厚調
整層の上に、前記量子ドット層及び前記膜厚調整層を結
晶成長させる際の温度よりも高い結晶成長温度により形
成する事を特徴とする。
【００２２】更に、前記第１の半導体層及び前記第２の
半導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正
数）から成り、前記単位量子ドットが、ＩｎｘＧａ
１−ｘＡｓ（ｘは零を含む正数）から成り、前記膜厚調
整層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）か
ら成り、前記ｘと前記ｙは、ｘ＞ｙである事を特徴とす
る。
半導体層が、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正
数）から成り、前記単位量子ドットが、ＩｎｘＧａ
１−ｘＡｓ（ｘは零を含む正数）から成り、前記膜厚調
整層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含む正数）か
ら成り、前記ｘと前記ｙは、ｘ＞ｙである事を特徴とす
る。
【００２３】更に、前記単位量子ドットの間隔が、２０
ｎｍ以上である事を特徴とする請求項５記載の半導体量
子ドット素子の製造方法。
ｎｍ以上である事を特徴とする請求項５記載の半導体量
子ドット素子の製造方法。
【００２４】更に、前記第１の半導体層と、前記第２の
半導体層と、前記量子ドット層及び前記膜厚調整層が分
子線エピタキシャル成長により形成される事を特徴とす
る。
半導体層と、前記量子ドット層及び前記膜厚調整層が分
子線エピタキシャル成長により形成される事を特徴とす
る。
【００２５】
【発明の実施の形態】次に、本発明の半導体量子ドット
素子及びその製造方法について、添付図面を参照して詳
細に説明する。図１に本発明の第一の実施の形態に係る
半導体量子ドット素子を示す。尚、本明細書において、
化学式の下付添字は、原子モル比を示している。
素子及びその製造方法について、添付図面を参照して詳
細に説明する。図１に本発明の第一の実施の形態に係る
半導体量子ドット素子を示す。尚、本明細書において、
化学式の下付添字は、原子モル比を示している。
【００２６】図１を参照して、本構成はｎ型ＧａＡｓ基
板１の上面に、ｎ型Ａｌ０．３Ｇａ ０．７Ａｓクラッド
層２が形成されており、その厚さは約２μmである。ｎ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層２の上面には、
Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３（第１の半導体
層）が形成されており、その厚さは２０ｎｍである。
板１の上面に、ｎ型Ａｌ０．３Ｇａ ０．７Ａｓクラッド
層２が形成されており、その厚さは約２μmである。ｎ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層２の上面には、
Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３（第１の半導体
層）が形成されており、その厚さは２０ｎｍである。
【００２７】尚、第１の半導体層を形成する半導体材料
は、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成
り、上述のように本実施の形態ではｚを０．０３に設定
している。
は、ＡｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成
り、上述のように本実施の形態ではｚを０．０３に設定
している。
【００２８】Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３の
上面には、ＩｎＡｓ単位量子ドットが分散して形成され
ており、この複数のＩｎＡｓ単位量子ドットから成る量
子ドット層４（複数の単位量子ドットから成る量子ドッ
ト層）が形成されている。ＩｎＡｓ単位量子ドットのサ
イズは、直径２０ｎｍ、厚さは４ｎｍである。ＩｎＡｓ
量子ドットの単位量子ドットの密度は、１平方ｃｍあた
り、２の１０の１０乗の程度である。
上面には、ＩｎＡｓ単位量子ドットが分散して形成され
ており、この複数のＩｎＡｓ単位量子ドットから成る量
子ドット層４（複数の単位量子ドットから成る量子ドッ
ト層）が形成されている。ＩｎＡｓ単位量子ドットのサ
イズは、直径２０ｎｍ、厚さは４ｎｍである。ＩｎＡｓ
量子ドットの単位量子ドットの密度は、１平方ｃｍあた
り、２の１０の１０乗の程度である。
【００２９】ＩｎＡｓ単位量子ドットと、これと隣り合
うＩｎＡｓ単位量子ドットの間を埋めるように（間隔は
２０ｎｍ以上）、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層
３の上面には、ＧａＡｓ膜厚調整層５（膜厚調整層）が
形成されており、その厚さは約４ｎｍである。
うＩｎＡｓ単位量子ドットの間を埋めるように（間隔は
２０ｎｍ以上）、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層
３の上面には、ＧａＡｓ膜厚調整層５（膜厚調整層）が
形成されており、その厚さは約４ｎｍである。
【００３０】尚、量子ドット層を形成する（単位量子ド
ットを形成する）半導体材料は、ＩｎｘＧａ１−ｘＡｓ
(ｘは零を含む正数)から成り、膜厚調整層を形成する半
導体材料は、ＩｎｙＧａ１−ｙＡｓから成るか、或いは
ＩｎｙＡｌ１−ｙＡｓ（ｙは零を含む正数）であっても
良い。ここでｘとｙには、ｘ＞ｙの関係がある。上述の
ように本実施の形態では、ｘを１に、又ＩｎｙＧａ
１−ｙＡｓを採用して、ｙを零に設定している。
ットを形成する）半導体材料は、ＩｎｘＧａ１−ｘＡｓ
(ｘは零を含む正数)から成り、膜厚調整層を形成する半
導体材料は、ＩｎｙＧａ１−ｙＡｓから成るか、或いは
ＩｎｙＡｌ１−ｙＡｓ（ｙは零を含む正数）であっても
良い。ここでｘとｙには、ｘ＞ｙの関係がある。上述の
ように本実施の形態では、ｘを１に、又ＩｎｙＧａ
１−ｙＡｓを採用して、ｙを零に設定している。
【００３１】上記ｘ＞ｙの関係について説明する。これ
は、膜厚調整層としての半導体材料は、単位量子ドット
としての半導体材料のバンドギャップよりも、大きなハ
ンドギャップを有する必要がある事によるものである。
は、膜厚調整層としての半導体材料は、単位量子ドット
としての半導体材料のバンドギャップよりも、大きなハ
ンドギャップを有する必要がある事によるものである。
【００３２】複数のＩｎＡｓ単位量子ドットから成る量
子ドット層４と、ＧａＡｓ膜厚調整層５とから成る活性
層１３の上面には、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁
層６（第２の半導体層）が形成されており、その厚さは
約２０ｎｍである。
子ドット層４と、ＧａＡｓ膜厚調整層５とから成る活性
層１３の上面には、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁
層６（第２の半導体層）が形成されており、その厚さは
約２０ｎｍである。
【００３３】尚、第２の半導体層を形成する半導体は、
Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３と同様に、Ａｌ
ｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成り、上述
のように本実施の形態ではｚを０．０３に設定してい
る。
Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３と同様に、Ａｌ
ｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成り、上述
のように本実施の形態ではｚを０．０３に設定してい
る。
【００３４】Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層６の
上面には、ｐ型Ａｌ０．３Ｇａ０． ７Ａｓクラッド層７
が形成されており、その厚さは約１．５μｍである。ｐ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層７の上面には、
ｐ型ＧａＡｓギャップ層８が形成されており、その厚さ
は約０．２μｍである。
上面には、ｐ型Ａｌ０．３Ｇａ０． ７Ａｓクラッド層７
が形成されており、その厚さは約１．５μｍである。ｐ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層７の上面には、
ｐ型ＧａＡｓギャップ層８が形成されており、その厚さ
は約０．２μｍである。
【００３５】又、ｎ型Ａｌ０．３Ｇａ０．７Ａｓクラッ
ド層２と、Ａｌ０．０３Ｇａ０．９ ７Ａｓ障壁層３と、
ＧａＡｓ膜厚調整層５と、Ａｌ０．０３Ｇａ０．９７Ａ
ｓ障壁層６と、ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド
層７及びｐ型ＧａＡｓギャップ層８を貫通するように、
ｎ型Ａｌ０．３５Ｇａ０．６５Ａｓ埋込層９が形成され
ている。
ド層２と、Ａｌ０．０３Ｇａ０．９ ７Ａｓ障壁層３と、
ＧａＡｓ膜厚調整層５と、Ａｌ０．０３Ｇａ０．９７Ａ
ｓ障壁層６と、ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド
層７及びｐ型ＧａＡｓギャップ層８を貫通するように、
ｎ型Ａｌ０．３５Ｇａ０．６５Ａｓ埋込層９が形成され
ている。
【００３６】更に、ｎ型Ａｌ０．３５Ｇａ０．６５Ａｓ
埋込層９の上面には、ＳｉＯ２絶縁膜１０が形成され、
ｐ型ＧａＡｓギャップ層８とＳｉＯ２絶縁膜１０の上面
には、ｐ型電極１１が形成されており、ｎ型ＧａＡｓ基
板１の下面には、ｎ型電極１２が形成されている。
埋込層９の上面には、ＳｉＯ２絶縁膜１０が形成され、
ｐ型ＧａＡｓギャップ層８とＳｉＯ２絶縁膜１０の上面
には、ｐ型電極１１が形成されており、ｎ型ＧａＡｓ基
板１の下面には、ｎ型電極１２が形成されている。
【００３７】図１より、複数のＩｎＡｓ単位量子ドット
から成る量子ドット層４の膜厚は、ＧａＡｓ膜厚調整層
５の厚さと同じ約４ｎｍに揃えられている。従って、活
性層１３の膜厚は約４ｎｍである。
から成る量子ドット層４の膜厚は、ＧａＡｓ膜厚調整層
５の厚さと同じ約４ｎｍに揃えられている。従って、活
性層１３の膜厚は約４ｎｍである。
【００３８】上記のレーザ構造、即ち、複数の単位Ｉｎ
Ａｓ量子ドットから成る量子ドット層４を、Ａｌ
０．０３Ｇａ０．９７Ａｓ障壁層３と、Ａｌ０．０３Ｇ
ａ０．９７Ａｓ障壁層６で挟んだ構造に電流を流すと、
厚さの均一なＩｎＡｓ単位量子ドットから成る活性領域
において、エネルギーの揃った電子―生孔の結合により
生じる発光により、低電流で発振し、高効率な発光特性
を有するレーザを得る事ができる。
Ａｓ量子ドットから成る量子ドット層４を、Ａｌ
０．０３Ｇａ０．９７Ａｓ障壁層３と、Ａｌ０．０３Ｇ
ａ０．９７Ａｓ障壁層６で挟んだ構造に電流を流すと、
厚さの均一なＩｎＡｓ単位量子ドットから成る活性領域
において、エネルギーの揃った電子―生孔の結合により
生じる発光により、低電流で発振し、高効率な発光特性
を有するレーザを得る事ができる。
【００３９】又、この時のレーザーの発振波長は、９５
０ｎｍ近辺のものである。この発振波長は、正確に供給
量で制御可能なＧａＡｓ膜厚調整層５の厚さを使ってＩ
ｎＡｓ単位量子ドットの厚さを正確に制御することによ
り、活性層１３の膜厚を任意に実現することが可能であ
る。
０ｎｍ近辺のものである。この発振波長は、正確に供給
量で制御可能なＧａＡｓ膜厚調整層５の厚さを使ってＩ
ｎＡｓ単位量子ドットの厚さを正確に制御することによ
り、活性層１３の膜厚を任意に実現することが可能であ
る。
【００４０】次に、本発明の第１の実施の形態に係る半
導体量子ドット素子の製造工程を図面を参照して詳細に
説明する。図２から図７に、図１に示す半導体量子ドッ
ト素子を製造工程を示す。
導体量子ドット素子の製造工程を図面を参照して詳細に
説明する。図２から図７に、図１に示す半導体量子ドッ
ト素子を製造工程を示す。
【００４１】始めに、Ｓｉドープされたｎ型ＧａＡｓ基
板１を分子線エピタキシャル成長装置に導入する。図２
を参照して、ｎ型ＧａＡｓ基板１上に、Ｓｉドープのｎ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層２を約２μｍの
膜厚に、又、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３
（第１の半導体層）を約２０ｎｍの膜厚に、各々６００
度の成長温度で形成する。
板１を分子線エピタキシャル成長装置に導入する。図２
を参照して、ｎ型ＧａＡｓ基板１上に、Ｓｉドープのｎ
型Ａｌ０．３Ｇａ０．７Ａｓクラッド層２を約２μｍの
膜厚に、又、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３
（第１の半導体層）を約２０ｎｍの膜厚に、各々６００
度の成長温度で形成する。
【００４２】次に、図３を参照して、Ａｌ０．０３Ｇａ
０．９７Ａｓ障壁層３の上面に、これより格子定数の大
きいＩｎＡｓを約５ｎｍの膜厚に、５１０度の成長温度
で形成する。
０．９７Ａｓ障壁層３の上面に、これより格子定数の大
きいＩｎＡｓを約５ｎｍの膜厚に、５１０度の成長温度
で形成する。
【００４３】この時、Ａｌ０．０３Ｇａ０．９７Ａｓ障
壁層３を形成するＡｌ０．０３Ｇａ ０．９７Ａｓと、Ｉ
ｎＡｓとの格子定数の違い（７％）により、ＩｎＡｓに
応力が蓄積され、成長がおよそ０．６ｎｍを越えたとこ
ろで応力緩和を起こし、複数のＩｎＡｓ単位量子ドット
が島状に自己形成され、この複数のＩｎＡｓ単位量子ド
ットから成る量子ドット層４（複数の単位量子ドット層
から成る量子ドット層）を形成できる。
壁層３を形成するＡｌ０．０３Ｇａ ０．９７Ａｓと、Ｉ
ｎＡｓとの格子定数の違い（７％）により、ＩｎＡｓに
応力が蓄積され、成長がおよそ０．６ｎｍを越えたとこ
ろで応力緩和を起こし、複数のＩｎＡｓ単位量子ドット
が島状に自己形成され、この複数のＩｎＡｓ単位量子ド
ットから成る量子ドット層４（複数の単位量子ドット層
から成る量子ドット層）を形成できる。
【００４４】ＩｎＡｓ単位量子ドットについて説明す
る。この自己形成によるドット密度は、１平方ｃｍあた
り２×（１０の１０乗）程度になる。ＩｎＡｓ単位量子
ドットの平均サイズは、直径が約２０ｎｍ、膜厚が約５
ｎｍであり、サイズのばらつきは１０％程度である。
る。この自己形成によるドット密度は、１平方ｃｍあた
り２×（１０の１０乗）程度になる。ＩｎＡｓ単位量子
ドットの平均サイズは、直径が約２０ｎｍ、膜厚が約５
ｎｍであり、サイズのばらつきは１０％程度である。
【００４５】これは厚さ方向で量子化が大きい事を意味
し、エネルギー準位の広がりを支配するのはドットの厚
さのばらつきである為、これを均一化する事により理想
的な量子ドットの先鋭化した状態密度による量子ドット
デバイス特性、例えば超低閾値電流の量子ドットレーザ
が製造できる。
し、エネルギー準位の広がりを支配するのはドットの厚
さのばらつきである為、これを均一化する事により理想
的な量子ドットの先鋭化した状態密度による量子ドット
デバイス特性、例えば超低閾値電流の量子ドットレーザ
が製造できる。
【００４６】次に、図４を参照して、複数のＩｎＡｓ量
子ドットから成る量子ドット層４の形成後、ＩｎＡｓ単
位量子ドット間にＧａＡｓ膜厚調整層５（膜厚調整層）
を５１０度の成長温度で、その膜厚を約４ｎｍに形成す
る。複数のＩｎＡｓ単位量子ドットから成る量子ドット
層４の厚さが５ｎｍである為、ＧａＡｓ膜厚調整層５よ
りＩｎＡｓ量子ドットの上部が約１ｎｍ分だけ突き出た
構造となる。
子ドットから成る量子ドット層４の形成後、ＩｎＡｓ単
位量子ドット間にＧａＡｓ膜厚調整層５（膜厚調整層）
を５１０度の成長温度で、その膜厚を約４ｎｍに形成す
る。複数のＩｎＡｓ単位量子ドットから成る量子ドット
層４の厚さが５ｎｍである為、ＧａＡｓ膜厚調整層５よ
りＩｎＡｓ量子ドットの上部が約１ｎｍ分だけ突き出た
構造となる。
【００４７】ここで、本実施の形態とは異なり、膜厚調
整層として、Ｉｎを含むＩｎｙＧａ １−ｙＡｓを用いた
場合について説明する。ＩｎｙＧａ１−ｙＡｓから成る
膜厚調整層を、ＩｎＡｓ単位量子ドットを形成する成長
温度よりも高温で形成した場合、ＩｎＡｓ単位量子ドッ
トのＩｎが、ＩｎｙＧａ１−ｙＡｓから成る膜厚調整層
に拡散することは殆ど無い為、活性層１３におけるＩｎ
Ａｓ単位量子ドットの個々の形状は保持される。
整層として、Ｉｎを含むＩｎｙＧａ １−ｙＡｓを用いた
場合について説明する。ＩｎｙＧａ１−ｙＡｓから成る
膜厚調整層を、ＩｎＡｓ単位量子ドットを形成する成長
温度よりも高温で形成した場合、ＩｎＡｓ単位量子ドッ
トのＩｎが、ＩｎｙＧａ１−ｙＡｓから成る膜厚調整層
に拡散することは殆ど無い為、活性層１３におけるＩｎ
Ａｓ単位量子ドットの個々の形状は保持される。
【００４８】更に、図５を参照して、Ａｌ０．０３Ｇａ
０．９７Ａｓ障壁層６（第２の半導体層）を、複数のＩ
ｎＡｓ単位量子ドットから成る量子ドット層４、及びＧ
ａＡｓ膜厚調整層５の成長温度（５１０度）よりも高い
成長温度である５５０度で、その膜厚を約２０ｎｍに形
成する。
０．９７Ａｓ障壁層６（第２の半導体層）を、複数のＩ
ｎＡｓ単位量子ドットから成る量子ドット層４、及びＧ
ａＡｓ膜厚調整層５の成長温度（５１０度）よりも高い
成長温度である５５０度で、その膜厚を約２０ｎｍに形
成する。
【００４９】この成長過程において、成長している障壁
層の内部に、ＩｎＡｓ単位量子ドット上部におけるＩｎ
が拡散し、複数のＩｎＡｓ単位量子ドットから成る量子
ドット層４の厚さが、ＧａＡｓ膜厚調整層５の厚さに揃
えられる。これにより、量子ドット層４と膜厚調整層５
から成り、実質的に均一な膜厚を有する活性層１３が形
成される。
層の内部に、ＩｎＡｓ単位量子ドット上部におけるＩｎ
が拡散し、複数のＩｎＡｓ単位量子ドットから成る量子
ドット層４の厚さが、ＧａＡｓ膜厚調整層５の厚さに揃
えられる。これにより、量子ドット層４と膜厚調整層５
から成り、実質的に均一な膜厚を有する活性層１３が形
成される。
【００５０】このＩｎの拡散について説明する。拡散す
るＩｎは、結晶成長中のＡｌ０．０ ３Ｇａ０．９７Ａｓ
障壁層６との界面からだけ拡散し、下側のＡｌ０．０３
Ｇａ ０．９７Ａｓ障壁層３及びＧａＡｓ膜厚調整層５に
は殆ど拡散しない。従って、各ＩｎＡｓ単位量子ドット
の膜厚のばらつきをなくすことができる。
るＩｎは、結晶成長中のＡｌ０．０ ３Ｇａ０．９７Ａｓ
障壁層６との界面からだけ拡散し、下側のＡｌ０．０３
Ｇａ ０．９７Ａｓ障壁層３及びＧａＡｓ膜厚調整層５に
は殆ど拡散しない。従って、各ＩｎＡｓ単位量子ドット
の膜厚のばらつきをなくすことができる。
【００５１】次に、図６を参照して、ｐ型Ａｌ０．３Ｇ
ａ０．７Ａｓクラッド層７を、その膜厚を約１．５μｍ
に、又ｐ型ＧａＡｓギャップ層８を、その膜厚を約０．
２μｍに、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層６の上
側に各々形成する。
ａ０．７Ａｓクラッド層７を、その膜厚を約１．５μｍ
に、又ｐ型ＧａＡｓギャップ層８を、その膜厚を約０．
２μｍに、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層６の上
側に各々形成する。
【００５２】最後に、図７を参照して、上記の各形成の
工程が行われた成長基板を成長室から取り出して、スト
ライブメサ加工を行い、ｎ型Ａｌ０．３５Ｇａ０．６５
Ａｓ埋込み層９を形成し、ＳｉＯ２絶縁膜１０、更には
ｐ型電極１１及びｎ型電極１２を形成させることで製造
工程が完了する。
工程が行われた成長基板を成長室から取り出して、スト
ライブメサ加工を行い、ｎ型Ａｌ０．３５Ｇａ０．６５
Ａｓ埋込み層９を形成し、ＳｉＯ２絶縁膜１０、更には
ｐ型電極１１及びｎ型電極１２を形成させることで製造
工程が完了する。
【００５３】次に、本発明の第二の実施の形態に係る半
導体量子ドット素子を示す。図８を参照して、本構成
は、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３（第１の半
導体層）と、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３の
上に設けられた複数層の積層構造から成るものである。
導体量子ドット素子を示す。図８を参照して、本構成
は、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３（第１の半
導体層）と、Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層３の
上に設けられた複数層の積層構造から成るものである。
【００５４】各積層構造は、活性層１３と、活性層１３
の上に設けられたＡｌ０．０３Ｇａ ０．９７Ａｓ障壁層
６（第２の半導体層）から成る。更に、活性層１３は、
複数のＩｎＡｓ単位量子ドットから成る量子ドット層４
（複数の単位量子ドットから成る量子ドット層）と、Ｉ
ｎＡｓ単位量子ドット間を満たすように設けられたＧａ
Ａｓ膜厚調整層５（膜厚調整層）とから成る。以上の点
を除いては第一の実施の形態と同様の構造である。
の上に設けられたＡｌ０．０３Ｇａ ０．９７Ａｓ障壁層
６（第２の半導体層）から成る。更に、活性層１３は、
複数のＩｎＡｓ単位量子ドットから成る量子ドット層４
（複数の単位量子ドットから成る量子ドット層）と、Ｉ
ｎＡｓ単位量子ドット間を満たすように設けられたＧａ
Ａｓ膜厚調整層５（膜厚調整層）とから成る。以上の点
を除いては第一の実施の形態と同様の構造である。
【００５５】尚、第一の実施の形態と同様に、第１の半
導体層及び第２の半導体層を形成する半導体材料は、Ａ
ｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成り、又
量子ドット層を形成する半導体材料は、ＩｎｘＧａ
１−ｘＡｓ(ｘは零を含む正数)から成り、膜厚調整層を
形成する半導体材料は、ＩｎｙＧａ１−ｙＡｓから成る
か、或いはＩｎｙＡｌ１−ｙＡｓ（ｙは零を含む正数）
であっても良い。ここでｘとｙには、第一の実施の形態
と同様の理由からｘ＞ｙの関係がある。上述のように本
実施の形態では、ｚを０．０３に、ｘを１に、又Ｉｎｙ
Ｇａ１−ｙＡｓを採用して、ｙを零に設定している。
導体層及び第２の半導体層を形成する半導体材料は、Ａ
ｌｚＧａ１−ｚＡｓ（ｚは零を含む正数）から成り、又
量子ドット層を形成する半導体材料は、ＩｎｘＧａ
１−ｘＡｓ(ｘは零を含む正数)から成り、膜厚調整層を
形成する半導体材料は、ＩｎｙＧａ１−ｙＡｓから成る
か、或いはＩｎｙＡｌ１−ｙＡｓ（ｙは零を含む正数）
であっても良い。ここでｘとｙには、第一の実施の形態
と同様の理由からｘ＞ｙの関係がある。上述のように本
実施の形態では、ｚを０．０３に、ｘを１に、又Ｉｎｙ
Ｇａ１−ｙＡｓを採用して、ｙを零に設定している。
【００５６】本実施形態の様な、多層化（積層化）した
ＩｎＡｓ単位量子ドットを活性領域として、低電流発振
動作に加えて高い光出力特性を持つレーザを実現でき
る。
ＩｎＡｓ単位量子ドットを活性領域として、低電流発振
動作に加えて高い光出力特性を持つレーザを実現でき
る。
【００５７】本第二の実施の形態に係る半導体量子ドッ
ト素子の製造方法は、活性層１３とＡｌ０．０３Ｇａ
０．９７Ａｓ障壁層６とから成る各積層構造を繰り返し
形成する事を除いては、前述した第一の実施の形態に係
る半導体量子ドット素子の製造工程と同様である。
ト素子の製造方法は、活性層１３とＡｌ０．０３Ｇａ
０．９７Ａｓ障壁層６とから成る各積層構造を繰り返し
形成する事を除いては、前述した第一の実施の形態に係
る半導体量子ドット素子の製造工程と同様である。
【００５８】
【発明の効果】本発明の半導体量子ドット素子及びその
製造方法により、単位量子ドットの厚さのばらつきを無
くする事ができる。即ちこれと等価に量子化準位のエネ
ルギーの揃った量子ドットを高密度に形成できる。
製造方法により、単位量子ドットの厚さのばらつきを無
くする事ができる。即ちこれと等価に量子化準位のエネ
ルギーの揃った量子ドットを高密度に形成できる。
【００５９】これは、格子不整合系半導体材料を用い
て、自己形成的に形成した単位量子ドットの厚さを、膜
厚調整層の膜厚に揃えて均一化する事による。この高密
度な量子ドット素子を活性層に適用する事により、半導
体レーザを実現する事が可能である。
て、自己形成的に形成した単位量子ドットの厚さを、膜
厚調整層の膜厚に揃えて均一化する事による。この高密
度な量子ドット素子を活性層に適用する事により、半導
体レーザを実現する事が可能である。
【図１】図１は、本発明である半導体量子ドット素子の
第一の実施の形態を示す断面図である。
第一の実施の形態を示す断面図である。
【図２】図２は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図３】図３は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図４】図４は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図５】図５は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図６】図６は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図７】図７は、本発明である半導体量子ドット素子の
製造方法における工程の一部を示す断面図である。
製造方法における工程の一部を示す断面図である。
【図８】図８は、本発明である半導体量子ドット素子の
第二の実施の形態を示す断面図である。
第二の実施の形態を示す断面図である。
【図９】図９は、従来の技術を説明する為の図である。
１ ：ｎ型ＧａＡｓ基板 ２ ：ｎ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層 ３ ：Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層 ４ ：複数のＩｎＡｓ単位量子ドットから成る量子
ドット層 ５ ：ＧａＡｓ膜厚調整層 ６ ：Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層 ７ ：ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層 ８ ：ｐ型ＧａＡｓギャップ層 ９ ：ｎ型Ａｌ０．３５Ｇａ０．６５Ａｓ埋込み層 １０ ：ＳｉＯ２絶縁膜 １１ ：ｐ型電極 １２ ：ｎ型電極 １３ ：活性層 ９０１ ：ＧａＡｓ基板 ９０２ ：ＧａＡｓバッファ層 ９０３ ：積層量子構造 ９０３ａ：ＧａＡｓ中間層 ９０３ｂ：ＩｎＡｓ量子ドット
ドット層 ５ ：ＧａＡｓ膜厚調整層 ６ ：Ａｌ０．０３Ｇａ０．９７Ａｓ障壁層 ７ ：ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層 ８ ：ｐ型ＧａＡｓギャップ層 ９ ：ｎ型Ａｌ０．３５Ｇａ０．６５Ａｓ埋込み層 １０ ：ＳｉＯ２絶縁膜 １１ ：ｐ型電極 １２ ：ｎ型電極 １３ ：活性層 ９０１ ：ＧａＡｓ基板 ９０２ ：ＧａＡｓバッファ層 ９０３ ：積層量子構造 ９０３ａ：ＧａＡｓ中間層 ９０３ｂ：ＩｎＡｓ量子ドット
Claims (9)
- 【請求項１】 第１の半導体層と、 前記第１の半導体層の上に設けられた活性層と、 前記活性層の上に設けられた第２の半導体層から成り、 前記活性層が、複数の単位量子ドットから成る量子ドッ
ト層と、前記複数の単位量子ドット間を満たすように設
けられた膜厚調整層とから成る事を特徴とする半導体量
子ドット素子。 - 【請求項２】 前記第１の半導体層及び前記第２の半導
体層が、ＡｌｚＧａ １−ｚＡｓ（ｚは零を含む正数）か
ら成り、 前記単位量子ドットが、ＩｎｘＧａ１−ｘＡｓ（ｘは零
を含む正数）から成り、 前記膜厚調整層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含
む正数）から成り、 前記ｘと前記ｙは、ｘ＞ｙである事を特徴とする請求項
１記載の半導体量子ドット素子。 - 【請求項３】 第１の半導体層と、 前記第１の半導体層の上に設けられた複数層の積層構造
から成り、前記各積層構造は活性層と前記活性層の上に
設けられた第２の半導体層から成り、 前記活性層が、複数の単位量子ドットから成る量子ドッ
ト層と、前記複数の単位量子ドット間を満たすように設
けられた膜厚調整層とから成る事を特徴とする半導体量
子ドット素子。 - 【請求項４】 前記第１の半導体層及び前記第２の半導
体層が、ＡｌｚＧａ １−ｚＡｓ（ｚは零を含む正数）か
ら成り、 前記単位量子ドットが、ＩｎｘＧａ１−ｘＡｓ(ｘは零
を含む正数)から成り、 前記膜厚調整層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含
む正数）から成り、前記ｘと前記ｙは、ｘ＞ｙである事
を特徴とする請求項３記載の半導体量子ドット素子。 - 【請求項５】 第１の半導体層を形成するステップと、 複数の単位量子ドットが島状に分散された量子ドット層
を前記第１の半導体層の上に形成するステップと、 前記量子ドット層より薄い膜厚を有する様に膜厚調整層
を、前記複数の単位量子ドット間を満たすように形成す
るステップと、 前記量子ドット層と前記膜厚調整層が、実質的に同一の
膜厚となるように形成するステップとから成る事を特徴
とする半導体量子ドット素子の製造方法。 - 【請求項６】 前記量子ドット層と前記膜厚調整層が、
実質的に同一の膜厚となるように形成するステップが、 第２の半導体層を、前記量子ドット層と前記膜厚調整層
の上に、前記量子ドット層及び前記膜厚調整層を結晶成
長させる際の温度よりも高い結晶成長温度により形成す
る事を特徴とする請求項５記載の半導体量子ドット素子
の製造方法。 - 【請求項７】 前記第１の半導体層及び前記第２の半導
体層が、ＡｌｚＧａ １−ｚＡｓ（ｚは零を含む正数）か
ら成り、 前記単位量子ドットが、ＩｎｘＧａ１−ｘＡｓ（ｘは零
を含む正数）から成り、 前記膜厚調整層が、ＩｎｙＧａ１−ｙＡｓ（ｙは零を含
む正数）から成り、 前記ｘと前記ｙは、ｘ＞ｙである事を特徴とする請求項
５乃至６記載の半導体量子ドット素子の製造方法。 - 【請求項８】 前記単位量子ドットの間隔が、２０ｎｍ
以上である事を特徴とする請求項５記載の半導体量子ド
ット素子の製造方法。 - 【請求項９】 前記第１の半導体層と、前記第２の半導
体層と、前記量子ドット層及び前記膜厚調整層が分子線
エピタキシャル成長により形成される事を特徴とする請
求項５記載の半導体量子ドット素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18483298A JP3246444B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体量子ドット素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18483298A JP3246444B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体量子ドット素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022278A true JP2000022278A (ja) | 2000-01-21 |
| JP3246444B2 JP3246444B2 (ja) | 2002-01-15 |
Family
ID=16160094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18483298A Expired - Lifetime JP3246444B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体量子ドット素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246444B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991535A (ja) * | 1982-11-16 | 1984-05-26 | Matsushita Electric Ind Co Ltd | デイジタルコ−ド設定スイツチ |
| JP2002184970A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 |
| WO2003007445A1 (fr) * | 2001-07-10 | 2003-01-23 | Nec Corporation | Dispositif semi-conducteur a points quantiques |
| JP2006066463A (ja) * | 2004-08-24 | 2006-03-09 | Univ Of Electro-Communications | 量子半導体装置およびその製造方法 |
| WO2009116153A1 (ja) * | 2008-03-19 | 2009-09-24 | 富士通株式会社 | 半導体発光素子及びその製造方法 |
| JP2014209609A (ja) * | 2013-03-26 | 2014-11-06 | 京セラ株式会社 | 半導体レーザ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888345A (ja) * | 1994-09-16 | 1996-04-02 | Fujitsu Ltd | ３次元量子閉じ込めを利用した半導体装置 |
| JPH09326506A (ja) * | 1996-04-05 | 1997-12-16 | Fujitsu Ltd | 量子半導体装置およびその製造方法 |
-
1998
- 1998-06-30 JP JP18483298A patent/JP3246444B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888345A (ja) * | 1994-09-16 | 1996-04-02 | Fujitsu Ltd | ３次元量子閉じ込めを利用した半導体装置 |
| JPH09326506A (ja) * | 1996-04-05 | 1997-12-16 | Fujitsu Ltd | 量子半導体装置およびその製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991535A (ja) * | 1982-11-16 | 1984-05-26 | Matsushita Electric Ind Co Ltd | デイジタルコ−ド設定スイツチ |
| JP2002184970A (ja) * | 2000-12-15 | 2002-06-28 | Fujitsu Ltd | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 |
| WO2003007445A1 (fr) * | 2001-07-10 | 2003-01-23 | Nec Corporation | Dispositif semi-conducteur a points quantiques |
| US7189986B2 (en) | 2001-07-10 | 2007-03-13 | Nec Corporation | Semiconductor quantum dot device |
| US8106378B2 (en) | 2001-07-10 | 2012-01-31 | Nec Corporation | Semiconductor quantum dot device |
| JP2006066463A (ja) * | 2004-08-24 | 2006-03-09 | Univ Of Electro-Communications | 量子半導体装置およびその製造方法 |
| JP4500963B2 (ja) * | 2004-08-24 | 2010-07-14 | 国立大学法人電気通信大学 | 量子半導体装置およびその製造方法 |
| WO2009116153A1 (ja) * | 2008-03-19 | 2009-09-24 | 富士通株式会社 | 半導体発光素子及びその製造方法 |
| US8304757B2 (en) | 2008-03-19 | 2012-11-06 | Fujitsu Limited | Semiconductor light-emitting device, optical module, transmitter, and optical communication system |
| JP5182363B2 (ja) * | 2008-03-19 | 2013-04-17 | 富士通株式会社 | 半導体発光素子及びその製造方法 |
| JP2014209609A (ja) * | 2013-03-26 | 2014-11-06 | 京セラ株式会社 | 半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246444B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3672678B2 (ja) | 量子半導体装置およびその製造方法 | |
| JP4138930B2 (ja) | 量子半導体装置および量子半導体発光装置 | |
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| JPH0418476B2 (ja) | ||
| JPH07221398A (ja) | 半導体レーザ装置 | |
| JP2002184970A (ja) | 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置 | |
| JP2558744B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| WO2003073570A1 (en) | Quantum nano-composite semiconductor laser and quantum nano-composite array | |
| JP3246444B2 (ja) | 半導体量子ドット素子及びその製造方法 | |
| JP2000012961A (ja) | 半導体レーザ | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| JP3230576B2 (ja) | 半導体発光素子 | |
| JP2947199B2 (ja) | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 | |
| JP6156161B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH11121870A (ja) | 光半導体装置 | |
| JP2007281527A (ja) | 半導体レーザ及びその製造方法 | |
| JP4500963B2 (ja) | 量子半導体装置およびその製造方法 | |
| JP2980175B2 (ja) | 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法 | |
| JP2000058978A (ja) | 半導体量子ドット素子とその製造方法 | |
| JP3033625B2 (ja) | 量子化Ｓｉ光半導体装置 | |
| Welch et al. | Buried heterostructure lasers by silicon implanted, impurity induced disordering | |
| US5844930A (en) | Quantum wire lasers | |
| JPH02106082A (ja) | 半導体発光素子 | |
| JP2556270B2 (ja) | 歪量子井戸型半導体レーザ | |
| JP2544924B2 (ja) | 半導体レ−ザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |