JP3033625B2 - 量子化Ｓｉ光半導体装置 - Google Patents
量子化Ｓｉ光半導体装置Info
- Publication number
- JP3033625B2 JP3033625B2 JP34129091A JP34129091A JP3033625B2 JP 3033625 B2 JP3033625 B2 JP 3033625B2 JP 34129091 A JP34129091 A JP 34129091A JP 34129091 A JP34129091 A JP 34129091A JP 3033625 B2 JP3033625 B2 JP 3033625B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- thin layer
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にＳｉを用いた光半導体装置に関する。
にＳｉを用いた光半導体装置に関する。
【０００２】
【従来の技術】Ｓｉは間接遷移型半導体であり、ホトダ
イオード、ホトトランジスタ等の受光素子としては利用
されているが、発光性再結合を行わせることは容易でな
く、発光素子としてはほとんどが利用されていない。
イオード、ホトトランジスタ等の受光素子としては利用
されているが、発光性再結合を行わせることは容易でな
く、発光素子としてはほとんどが利用されていない。
【０００３】図２に、従来の技術によるＳｉホトダイオ
ードの構成例を示す。ｎ型Ｓｉ基板１の上にｐ型Ｓｉ層
２が形成され、ダイオードを構成している。ｎ型Ｓｉ基
板１の表面にはｎ側電極３が形成され、ｐ型Ｓｉ層２の
表面には窓領域８を形成したｐ側電極４が形成されてい
る。
ードの構成例を示す。ｎ型Ｓｉ基板１の上にｐ型Ｓｉ層
２が形成され、ダイオードを構成している。ｎ型Ｓｉ基
板１の表面にはｎ側電極３が形成され、ｐ型Ｓｉ層２の
表面には窓領域８を形成したｐ側電極４が形成されてい
る。
【０００４】このように形成されたダイオード構成に、
バイアス源９から逆バイアス電圧を印加すると、そのま
まの状態では電流は流れない。ところで、窓領域８にあ
る程度以上のエネルギを有する光ｈνが入射すると、シ
リコン領域内で電子・正孔対が発生し、ｐｎ接合に印加
された逆バイアス電圧に従って電子はｎ型領域１に流
れ、正孔はｐ型領域２に流れる。すなわち、光が入射し
た時のみ光量に比例した電流が流れる。
バイアス源９から逆バイアス電圧を印加すると、そのま
まの状態では電流は流れない。ところで、窓領域８にあ
る程度以上のエネルギを有する光ｈνが入射すると、シ
リコン領域内で電子・正孔対が発生し、ｐｎ接合に印加
された逆バイアス電圧に従って電子はｎ型領域１に流
れ、正孔はｐ型領域２に流れる。すなわち、光が入射し
た時のみ光量に比例した電流が流れる。
【０００５】なお、ｎ型領域１とｐ型領域２を積層した
構成を示したが、多くの実際の半導体装置においては、
ｎ型領域表面に選択的にｐ型領域を形成すること等によ
ってホトダイオード構造を形成する。
構成を示したが、多くの実際の半導体装置においては、
ｎ型領域表面に選択的にｐ型領域を形成すること等によ
ってホトダイオード構造を形成する。
【０００６】発光機能を有する光半導体装置としては、
ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族等の直接遷移型エネルギギ
ャップを有する化合物半導体が主に用いされてきた。と
ころで、近年超格子構造等により、母体の物理的性質を
修飾して新たな機能素子を開発する研究が進んでいる。
半導体中におけるキャリアの自由度を制限すると、新た
な物性が生じる。たとえば、量子井戸層等によりキャリ
アの自由度を平面状の２次元状態にすると、２次元キャ
リアが形成される。
ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族等の直接遷移型エネルギギ
ャップを有する化合物半導体が主に用いされてきた。と
ころで、近年超格子構造等により、母体の物理的性質を
修飾して新たな機能素子を開発する研究が進んでいる。
半導体中におけるキャリアの自由度を制限すると、新た
な物性が生じる。たとえば、量子井戸層等によりキャリ
アの自由度を平面状の２次元状態にすると、２次元キャ
リアが形成される。
【０００７】平面内においても、さらに１つの方向の自
由度を制限して量子細線とすれば、１次元キャリアが実
現され、さらに全ての方向の自由度を制限して量子箱と
すると、０次元キャリアが実現される。
由度を制限して量子細線とすれば、１次元キャリアが実
現され、さらに全ての方向の自由度を制限して量子箱と
すると、０次元キャリアが実現される。
【０００８】これらの量子化された状態においては、キ
ャリアはもはやバルクにおける状態とは異なる状態とな
り、バンド構造も変化して量子レベルとなる。共鳴トン
ネルダイオードは、アノードとカソードとの間にトンネ
ル障壁層に挟まれた量子井戸層を挿入した構造を有し、
量子井戸層内の離散的量子レベルを利用して負性抵抗等
を実現する特性を示す。
ャリアはもはやバルクにおける状態とは異なる状態とな
り、バンド構造も変化して量子レベルとなる。共鳴トン
ネルダイオードは、アノードとカソードとの間にトンネ
ル障壁層に挟まれた量子井戸層を挿入した構造を有し、
量子井戸層内の離散的量子レベルを利用して負性抵抗等
を実現する特性を示す。
【０００９】
【発明が解決しようとする課題】半導体内のキャリアの
状態を量子化した機能素子の研究が進められているが、
従来その対象となる特性は電気的特性であった。また、
半導体材料としてはＩＩＩ−Ｖ族化合物半導体等の化合
物半導体であった。
状態を量子化した機能素子の研究が進められているが、
従来その対象となる特性は電気的特性であった。また、
半導体材料としてはＩＩＩ−Ｖ族化合物半導体等の化合
物半導体であった。
【００１０】本発明の目的は、新規な機構を有する量子
化Ｓｉ光半導体装置を提供することである。本発明の他
の目的は、直接遷移の可能なＳｉ領域を有する量子化Ｓ
ｉ光半導体装置を提供することである。
化Ｓｉ光半導体装置を提供することである。本発明の他
の目的は、直接遷移の可能なＳｉ領域を有する量子化Ｓ
ｉ光半導体装置を提供することである。
【００１１】
【課題を解決するための手段】本発明の量子化Ｓｉ光半
導体装置は、量子化されたレベルを有する活性Ｓｉ領域
と、前記活性Ｓｉ領域を囲む絶縁物領域と、前記絶縁物
領域の一方の側に配置されたｐ型Ｓｉ領域と、前記絶縁
物領域の他方の側に配置されたｎ型Ｓｉ領域と、前記活
性Ｓｉ領域近傍に形成された窓領域とを有する。
導体装置は、量子化されたレベルを有する活性Ｓｉ領域
と、前記活性Ｓｉ領域を囲む絶縁物領域と、前記絶縁物
領域の一方の側に配置されたｐ型Ｓｉ領域と、前記絶縁
物領域の他方の側に配置されたｎ型Ｓｉ領域と、前記活
性Ｓｉ領域近傍に形成された窓領域とを有する。
【００１２】
【作用】活性Ｓｉ領域においては、キャリアは量子化さ
れたレベルを有するため、バンド間遷移はレベル間遷移
に変化する。レベル間遷移には波数ベクトルは必要な
く、遷移は全て直接遷移となる。絶縁物領域を介してｐ
型Ｓｉ領域とｎ型Ｓｉ領域とで活性Ｓｉ領域を挟むこと
により、活性Ｓｉ領域にトンネリングでキャリアを注入
することができる。活性Ｓｉ領域に注入されたキャリア
は、発光性再結合を行うことができる。
れたレベルを有するため、バンド間遷移はレベル間遷移
に変化する。レベル間遷移には波数ベクトルは必要な
く、遷移は全て直接遷移となる。絶縁物領域を介してｐ
型Ｓｉ領域とｎ型Ｓｉ領域とで活性Ｓｉ領域を挟むこと
により、活性Ｓｉ領域にトンネリングでキャリアを注入
することができる。活性Ｓｉ領域に注入されたキャリア
は、発光性再結合を行うことができる。
【００１３】
【実施例】図１に本発明の実施例によるホトダイオード
を示す。ｎ型多結晶シリコン（Ｓｉ）で形成されたｎ型
領域１の上に、厚さ約５０ÅのＳｉＯ2 薄層６を介して
厚さ約１００Åの単結晶Ｓｉで形成されたＳｉ薄層５が
形成され、その上に厚さ約５０ÅのＳｉＯ2 薄層７を介
してｐ型多結晶Ｓｉで形成されたｐ型Ｓｉ領域２が形成
されている。
を示す。ｎ型多結晶シリコン（Ｓｉ）で形成されたｎ型
領域１の上に、厚さ約５０ÅのＳｉＯ2 薄層６を介して
厚さ約１００Åの単結晶Ｓｉで形成されたＳｉ薄層５が
形成され、その上に厚さ約５０ÅのＳｉＯ2 薄層７を介
してｐ型多結晶Ｓｉで形成されたｐ型Ｓｉ領域２が形成
されている。
【００１４】Ｓｉ薄層５はノンドープの単結晶で形成さ
れている。ｎ型領域１の上にはｎ側電極３が形成され、
ｐ側領域２の表面上には中央部に窓領域８を開孔したｐ
側電極４が形成されている。
れている。ｎ型領域１の上にはｎ側電極３が形成され、
ｐ側領域２の表面上には中央部に窓領域８を開孔したｐ
側電極４が形成されている。
【００１５】図中右側から入射する光は、窓領域８を介
してｐ側領域２、ＳｉＯ2 薄層７、Ｓｉ薄層５、ＳｉＯ
2 薄層６、ｎ側領域１に入射することができる。バイア
ス源９の正極をｎ側電極３に負荷抵抗Ｒを介して接続
し、負極をｐ側電極４に接続してｐｎ接合に逆バイアス
電圧を印加する。
してｐ側領域２、ＳｉＯ2 薄層７、Ｓｉ薄層５、ＳｉＯ
2 薄層６、ｎ側領域１に入射することができる。バイア
ス源９の正極をｎ側電極３に負荷抵抗Ｒを介して接続
し、負極をｐ側電極４に接続してｐｎ接合に逆バイアス
電圧を印加する。
【００１６】逆バイアス電圧を印加した状態において、
窓領域８からある波長以下の光が入射すると、電子・正
孔対が発生し、ｐｎ接合を介して光電流が流れる。な
お、この光電流によって負荷抵抗Ｒ両端に生じる電圧を
測定すれば、入射した光の光量を知ることができる。
窓領域８からある波長以下の光が入射すると、電子・正
孔対が発生し、ｐｎ接合を介して光電流が流れる。な
お、この光電流によって負荷抵抗Ｒ両端に生じる電圧を
測定すれば、入射した光の光量を知ることができる。
【００１７】図１に示すホトダイオードの動作を、図３
に示すバンド構造を参照して説明する。図１に示す構成
においては、ｎ型領域１とｐ型領域２の間に絶縁物で挟
まれたＳｉ薄層５が挿入されている。この構成によるバ
ンド構造を図３（Ａ）に示す。絶縁物であるＳｉＯ2 薄
層６、７においてはバンドギャップが広く電子・正孔に
対する電位障壁が形成される。これらの電位障壁によっ
てＳｉ薄層５内のキャリアは、ｎ型領域１、ｐ型領域２
から分離される。
に示すバンド構造を参照して説明する。図１に示す構成
においては、ｎ型領域１とｐ型領域２の間に絶縁物で挟
まれたＳｉ薄層５が挿入されている。この構成によるバ
ンド構造を図３（Ａ）に示す。絶縁物であるＳｉＯ2 薄
層６、７においてはバンドギャップが広く電子・正孔に
対する電位障壁が形成される。これらの電位障壁によっ
てＳｉ薄層５内のキャリアは、ｎ型領域１、ｐ型領域２
から分離される。
【００１８】Ｓｉ薄層５の厚さが約１００Åと薄いた
め、Ｓｉ薄層５内のエネルギ状態は量子化し、伝導体に
おいてレベルＬｃ、価電子帯においてレベルＬｖが発生
している。これらのレベルは、一般にバルク状態のバン
ドの底よりも高エネルギ状態にある。
め、Ｓｉ薄層５内のエネルギ状態は量子化し、伝導体に
おいてレベルＬｃ、価電子帯においてレベルＬｖが発生
している。これらのレベルは、一般にバルク状態のバン
ドの底よりも高エネルギ状態にある。
【００１９】図３（Ｂ）は、図１の構成に逆バイアス電
圧を印加した状態のバンド構造を示す。ｎ型領域１に正
の電圧が印加され、ｎ型領域１のレベルは図中下方に押
し下げられる。
圧を印加した状態のバンド構造を示す。ｎ型領域１に正
の電圧が印加され、ｎ型領域１のレベルは図中下方に押
し下げられる。
【００２０】ｎ型領域１、ｐ型領域２、ノンドープ領域
５は全てＳｉで形成されているが、ノンドープＳｉ薄層
５は量子井戸層となり、そのエネルギ状態がレベルとな
っている。このため、レベル・レベル間遷移に対する吸
収係数の波長依存性は極めて鋭くなっている。
５は全てＳｉで形成されているが、ノンドープＳｉ薄層
５は量子井戸層となり、そのエネルギ状態がレベルとな
っている。このため、レベル・レベル間遷移に対する吸
収係数の波長依存性は極めて鋭くなっている。
【００２１】従ってそのレベル間に相当するエネルギの
光が入射すると、Ｓｉ薄層５は強く吸収し、キャリア対
を発生する。これらのキャリア対は、電子はｎ型領域１
に、正孔はｐ型領域２にそれぞれＳｉＯ2 薄層６、７を
トンネリングで抜けて輸送され、光電流を発生する。入
射光の波長が変化すると、レベル間エネルギ差と一致し
なくなり、吸収は急速に減少する。
光が入射すると、Ｓｉ薄層５は強く吸収し、キャリア対
を発生する。これらのキャリア対は、電子はｎ型領域１
に、正孔はｐ型領域２にそれぞれＳｉＯ2 薄層６、７を
トンネリングで抜けて輸送され、光電流を発生する。入
射光の波長が変化すると、レベル間エネルギ差と一致し
なくなり、吸収は急速に減少する。
【００２２】図４は本発明の他の実施例による発光ダイ
オードを示す。図４（Ａ）は構成を示し、図４（Ｂ）は
その動作を説明するためのバンドダイアグラムである。
第１図のホトダイオード同様に、ｎ型領域１とｐ型領域
２の間にＳｉＯ2 薄層６、７、で挟まれたＳｉ薄層５が
挿入されている。Ｓｉ薄層５は、たとえば厚さ約１００
Åのノンドープ単結晶Ｓｉの層であり、ＳｉＯ2 薄層
６、７は、たとえばそれぞれ約５０Åの厚さを有する。
また、ｎ型領域１、ｐ型領域２にそれぞれｎ側電極３、
ｐ側電極４が接続される点も図１同様である。
オードを示す。図４（Ａ）は構成を示し、図４（Ｂ）は
その動作を説明するためのバンドダイアグラムである。
第１図のホトダイオード同様に、ｎ型領域１とｐ型領域
２の間にＳｉＯ2 薄層６、７、で挟まれたＳｉ薄層５が
挿入されている。Ｓｉ薄層５は、たとえば厚さ約１００
Åのノンドープ単結晶Ｓｉの層であり、ＳｉＯ2 薄層
６、７は、たとえばそれぞれ約５０Åの厚さを有する。
また、ｎ型領域１、ｐ型領域２にそれぞれｎ側電極３、
ｐ側電極４が接続される点も図１同様である。
【００２３】バイアス源９ａは、その正極をｐ側電極４
に接続し、その負極をｎ側電極３に接続している。な
お、電流路中に負荷抵抗Ｒが挿入される。本構成におい
ては、ダイオード構造にバイアス源９ａから順バイアス
電圧が印加されている。
に接続し、その負極をｎ側電極３に接続している。な
お、電流路中に負荷抵抗Ｒが挿入される。本構成におい
ては、ダイオード構造にバイアス源９ａから順バイアス
電圧が印加されている。
【００２４】図４（Ｂ）にこのような順バイアスを印加
した状態のダイオードのバンド構造を示す。ｎ型領域１
に負電圧が印加されると、そのレベルは図中上方に持ち
上げられる。このため、ｎ型領域１内の電子は、Ｓｉ薄
層５内のレベルＬｃと等しいレベルとなり、ｎ型領域１
からＳｉ薄層５に電子をトンネルで注入できる。また、
ｐ型領域２から正孔をＳｉ薄層５にトンネルで注入でき
る。
した状態のダイオードのバンド構造を示す。ｎ型領域１
に負電圧が印加されると、そのレベルは図中上方に持ち
上げられる。このため、ｎ型領域１内の電子は、Ｓｉ薄
層５内のレベルＬｃと等しいレベルとなり、ｎ型領域１
からＳｉ薄層５に電子をトンネルで注入できる。また、
ｐ型領域２から正孔をＳｉ薄層５にトンネルで注入でき
る。
【００２５】Ｓｉ薄層５内では、伝導帯のレベルＬｃか
ら価電子帯のレベルＬｖへ、発光性再結合が行われ、光
ｈνが発生する。この光は、ｐ側電極４に開孔した窓領
域８から外部に出射する。レベル間エネルギに対応した
波長領域幅の狭い光を発光させることができる。
ら価電子帯のレベルＬｖへ、発光性再結合が行われ、光
ｈνが発生する。この光は、ｐ側電極４に開孔した窓領
域８から外部に出射する。レベル間エネルギに対応した
波長領域幅の狭い光を発光させることができる。
【００２６】以上説明した実施例においては、Ｓｉ薄層
５は単結晶で形成され、その厚さが薄くされることによ
ってキャリア状態が量子化されている。この量子化され
たレベルを含む遷移を行わせることにより、光の検出、
光の発生が行われる。単結晶を用いることによって結晶
内の量子化レベルが揃った領域を得ることができる。
５は単結晶で形成され、その厚さが薄くされることによ
ってキャリア状態が量子化されている。この量子化され
たレベルを含む遷移を行わせることにより、光の検出、
光の発生が行われる。単結晶を用いることによって結晶
内の量子化レベルが揃った領域を得ることができる。
【００２７】このようなダイオード構成を作成する製造
方法を図５、図６を参照して説明する。先ず図５（Ａ）
に示すように、先ずノンドープＳｉエピタキシャル層１
２を備えた高濃度Ｓｉ基板１１を準備する。たとえば、
Ｓｉ基板１１はｎ型不純物を高濃度にドープしたｎ+ 型
とする。
方法を図５、図６を参照して説明する。先ず図５（Ａ）
に示すように、先ずノンドープＳｉエピタキシャル層１
２を備えた高濃度Ｓｉ基板１１を準備する。たとえば、
Ｓｉ基板１１はｎ型不純物を高濃度にドープしたｎ+ 型
とする。
【００２８】ノンドープＳｉエピタキシャル層１２の表
面に、酸化膜１３、窒化膜１４を積層し、素子領域を残
して他の部分をパターニングして除去する。次に、この
窒化膜１４をマスクとして酸化工程を行い、露出した領
域に所望厚さの酸化膜であるＬＯＣＯＳ領域１５を形成
する。このＬＯＣＯＳ工程の後、マスクとして用いた窒
化膜１４、酸化膜１３は除去する。
面に、酸化膜１３、窒化膜１４を積層し、素子領域を残
して他の部分をパターニングして除去する。次に、この
窒化膜１４をマスクとして酸化工程を行い、露出した領
域に所望厚さの酸化膜であるＬＯＣＯＳ領域１５を形成
する。このＬＯＣＯＳ工程の後、マスクとして用いた窒
化膜１４、酸化膜１３は除去する。
【００２９】次に、図５（Ｂ）に示すように、表面にさ
らにＣＶＤによってＳｉＯ2 層１７を積層し、表面にホ
トレジスト層を形成し、パターニングすることによって
ホトレジストマスクを形成する。
らにＣＶＤによってＳｉＯ2 層１７を積層し、表面にホ
トレジスト層を形成し、パターニングすることによって
ホトレジストマスクを形成する。
【００３０】ホトレジストマスクを用いて、ＳｉＯ2 層
をエッチングすることによって、凹部１８を形成する。
エッチングはノンドープＳｉエピタキシャル層１２が表
われるまで続ける。
をエッチングすることによって、凹部１８を形成する。
エッチングはノンドープＳｉエピタキシャル層１２が表
われるまで続ける。
【００３１】ノンドープＳｉエピタキシャル層１２が露
出した後、エッチングを停止し、ホトレジストマスクを
除去する。その後、ノンドープＳｉエピタキシャル層１
２の表面を軽く酸化し、厚さ約５０ÅのＳｉＯ2 薄層２
０を形成する。その後、凹部１８を埋め込んでｎ型多結
晶Ｓｉ層１９を堆積し、研磨することによって平坦な表
面を形成する。
出した後、エッチングを停止し、ホトレジストマスクを
除去する。その後、ノンドープＳｉエピタキシャル層１
２の表面を軽く酸化し、厚さ約５０ÅのＳｉＯ2 薄層２
０を形成する。その後、凹部１８を埋め込んでｎ型多結
晶Ｓｉ層１９を堆積し、研磨することによって平坦な表
面を形成する。
【００３２】次に、一方の面に酸化膜２２を形成した他
のＳｉ基板２１を準備する。このＳｉ基板は、物理的支
持の役割を果すので、ｐ型でもｎ型でもよい。図６
（Ｃ）に示すように、他のＳｉ基板２１の酸化膜２２
と、図５（Ｂ）に示すＳｉ基板の多結晶Ｓｉ層１９とを
重ね合わせ、２つの基板を所定温度で貼り合わせる。た
とえば、約９５０℃で、２０分程度貼り合わせ工程を行
えばよい。
のＳｉ基板２１を準備する。このＳｉ基板は、物理的支
持の役割を果すので、ｐ型でもｎ型でもよい。図６
（Ｃ）に示すように、他のＳｉ基板２１の酸化膜２２
と、図５（Ｂ）に示すＳｉ基板の多結晶Ｓｉ層１９とを
重ね合わせ、２つの基板を所定温度で貼り合わせる。た
とえば、約９５０℃で、２０分程度貼り合わせ工程を行
えばよい。
【００３３】貼り合わせ後、図５（Ｃ）に示すような貼
り合わせ構造を下側から研磨する。図６（Ａ）は、図５
（Ｃ）に示す貼り合わせ基板を反転させ、上方から研磨
した状態を示す。
り合わせ構造を下側から研磨する。図６（Ａ）は、図５
（Ｃ）に示す貼り合わせ基板を反転させ、上方から研磨
した状態を示す。
【００３４】なお、不純物濃度差を利用したエッチング
を行えば、ｎ+ Ｓｉ基板１１を容易にエッチングで除去
することができ、その後ノンドープＳｉエピタキシャル
層１２を研磨して所望の厚さにする。たとえば、最終的
に約１００Åの単結晶Ｓｉ層が残るような厚さに設定す
る。
を行えば、ｎ+ Ｓｉ基板１１を容易にエッチングで除去
することができ、その後ノンドープＳｉエピタキシャル
層１２を研磨して所望の厚さにする。たとえば、最終的
に約１００Åの単結晶Ｓｉ層が残るような厚さに設定す
る。
【００３５】図６（Ｂ）に示すように、ＣＶＤによりＳ
ｉＯ2 層２４を堆積し、ホトリソグラフィにより凹部２
５を形成してノンドープＳｉエピタキシャル層１２を露
出する。
ｉＯ2 層２４を堆積し、ホトリソグラフィにより凹部２
５を形成してノンドープＳｉエピタキシャル層１２を露
出する。
【００３６】露出したノンドープＳｉエピタキシャル層
１２の表面を酸化して、厚さ約５０ÅのＳｉＯ2 薄層２
６を形成する。この状態において、ノンドープＳｉエピ
タキシャル層１２は約１００Åの厚さを有し、その両側
をそれぞれ厚さ約５０ÅのＳｉＯ2 薄層２０、２６によ
って挟まれた状態となる。
１２の表面を酸化して、厚さ約５０ÅのＳｉＯ2 薄層２
６を形成する。この状態において、ノンドープＳｉエピ
タキシャル層１２は約１００Åの厚さを有し、その両側
をそれぞれ厚さ約５０ÅのＳｉＯ2 薄層２０、２６によ
って挟まれた状態となる。
【００３７】その後図６（Ｃ）に示すように、ＳｉＯ2
薄層２６表面にｐ型多結晶Ｓｉ層２８を堆積し、パター
ニングした後その表面を覆ってＣＶＤによりさらにＳｉ
Ｏ2 層３１を形成し、コンタクト部分をホトリソグラフ
ィにより開孔する。その後、電極金属層を堆積し、ホト
リソグラフィによってパターニングすることによって、
アノード電極３２、カソード電極３３を形成する。
薄層２６表面にｐ型多結晶Ｓｉ層２８を堆積し、パター
ニングした後その表面を覆ってＣＶＤによりさらにＳｉ
Ｏ2 層３１を形成し、コンタクト部分をホトリソグラフ
ィにより開孔する。その後、電極金属層を堆積し、ホト
リソグラフィによってパターニングすることによって、
アノード電極３２、カソード電極３３を形成する。
【００３８】このような製造方法によれば、所定厚さの
単結晶Ｓｉ薄層が所定厚さのＳｉＯ 2 薄層によって挟ま
れ、さらにその両側に所定の導電性、導電度を有する多
結晶シリコン層が配置されたダイオード構造を得ること
ができる。
単結晶Ｓｉ薄層が所定厚さのＳｉＯ 2 薄層によって挟ま
れ、さらにその両側に所定の導電性、導電度を有する多
結晶シリコン層が配置されたダイオード構造を得ること
ができる。
【００３９】なお、図５（Ｂ）の工程において、ｎ型多
結晶Ｓｉ層１９を形成する代りに、表面に直接Ｓｉ単結
晶基板を貼り合わせれば、ダイオードの一方の領域は単
結晶Ｓｉとなる。
結晶Ｓｉ層１９を形成する代りに、表面に直接Ｓｉ単結
晶基板を貼り合わせれば、ダイオードの一方の領域は単
結晶Ｓｉとなる。
【００４０】また、絶縁物薄層で挟むＳｉ領域は、単結
晶で形成した方がレベルが鋭くなり、波長選択性が鋭く
なるが、必ずしも単結晶で作成する必要はない。図７は
本発明の他の実施例による光ダイオード構造を概略的に
示す。単結晶ｐ型Ｓｉ基板４１の表面に、たとえば厚さ
約５０Å程度のＳｉＯ2 薄層４２を堆積し、その上にノ
ンドープの多結晶Ｓｉ薄層４３をＣＶＤ等により形成す
る。
晶で形成した方がレベルが鋭くなり、波長選択性が鋭く
なるが、必ずしも単結晶で作成する必要はない。図７は
本発明の他の実施例による光ダイオード構造を概略的に
示す。単結晶ｐ型Ｓｉ基板４１の表面に、たとえば厚さ
約５０Å程度のＳｉＯ2 薄層４２を堆積し、その上にノ
ンドープの多結晶Ｓｉ薄層４３をＣＶＤ等により形成す
る。
【００４１】多結晶Ｓｉ薄層４３の表面に厚さ約５０Å
程度のＳｉＯ2 薄層４４を形成する。この状態におい
て、Ｓｉ薄層４３は厚さ約１００Å程度となるようにす
る。ＳｉＯ2 薄層４２、４４はＣＶＤ等によって形成す
ることもできるが、熱酸化によって形成する方が好まし
い。
程度のＳｉＯ2 薄層４４を形成する。この状態におい
て、Ｓｉ薄層４３は厚さ約１００Å程度となるようにす
る。ＳｉＯ2 薄層４２、４４はＣＶＤ等によって形成す
ることもできるが、熱酸化によって形成する方が好まし
い。
【００４２】ＳｉＯ2 薄層４４表面にさらにｎ型多結晶
Ｓｉ層４５を堆積し、量子井戸層を間に挟んだｐｎ接合
構造を形成する。その後、ｐ型Ｓｉ基板４１表面にｐ側
電極４７を形成し、ｎ型多結晶Ｓｉ層４５表面にｎ側電
極４８を形成してダイオード構造を形成する。ｎ側電極
４８の所定領域をホトリソグラフィによりパターニング
して除去することにより、窓領域４９を形成する。
Ｓｉ層４５を堆積し、量子井戸層を間に挟んだｐｎ接合
構造を形成する。その後、ｐ型Ｓｉ基板４１表面にｐ側
電極４７を形成し、ｎ型多結晶Ｓｉ層４５表面にｎ側電
極４８を形成してダイオード構造を形成する。ｎ側電極
４８の所定領域をホトリソグラフィによりパターニング
して除去することにより、窓領域４９を形成する。
【００４３】ｐ側電極４７、ｎ側電極４８間に逆バイア
ス電圧を印加すれば、受光素子としてのホトダイオード
が構成され、順バイアス電圧を印加すれば、発光ダイオ
ードが構成される。
ス電圧を印加すれば、受光素子としてのホトダイオード
が構成され、順バイアス電圧を印加すれば、発光ダイオ
ードが構成される。
【００４４】本実施例においては、活性領域となるＳｉ
薄層４３が多結晶で構成されているため、量子化レベル
にばらつきが生じるが、その製造工程は単結晶Ｓｉ活性
層を用いた場合よりも容易となる。
薄層４３が多結晶で構成されているため、量子化レベル
にばらつきが生じるが、その製造工程は単結晶Ｓｉ活性
層を用いた場合よりも容易となる。
【００４５】また、多結晶Ｓｉ薄層４３を形成した段階
において、酸素イオン注入等により、多結晶Ｓｉ薄層４
３を選択的に酸化させ、線状ないしは点状の半導体領域
を残すようにすれば、量子細線や量子箱を形成すること
もできる。
において、酸素イオン注入等により、多結晶Ｓｉ薄層４
３を選択的に酸化させ、線状ないしは点状の半導体領域
を残すようにすれば、量子細線や量子箱を形成すること
もできる。
【００４６】なお、同様の手段により、図１や図４に示
すダイオードの活性層を量子細線や量子箱にすることも
可能である。図８は、本発明の他の実施例による半導体
レーザを示す。図８（Ａ）は構成を示し、図８（Ｂ）は
その動作を説明するためのシリコンの光吸収スペクトル
を示す。
すダイオードの活性層を量子細線や量子箱にすることも
可能である。図８は、本発明の他の実施例による半導体
レーザを示す。図８（Ａ）は構成を示し、図８（Ｂ）は
その動作を説明するためのシリコンの光吸収スペクトル
を示す。
【００４７】図８（Ｂ）は、シリコンの光吸収スペクト
ルを示す。横軸は光子エネルギをｅＶで示し、縦軸は吸
収係数（ｃｍ-1）を示す。図中○は３００Ｋの吸収係数
を示し、●は７７Ｋの吸収係数を示す。
ルを示す。横軸は光子エネルギをｅＶで示し、縦軸は吸
収係数（ｃｍ-1）を示す。図中○は３００Ｋの吸収係数
を示し、●は７７Ｋの吸収係数を示す。
【００４８】シリコンは間接遷移型半導体であり、その
バンド端近傍における吸収係数は比較的緩やかに立上が
る。このため、約１．５ｅＶ以下のエネルギの光に対し
ては吸収係数が比較的小さい。
バンド端近傍における吸収係数は比較的緩やかに立上が
る。このため、約１．５ｅＶ以下のエネルギの光に対し
ては吸収係数が比較的小さい。
【００４９】たとえば、１．２ｅＶの光に対しては、吸
収係数は約１５ｃｍ-1である。従って、シリコン内にお
けるキャリアの状態を量子化し、１．５ｅＶ程度以下の
レベル差で発光性再結合を行わせ、キャビティ内で光を
往復させることにより、レーザ発振をさせることも可能
である。
収係数は約１５ｃｍ-1である。従って、シリコン内にお
けるキャリアの状態を量子化し、１．５ｅＶ程度以下の
レベル差で発光性再結合を行わせ、キャビティ内で光を
往復させることにより、レーザ発振をさせることも可能
である。
【００５０】また、１．５ｅＶ以上のエネルギの光に対
しても、吸収等による損失との兼ね合いで共振器の長さ
を変化させれば、レーザ発振を実現することが可能であ
る。図８（Ａ）は、このようなシリコンを用いた半導体
レーザの構成を示す。ｎ型Ｓｉ領域５１の上に、ＳｉＯ
2 薄層５６、５７によって挟まれたＳｉ薄層５５が配置
され、その上にｐ型Ｓｉ領域５２が配置されてｐｎダイ
オード構造を構成する。このｐｎダイオード構造は、前
述の実施例同様である。
しても、吸収等による損失との兼ね合いで共振器の長さ
を変化させれば、レーザ発振を実現することが可能であ
る。図８（Ａ）は、このようなシリコンを用いた半導体
レーザの構成を示す。ｎ型Ｓｉ領域５１の上に、ＳｉＯ
2 薄層５６、５７によって挟まれたＳｉ薄層５５が配置
され、その上にｐ型Ｓｉ領域５２が配置されてｐｎダイ
オード構造を構成する。このｐｎダイオード構造は、前
述の実施例同様である。
【００５１】ｎ型Ｓｉ領域５１表面上にｎ側電極５３が
形成され、ｐ側Ｓｉ領域５２表面上にｐ側電極５４が形
成される。本実施例においては、光は端面より発射する
ため、これらのｐ側電極５４、ｎ側電極５３に開孔を設
け、窓領域を形成する必要はない。
形成され、ｐ側Ｓｉ領域５２表面上にｐ側電極５４が形
成される。本実施例においては、光は端面より発射する
ため、これらのｐ側電極５４、ｎ側電極５３に開孔を設
け、窓領域を形成する必要はない。
【００５２】光を反射させるために、ダイオード構造の
２つの端面５８ａ、５８ｂは互に平行な鏡面にされる。
従って、１対の鏡面間にダイオード構造が挟まれた構造
となる。また、ｐ側電極５４、ｎ側電極５３の間にバイ
アス源５９から順バイアス電圧を印加する。
２つの端面５８ａ、５８ｂは互に平行な鏡面にされる。
従って、１対の鏡面間にダイオード構造が挟まれた構造
となる。また、ｐ側電極５４、ｎ側電極５３の間にバイ
アス源５９から順バイアス電圧を印加する。
【００５３】順バイアス電圧によってｐ側Ｓｉ領域５
２、ｎ側Ｓｉ領域５１からＳｉ薄層５５にキャリアが注
入され、Ｓｉ薄層５５内において発光性再結合が生じる
と、発生した光は鏡面５８ａ、５８ｂの間で往復しつつ
増幅される。増幅された光の一部は鏡面５８ａから外部
に出射する。このようにしてレーザ光６０を得る。
２、ｎ側Ｓｉ領域５１からＳｉ薄層５５にキャリアが注
入され、Ｓｉ薄層５５内において発光性再結合が生じる
と、発生した光は鏡面５８ａ、５８ｂの間で往復しつつ
増幅される。増幅された光の一部は鏡面５８ａから外部
に出射する。このようにしてレーザ光６０を得る。
【００５４】なお、活性層となるＳｉ薄層５５は、たと
えば厚さ約１００Åのノンドープ層であり、その両側に
配置されるＳｉＯ2 薄層は厚さ約５０Åである。また、
共振器の鏡面は、たとえば結晶の（１１１）面を利用
し、ＫＯＨ溶液でエッチングすることによって形成する
ことができる。また、共振器の鏡面を半導体の表面で形
成せず、外部に別途形成した鏡を配置してもよい。この
場合は、半導体の端面は反射防止を行うことが好まし
い。
えば厚さ約１００Åのノンドープ層であり、その両側に
配置されるＳｉＯ2 薄層は厚さ約５０Åである。また、
共振器の鏡面は、たとえば結晶の（１１１）面を利用
し、ＫＯＨ溶液でエッチングすることによって形成する
ことができる。また、共振器の鏡面を半導体の表面で形
成せず、外部に別途形成した鏡を配置してもよい。この
場合は、半導体の端面は反射防止を行うことが好まし
い。
【００５５】さらに、活性層への注入電流密度を大きく
するために、Ｓｉ薄層の形状は、パターニングにより図
９に示すように幅数ｎｍ、長さ数百ｎｍの細長い形状に
してもよい。
するために、Ｓｉ薄層の形状は、パターニングにより図
９に示すように幅数ｎｍ、長さ数百ｎｍの細長い形状に
してもよい。
【００５６】図９において、６１はＳｉ基板、６２はＳ
ｉＯ2 領域、６３はｎ型ポリＳｉ領域、６４、６６はＳ
ｉＯ2 薄層、６５はＳｉ薄層、６７はｐ型ポリＳｉ領
域、６８はＳｉＯ2 領域である。
ｉＯ2 領域、６３はｎ型ポリＳｉ領域、６４、６６はＳ
ｉＯ2 薄層、６５はＳｉ薄層、６７はｐ型ポリＳｉ領
域、６８はＳｉＯ2 領域である。
【００５７】この形状の作成は、図５（Ａ）における素
子領域作成の際にＥＢ露光等の技術を用いれば実現でき
る。たとえば、幅５μｍ、長さが２００μｍの場合に
は、電流として１０5 Å／ｃｍ2 というレーザ発振に十
分に大きい電流密度が得られる。さらに、図９に示した
ように細い板状のＳｉ薄層をパターニングによって複数
作成することによって活性層の密度を上げることができ
る。
子領域作成の際にＥＢ露光等の技術を用いれば実現でき
る。たとえば、幅５μｍ、長さが２００μｍの場合に
は、電流として１０5 Å／ｃｍ2 というレーザ発振に十
分に大きい電流密度が得られる。さらに、図９に示した
ように細い板状のＳｉ薄層をパターニングによって複数
作成することによって活性層の密度を上げることができ
る。
【００５８】以上の実施例においては、量子化したレベ
ルを有するＳｉ量子井戸層を１層用いる構成を説明した
が、Ｓｉ量子井戸層を複数層積層した構成を用いること
も可能である。量子井戸層を複数層用いる場合は、それ
らの間に絶縁物等で形成した電位障壁層を介在させるこ
とが必要である。
ルを有するＳｉ量子井戸層を１層用いる構成を説明した
が、Ｓｉ量子井戸層を複数層積層した構成を用いること
も可能である。量子井戸層を複数層用いる場合は、それ
らの間に絶縁物等で形成した電位障壁層を介在させるこ
とが必要である。
【００５９】Ｓｉを用いて光半導体装置を構成した場
合、光集積回路の形成が容易となる。たとえば、図１、
図４、図８等の構成においては、Ｓｉ薄層を延在させ、
種々の半導体素子を作り込むによって集積回路装置を形
成することができる。
合、光集積回路の形成が容易となる。たとえば、図１、
図４、図８等の構成においては、Ｓｉ薄層を延在させ、
種々の半導体素子を作り込むによって集積回路装置を形
成することができる。
【００６０】また、図７に示すように、単結晶基板を用
いた構成においては、基板表面に種々の半導体素子を形
成し、集積回路を構成することが容易に行える。このよ
うに、受光ないし発光ダイオードを他のＳｉデバイスと
同一Ｓｉ基板上に作成することにより、光を利用したデ
バイス間の信号伝達が容易なＳｉ集積回路装置を提供す
ることができる。
いた構成においては、基板表面に種々の半導体素子を形
成し、集積回路を構成することが容易に行える。このよ
うに、受光ないし発光ダイオードを他のＳｉデバイスと
同一Ｓｉ基板上に作成することにより、光を利用したデ
バイス間の信号伝達が容易なＳｉ集積回路装置を提供す
ることができる。
【００６１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは、当業
者に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは、当業
者に自明であろう。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
物理的に制限された寸法を有するＳｉ領域を用いること
により、エネルギ準位を量子化させ、キャリアに垂直遷
移を行なわせる高効率のＳｉ光半導体装置が提供され
る。
物理的に制限された寸法を有するＳｉ領域を用いること
により、エネルギ準位を量子化させ、キャリアに垂直遷
移を行なわせる高効率のＳｉ光半導体装置が提供され
る。
【図１】本発明の実施例によるホトダイオードを示す斜
視図である。
視図である。
【図２】従来技術によるホトダイオードの構成例を示す
斜視図である。
斜視図である。
【図３】図１に示すホトダイオードのバンド構造を示す
線図である。
線図である。
【図４】本発明の実施例による発光ダイオードを示す斜
視図およびバンド構造を示す線図である。
視図およびバンド構造を示す線図である。
【図５】本発明の実施例によるダイオード構造を作成す
るための製造方法を示す断面図である。
るための製造方法を示す断面図である。
【図６】本発明の実施例によるダイオード構造を作成す
るための製造方法を示す断面図である。
るための製造方法を示す断面図である。
【図７】本発明の実施例によるダイオード構造を示す断
面図である。
面図である。
【図８】本発明の実施例による半導体レーザを示す斜視
図およびシリコンの光吸収スペクトルである。
図およびシリコンの光吸収スペクトルである。
【図９】本発明の他の実施例による半導体レーザを示す
斜視図である。
斜視図である。
１ ｎ型領域 ２ ｐ型領域 ３ ｎ側電極 ４ ｐ側電極 ５ Ｓｉ薄層 ６、７ ＳｉＯ2 薄層 ８ 窓領域 ９ バイアス源 １１ 高濃度Ｓｉ基板 １２ ノンドープＳｉエピタキシャル層 １３ 酸化膜 １４ 窒化膜 １５ ＬＯＣＯＳ領域 １７ ＣＶＤＳｉＯ2 層 １８ 凹部 １９ ｎ型ポリＳｉ層 ２０ ＳｉＯ2 薄層 ２１ Ｓｉ基板 ２２ 酸化膜 ２４ ＣＶＤＳｉＯ2 層 ２５ 凹部 ２６ ＳｉＯ2 薄層 ２８ ｐ型ポリＳｉ層 ３１ ＣＶＤＳｉＯ2 層 ３２ アノード電極 ３３ カソード電極 ４１ ｐ型Ｓｉ基板 ４２、４４ ＳｉＯ2 薄層 ４３ ポリＳｉ薄層 ４５ ｎ型ポリＳｉ層 ４７ ｐ側電極 ４８ ｎ側電極 ４９ 窓領域 ５１ ｎ型Ｓｉ領域 ５２ ｐ型Ｓｉ領域 ５３ ｎ側電極 ５４ ｐ側電極 ５５ Ｓｉ薄層 ５６、５７ ＳｉＯ2 薄層 ５８ 鏡面 ５９ バイアス源 ６１ Ｓｉ基板 ６２ ＳｉＯ2 領域 ６３ ｎ型ポリＳｉ領域 ６４、６６ ＳｉＯ2 薄層 ６５ Ｓｉ薄層 ６７ ｐ型ポリＳｉ領域 ６８ ＳｉＯ2 領域
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/08 - 31/119 H01L 33/00 H01S 5/00 - 5/50
Claims (4)
- 【請求項１】 量子化されたレベルを有する活性Ｓｉ領
域（５）と、 前記活性Ｓｉ領域（５）を囲む絶縁物領域（６、７）
と、 前記絶縁物領域（６、７）の一方の側に配置されたｐ型
Ｓｉ領域（２）と、 前記絶縁物領域（６、７）の他方の側に配置されたｎ型
Ｓｉ領域（１）と、 前記活性Ｓｉ領域近傍に形成された窓領域（８）とを有
する量子化Ｓｉ光半導体装置。 - 【請求項２】 さらに前記ｐ型Ｓｉ領域（２）と前記ｎ
型Ｓｉ領域（１）との間に接続され、逆バイアス電圧を
印加することのできる電源（９）を有する請求項１記載
の量子化Ｓｉ光半導体装置。 - 【請求項３】 さらに前記ｐ型Ｓｉ領域（２）と前記ｎ
型Ｓｉ領域（１）との間に接続され、順バイアス電圧を
印加することのできる電源（９）を有する請求項１記載
の量子化Ｓｉ光半導体装置。 - 【請求項４】 さらに光を往復させることのできる共鳴
構造を有する請求項３記載の量子化Ｓｉ光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34129091A JP3033625B2 (ja) | 1991-12-24 | 1991-12-24 | 量子化Ｓｉ光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34129091A JP3033625B2 (ja) | 1991-12-24 | 1991-12-24 | 量子化Ｓｉ光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175535A JPH05175535A (ja) | 1993-07-13 |
| JP3033625B2 true JP3033625B2 (ja) | 2000-04-17 |
Family
ID=18344913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34129091A Expired - Fee Related JP3033625B2 (ja) | 1991-12-24 | 1991-12-24 | 量子化Ｓｉ光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033625B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4854975B2 (ja) * | 1995-04-28 | 2012-01-18 | 富士通株式会社 | 光半導体記憶装置の書込み読出し方法 |
| US7777290B2 (en) * | 2006-06-13 | 2010-08-17 | Wisconsin Alumni Research Foundation | PIN diodes for photodetection and high-speed, high-resolution image sensing |
| JP7138149B2 (ja) * | 2020-11-11 | 2022-09-15 | 浜松ホトニクス株式会社 | 受光装置、及び受光装置の製造方法 |
-
1991
- 1991-12-24 JP JP34129091A patent/JP3033625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175535A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3270476B2 (ja) | オーミックコンタクト及びｉｉ−ｖｉ族化合物半導体素子並びにこれらの製造方法 | |
| KR100255689B1 (ko) | 반도체 레이져 소자 및 그 제조방법 | |
| US5936266A (en) | Semiconductor devices and methods with tunnel contact hole sources | |
| EP1717919B1 (en) | Semiconductor laser and method of fabricating the same | |
| US5034794A (en) | Infrared imaging device | |
| US5028563A (en) | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays | |
| US20080079022A1 (en) | Optical device having photoelectric conversion layer | |
| JPH09172229A (ja) | 半導体ウェーハ・ボンディングによって製造された透明基板垂直共振型面発光レーザ | |
| JP2863773B2 (ja) | 面発光型半導体レーザ装置 | |
| US5163064A (en) | Laser diode array and manufacturing method thereof | |
| JPH0645697A (ja) | ヘテロ構造レーザ共振器とその共振器を備えたレーザ | |
| JP2710171B2 (ja) | 面入出力光電融合素子 | |
| US4608694A (en) | Lead-europium selenide-telluride heterojunction semiconductor laser | |
| US5280535A (en) | Semiconductor laser diode deposited on a structured substrate surface | |
| JP3033625B2 (ja) | 量子化Ｓｉ光半導体装置 | |
| US4612644A (en) | Lead-alloy-telluride heterojunction semiconductor laser | |
| US4759025A (en) | Window structure semiconductor laser | |
| US4943971A (en) | Low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays | |
| US20230006426A1 (en) | Group iii-n light emitter electrically injected by hot carriers from auger recombination | |
| US5567646A (en) | Method of making a stripe-geometry II/VI semiconductor gain-guided injection laser structure using ion implantation | |
| US5119388A (en) | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays | |
| JP3062510B2 (ja) | 半導体光素子 | |
| JP2001203426A (ja) | 長波長半導体発光素子 | |
| JP3196418B2 (ja) | 半導体装置 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
| LAPS | Cancellation because of no payment of annual fees |