JPH0888345A - 3次元量子閉じ込めを利用した半導体装置 - Google Patents

3次元量子閉じ込めを利用した半導体装置

Info

Publication number
JPH0888345A
JPH0888345A JP6222107A JP22210794A JPH0888345A JP H0888345 A JPH0888345 A JP H0888345A JP 6222107 A JP6222107 A JP 6222107A JP 22210794 A JP22210794 A JP 22210794A JP H0888345 A JPH0888345 A JP H0888345A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
lattice constant
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6222107A
Other languages
English (en)
Other versions
JP3468866B2 (ja
Inventor
Taketeru Mukai
剛輝 向井
Nobuyuki Otsuka
信幸 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22210794A priority Critical patent/JP3468866B2/ja
Priority to US08/506,916 priority patent/US5608229A/en
Publication of JPH0888345A publication Critical patent/JPH0888345A/ja
Priority to US08/758,570 priority patent/US5817538A/en
Application granted granted Critical
Publication of JP3468866B2 publication Critical patent/JP3468866B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0813Non-interconnected multi-emitter structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341Structures having reduced dimensionality, e.g. quantum wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 比較的簡便な製造工程で作製できる量子箱構
造を有する半導体装置を提供する。 【構成】 単結晶を成長可能な半導体表面と、前記半導
体表面の上に、ほぼ全面にエピタキシャル成長されたI
II−V族化合物半導体からなる第1の領域、及び第1
の領域とは構成元素の組成比が異なり、前記第1の領域
の中に散点状に配置されたIII−V族化合物半導体か
らなる第2の領域とから構成され、前記第2の領域の無
歪時の格子定数と前記半導体表面の格子定数とは異な
り、その差は、前記第1の領域の無歪時の格子定数と前
記半導体表面の格子定数との差よりも大きい第1の半導
体層とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、3次元的に量子閉じ込めを行う量子箱構造により量
子力学的効果を有する半導体装置に関する。
【0002】半導体プロセスの進歩に伴い、半導体装置
の作製にナノスケールの薄膜成長技術、微細加工技術が
利用されるようになった。この薄膜成長技術、微細加工
技術によって回路の集積度を上げ、量子力学的効果を利
用した歪量子井戸レーザ等を実用化してきた。
【0003】
【従来の技術】従来の半導体装置は、フォトリソグラフ
ィ技術による微細加工の限界や、多くの電子が移動する
ために生じる発熱により、集積度の限界が指摘されてい
る。また、半導体レーザの特性に対する要求も厳しくな
っており、近年では大きな温度変化に対して安定動作可
能な半導体レーザが要求されている。歪量子井戸レーザ
では、この厳しい要求に応えることは困難である。
【0004】これらの要求は、理論的に、3次元的に量
子閉じ込めを行う量子箱構造により解決されるものと考
えられている。1つの量子箱の中には電子が2個(場合
によっては数個)しか入ることができない。その状態密
度は、理想的にはデルタ関数的に、ある波数ベクトルに
局在する。例えば、光半導体装置においては、そのデル
タ関数的状態密度によって高効率の光変調器の作製が可
能になる。半導体レーザについても、キャリアの温度分
布が抑制されるため微分利得が向上して温度特性が改善
できると考えられる。
【0005】量子箱構造を実現する方法として、従来の
微細加工技術をさらに発展させた各種の方法が提案され
ている。例えば、電子線を用いたリソグラフィによる方
法、マスクパターン上に積み上げたピラミッド型の結晶
の頂上付近を量子箱構造とする方法、微傾斜基板上にお
ける成長初期の横方向成長を利用する方法、STM技術
を応用した原子マニピュレーションによる方法等であ
る。
【0006】
【発明が解決しようとする課題】量子箱構造特有の量子
力学的効果を生かすためには、量子箱のサイズを原子ス
ケールまで均一化することが重要となる。しかし、従来
の微細加工技術を発展させた量子箱の形成方法では、人
為的に結晶を加工するため、加工サイズのばらつきを原
子スケールまで抑えることが困難である。
【0007】また、装置が複雑となり、多段階の加工プ
ロセスが必要であるため、工業的生産に適さない。さら
に、多段階の加工プロセスにより、不純物の混入、転
位、原子空孔等の結晶欠陥の発生等による結晶品質の低
下が避けられない。
【0008】本発明の目的は、比較的簡便な製造工程で
作製できる量子箱構造を有する半導体装置を提供するこ
とである。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
単結晶を成長可能な半導体表面と、前記半導体表面の上
に、ほぼ全面にエピタキシャル成長されたIII−V族
化合物半導体からなる第1の領域、及び第1の領域とは
構成元素の組成比が異なり、前記第1の領域の中に散点
状に配置されたIII−V族化合物半導体からなる第2
の領域とから構成され、前記第2の領域の無歪時の格子
定数と前記半導体表面の格子定数とは異なり、その差
は、前記第1の領域の無歪時の格子定数と前記半導体表
面の格子定数との差よりも大きい第1の半導体層とを有
する。
【0010】上記第1の半導体層の厚さを、2〜40n
mとすることが好ましく、上記第2の領域は、厚さ方向
に押しつぶされた偏平球状であり、その高さは、前記第
1の半導体層の厚さとほぼ等しい。
【0011】前記第1の半導体層を、III族元素とし
てInを含むIII−V族化合物半導体とし、前記第2
の領域のIII族元素全体に対するInのモル組成比
は、約0.7以下であり、かつ前記第1の領域のそれよ
りも約0.2以上大きくなるようにしてもよい。
【0012】さらに、前記第1の半導体層の上に、前記
半導体表面と格子定数がほぼ等しい第2の半導体層を形
成してもよい。さらに、上面を有する基板を準備し、前
記半導体基板の上に前記半導体表面を有する第3の半導
体層をエピタキシャル成長してもよい。
【0013】前記第3の半導体層を、無歪時における格
子定数が、前記半導体基板の上面の格子定数と異なるよ
うな材料とし、前記第3の半導体層において、上方部分
が下方部分よりも歪が緩和されるようにしてもよい。
【0014】さらに、前記第3の半導体層と前記第1の
半導体層との間に形成されたIII−V族化合物半導体
からなる第1のスペーサ層を形成し、前記第2の領域の
無歪時の格子定数と前記第1のスペーサ層の無歪時の格
子定数との差が、前記第2の領域の無歪時の格子定数と
前記半導体表面の格子定数との差よりも大きくなるよう
にしてもよい。
【0015】さらに、前記第1の半導体層の上面上に直
接形成されたIII−V族化合物半導体からなる第2の
スペーサ層を形成し、前記第2の領域の無歪時の格子定
数と前記第2のスペーサ層の無歪時の格子定数との差
は、前記第2の領域の無歪時の格子定数と前記半導体表
面の格子定数との差よりも大きくなるようにしてもよ
い。
【0016】前記第1及び第2のスペーサ層の厚さは、
2nm以上であることが好ましい。
【0017】
【作用】下地の半導体表面上に、格子整合しないIII
−V族化合物半導体を所定の条件でエピタキシャル成長
すると、歪が局所的に集中し、比較的歪の少ない領域の
中に歪の大きな微小領域が散点状に形成される。この微
小領域のエネルギギャップが周辺領域のエネルギギャッ
プよりも小さければ、微小領域は、3次元的に量子閉じ
込めを行う量子箱となる。
【0018】この微小領域は、厚さ方向に押しつぶされ
た偏平球状になる。これは、歪エネルギがなるべく小さ
くなるようにエピタキシャル成長するためと考えられ
る。量子箱を有する半導体層を、Inを含むIII−V
族化合物半導体とすると、歪が集中した微小領域のIn
のモル組成比は、約0.7以下であり、かつ周辺領域の
それよりも約0.2以上大きくなる。In組成の多い領
域は、In組成の少ない領域よりもエネルギギャップが
小さいため、この微小領域は量子箱となる。
【0019】半導体基板の上にバッファ層を形成し、こ
のバッファ層上に量子箱を有する半導体層を形成しても
よい。このとき、バッファ層の組成を変えることにより
量子箱からのPL発光波長を変えることができる。
【0020】また、バッファ層上面の歪を緩和すること
により、量子箱からのPL発光強度を大きくすることが
できる。バッファ層と量子箱を有する半導体層との間
に、量子箱とバッファ層との格子不整合をより大きくす
るようなスペーサ層を形成することにより、量子箱をよ
り多く形成することができる。スペーサ層の厚さを2n
m以上にすることにより、量子箱からの発光強度を特に
大きくすることができる。
【0021】
【実施例】図1〜図9を参照して本発明の第1の実施例
について説明する。図1は、第1の実施例による半導体
装置の積層構造を示す。GaAs基板1上にGaAsバ
ッファ層2、散点状に配置された量子箱5を有するIn
GaAs層3、及びGaAsキャップ層4がそれぞれエ
ピタキシャル成長されている。このように、量子箱5を
有する層(以下、「量子箱層」と呼ぶ)3が、バッファ
層2、キャップ層4に挟まれた構造とされている。
【0022】図2は、図1に示す積層構造を形成するた
めの減圧MOCVD(有機金属化学気相成長)装置の概
略を示す。ただし、結晶成長は、原料交互供給で行う。
なお、ALE(原子層エピタキシャル成長)で行っても
よい。反応容器10の下方にガス流路15が開口し、ガ
ス流路15から反応容器10内に反応ガスが導入され
る。反応容器10内に導入された反応ガスは反応容器1
0の上方に設けられたガス排気管14から外部に真空排
気される。
【0023】反応容器10内にはサセプタ11が配置さ
れ、ガス流路15の開口部に対向する位置に基板1が保
持される。反応容器10の周囲にはサセプタ11を取り
囲むように高周波コイル12が配置されており、サセプ
タ11及び基板1を高周波加熱することができる。
【0024】ガス流路20からガス供給系にキャリアガ
ス及びパージガスとしてH2 ガスが供給される。ガス流
路20から分岐したH2 ガス、及びガス流路20から分
岐しTMIDMEA(トリメチルインジウムジメチルエ
チルアミンアダクト)をバブリングしたH2 ガスがそれ
ぞれマスフローコントローラMFCを通してガス流路2
1に供給される。
【0025】同様に、ガス流路20から分岐したH2
ス、及びTMG(トリメチルガリウム)をバブリングし
たH2 ガスがそれぞれマスフローコントローラMFCを
通してガス流路22に供給される。
【0026】ガス流路21、22はガス切り換えバルブ
25の入力側に接続されている。ガス切り換えバルブ2
5の出力側は、反応容器10に反応ガスを供給するため
のガス流路15及び排気用ガス流路27に接続されてい
る。ガス切り換えバルブ25でガス流路を切り換えるこ
とにより、ガス流路15にTMIDMEAを含んだH 2
ガスあるいはTMGを含んだH2 ガス、またはその両方
を供給することができる。また、両方のガスを排気用ガ
ス流路27に排気することもできる。
【0027】ガス流路20から分岐したH2 ガスがマス
フローコントローラMFCを介してガス流路23に供給
される。また、ガス流路20から分岐したH2 ガス、及
びAsH3 (アルシン)がそれぞれマスフローコントロ
ーラMFCを通してガス流路24に供給される。
【0028】ガス流路23、24はガス切り換えバルブ
26の入力側に接続されている。ガス切り換えバルブ2
6の出力側は、ガス切り換えバルブ25と同様にガス流
路15及び排気用ガス流路28に接続されている。ガス
切り換えバルブ26でガス流路を切り換えることによ
り、ガス流路15にパージ用H2 ガスあるいはAsH3
とH2 の混合ガスを供給することができる。
【0029】次に、図2に示す減圧MOCVD装置を使
用して図1に示す積層構造を形成する方法について説明
する。まず、GaAs基板1をサセプタ11に保持す
る。パージガスとしてH2 ガスを流しながら高周波コイ
ル12でサセプタ12を加熱し、基板温度を460℃と
する。なお、反応容器10内の圧力が2000Paとな
るように排気量を制御する。
【0030】基板温度が460℃となったところでTM
Gを含むH2 ガスを流量25sccm、AsH3 とH2
の混合ガスを流量100sccmの条件で供給し、厚さ
100nmのGaAsバッファ層2をMOCVDで堆積
する。
【0031】次に、TMIDMEA、TMG及びAsH
3 を時間的に切り換えて供給し、厚さ7nmのInGa
As量子箱層3を堆積する。図3は、TMIDMEA、
TMG及びAsH3 の供給のタイムチャートを示す。ま
ず、H2 ガスを0.5秒間流し反応容器10内をパージ
する。続いて、TMIDMEAをバブリングしたH2
スを流量200sccmの条件で1.0秒間、続いてT
MGをバブリングしたH2 ガスを流量35sccmの条
件で0.1秒間供給する。H2 ガスを0.5秒間供給し
反応容器10内をパージする。続いて、AsH3 とH2
の混合ガスを流量400sccmの条件で10秒間供給
する。
【0032】上記ガス供給シーケンスを1サイクルとし
てガス供給を12サイクル繰り返す。続いて、GaAs
2の形成と同一の条件で厚さ100nmのGaAsキャ
ップ層4をMOCVDで堆積する。なお、有機金属材料
として他の原料ガスを用いることも可能である。
【0033】図3では、In原料、Ga原料、As原料
をこの順番で供給する場合について示したが、その他の
順番で供給してもよい。例えば、Ga原料とIn原料を
供給する順番を逆にしてもよい。また、In原料の供給
とGa原料の供給の間にさらにAs原料を供給してもよ
い。
【0034】また、図3では、Ga原料の供給からAs
原料の供給への切替え時及びAs原料の供給からIn原
料の供給への切替え時にパージ用の水素ガスを供給する
場合について示したが、他の原料切り替え時にパージ用
の水素ガスを供給してもよい。
【0035】また、上記実施例では、ガス供給サイクル
を12回繰り返す場合について説明したが、12回に限
らない。なお、ガス供給サイクルを6回以上繰り返すこ
とが好ましく、さらには10〜24回繰り返すことが好
ましい。
【0036】また、上記実施例では、量子箱層の成長温
度を460℃とした場合について説明したが、その他の
温度としてもよい。例えば、成長温度を250℃〜60
0℃、より好ましくは420℃〜500℃としてもよ
い。
【0037】図4は、図3に示す条件で堆積したInG
aAs量子箱層3の平面TEM(透過型電子顕微鏡)写
真を示す。Inをほとんど含んでいないInGaAs領
域にIn組成の多い直径が約10nm程度の島状の領域
が散点状に形成されている。Inをほとんど含んでいな
いInGaAs領域とIn組成の多い島状領域に転位等
の欠陥は発生していない。
【0038】図5は、InGaAs量子箱層3の断面の
TEM写真を示す。In組成の多い島状領域は、InG
aAs量子箱層3の厚さ方向に押しつぶされた偏平球状
であることがわかる。
【0039】図4に示すようにIn組成の多い島状領域
が散点状に形成される理由は、以下のように考察され
る。TMIDMEA、TMG、及びAsH3 を時間的に
分割して供給すると、通常、形成されるInGaAsは
各構成元素の原料ガスの供給時間等によって特定される
In組成となる。
【0040】GaAsバッファ層の上にInGaAsを
堆積する場合に、全面にIn組成が均一のInGaAs
層が形成されるとすると、格子不整合のためInGaA
s層に面内方向の歪が発生する。このようにInGaA
s層全面に歪が発生するよりも、広い領域で下地のGa
Asバッファ層と格子定数がほぼ整合するIn組成の少
ない領域が形成され、局所的にIn組成の多い領域が散
点状に形成される方が歪エネルギが低くなると考えられ
る。また、このIn組成が多い領域が球状に近いほど歪
エネルギが低くなると考えられる。
【0041】上記のような理由から、図4に示すように
In組成の少ない領域の中にIn組成の多い島状領域が
散点状に形成されると考えられる。このIn組成の多い
島状領域は、周囲のIn組成の少ない領域及び上下のG
aAsバッファ層及びGaAsキャップ層に比べてエネ
ルギギャップが小さいため、キャリアに対して3次元的
なポテンシャル井戸として働く。このようにして量子箱
構造が形成される。
【0042】半導体表面上に、格子不整合な半導体層を
エピタキシャル成長すると、半導体層が均一な組成の場
合には、臨界厚以上の厚さの半導体層を形成することは
できない。上記実施例のように、エピタキシャル成長し
た膜が均一な組成ではなく、膜中に量子箱が散点状に形
成されることにより、格子不整合の程度から予測される
臨界厚以上の厚さの膜をエピタキシャル成長することが
できる。
【0043】図6は、図1に示す量子箱5からの室温に
おけるPL(フォトルミネッセンス)スペクトルを示
す。励起光としては、クリプトンガスレーザを使用し
た。横軸は、波長を単位μmで表し、縦軸はPL強度を
相対目盛りで表す。室温でPL発光が観測できること
は、量子箱を有する積層構造中に非発光中心となりうる
ような結晶欠陥が少く、この積層構造が結晶的に優れて
いることを示している。
【0044】波長約1.33μmの位置にPL強度のピ
ークがある。InGaAs量子箱層3における光吸収係
数を測定したところ、波長約1.33μmのところに吸
収端が現れた。このことから、図6に示す波長1.33
μm近傍のPLは、バンド間の準位を介して発光してい
るのではなく、バンド端の遷移による発光であると考え
られる。
【0045】また、EDX(エネルギ分散X線解析)に
より測定した量子箱5とInGaAs量子箱層3の量子
箱5以外の領域とのIn組成から、波長1.33μmの
PLは量子箱5からの発光であると考えることができ
る。
【0046】このような量子箱が形成される現象は、下
地表面に格子整合しない組成の膜をエピタキシャル成長
する場合に現れると考えられる。従って、図1に示すG
aAsバッファ層2の代わりにInx Ga1-x Asバッ
ファ層を使用し、この上にIn組成の異なるInGaA
s層を成長する場合にも量子箱が形成されると考えられ
る。なお、この場合には、GaAsキャップ層4の代わ
りにInx Ga1-x Asキャップ層を使用する。
【0047】図7(A)は、図1のGaAsバッファ層
2及びGaAsキャップ層4の代わりにInx Ga1-x
Asバッファ層2a及びInx Ga1-x Asキャップ層
4aを使用した構成を示す。図7(B)は、InGaA
sバッファ層2a及びInGaAsキャップ層4aのI
n組成xを変化させたときのPL発光波長の変化を示
す。横軸はIn組成を表し、縦軸は発光波長を単位μm
で表す。InGaAs量子箱層は、図1の場合と同様の
条件で形成した。
【0048】In組成が0のとき、すなわちバッファ層
及びキャップ層がGaAsのときは、発光波長は1.3
μmである。In組成が増加するに従って発光波長は長
くなり、In組成が0.09のとき発光波長は約1.4
5μmとなる。これは、バッファ層及びキャップ層のI
n組成を変化させることにより発光波長を制御できるこ
とを示している。
【0049】図1〜図7では、GaAsバッファ層及び
キャップ層の厚さが100nmである場合について説明
したが、バッファ層及びキャップ層の厚さを変化させて
もよい。結晶中の歪みは、結晶内部に転位が生じること
によって緩和する。従って、GaAs基板上にInGa
Asバッファ層を成長させる場合に、バッファ層の厚さ
を厚くすることにより転位を発生させ、歪みを緩和する
ことができる。
【0050】図8は、バッファ層の歪緩和量を変化させ
たときのPL発光強度の変化を示す。横軸はバッファ層
の歪緩和量を単位%で表し、縦軸はPL発光強度を相対
目盛で表す。ここで、歪緩和量は、基板の格子定数を
a、バッファ層上面の格子定数をb、無歪時のバッファ
層の格子定数をb0 としたとき、 |a−b|/|a−b0 | と定義した。歪緩和量は、非対称面のX線回折を調べる
ことによって測定した。
【0051】図中の●、■は、それぞれバッファ層のI
n組成が0.03及び0.05の場合のPL発光強度を
示す。In組成が0.03及び0.05の場合共に、歪
緩和量を大きくするとPL発光強度も大きくなる。これ
は、バッファ層の歪を緩和させることにより量子箱の結
晶性が改善されるためと考えられる。
【0052】また、バッファ層の歪緩和量が等しけれ
ば、バッファ層のIn組成が大きい方がPL発光強度は
強い。上記実施例では、図1に示すInGaAs量子箱
層3を形成する工程において、図3に示す反応ガス供給
サイクルを12回繰り返した場合について説明したが、
サイクル数を変えてもよい。
【0053】図9は、InGaAs量子箱層3を形成す
る工程において、反応ガス供給サイクルのサイクル数を
変えたときのPL発光波長の変化を示す。InGaAs
量子箱層3を挟むバッファ層及びキャップ層は、図1と
同様に厚さ100nmのGaAs層である。横軸は、反
応ガス供給サイクル数を表し、縦軸は、PL発光波長を
単位μmで表す。
【0054】反応ガス供給サイクル数が7回のとき、発
光波長は約1.28μmである。反応ガス供給サイクル
数を増加するとPL発光波長は次第に長くなり、サイク
ル数を18回とするとPL発光波長は約1.44μmと
なる。
【0055】このことから、反応ガス供給サイクル数を
変えることによりPL発光波長を制御できることがわか
る。次に、図10、図11を参照して第2の実施例につ
いて説明する。
【0056】図10は、第2の実施例による積層構造を
示す。第1の実施例による積層構造は、量子箱層3の上
下をバッファ層及びキャップ層で挟んだ構造であるが、
第2の実施例による積層構造は、量子箱層3とバッファ
層2a、及び量子箱層3とキャップ層4aとの間にそれ
ぞれGaAsスペーサ層6、7を有する点が異なる。
【0057】図11は、GaAsスペーサ層6、7の厚
さを変えたときのPLスペクトルを示す。横軸は波長を
単位μmで表し、縦軸は発光強度を相対目盛で表す。曲
線a1、a2、a3、a4、a5は、それぞれスペーサ
層6、7の厚さが0μm、1μm、2μm、3μm、4
μmのときのスペクトルを示す。スペーサ層を設けると
スペーサ層を設けない場合に比べてPL発光強度が増大
し、スペーサ層の厚さを厚くするとPL発光強度がさら
に増大することがわかる。特に、GaAsスペーサ層の
厚さを2μm以上とすると発光強度が著しく改善され
る。
【0058】スペーサ層を設けた場合と設けない場合に
ついて、InGaAs量子箱層3のTEMによる観察を
行ったところ、スペーサ層を設けた場合には、設けない
場合に比べて量子箱の数が多いことがわかった。また、
スペーサ層を設けていないものは、InGaAs量子箱
層3から上下のバッファ層及びキャップ層にInの拡散
が生じていることがわかった。Inが拡散すると、In
GaAs量子箱層3の歪エネルギが低減するため、量子
箱が形成されにくくなるものと考えられる。量子箱層3
とバッファ層2a及びキャップ層4aとの間にそれぞれ
スペーサ層6、7を設けることにより、スペーサ層が拡
散障壁となり、量子箱を形成する原子をその内部に閉じ
込めるため、量子箱が形成されやすくなるものと考えら
れる。
【0059】上記考察から、スペーサ層6、7は、バッ
ファ層2a及びキャップ層4aに比べてIn組成の少な
いInGaAs層であっても同様の効果が得られると考
えられる。バッファ層2よりも量子箱層に対する格子不
整合の大きい結晶をスペーサ層として用いてもよい。
【0060】次に、図12、図13を参照して第3の実
施例について説明する。第1、第2の実施例では、Ga
As基板上に量子箱層を有する積層構造を形成する場合
について説明したが、GaAs基板に限らず、三元混晶
基板を用いてもよい。
【0061】図12は、InGaAs基板1a上にIn
GaAsバッファ層2a、InGaAs量子箱層3、I
nGaAsキャップ層4aを積層した積層構造を示す。
InGaAs基板1aとInGaAsバッファ層2aと
のIn組成は同一でもよいし異なっていてもよい。
【0062】図13は、InGaAs基板を使用した場
合の室温における量子箱からのPLスペクトルをGaA
s基板を使用した場合と対比させて示す。横軸は波長を
単位μmで表し、縦軸はPL発光強度を相対目盛で表
す。なお、InGaAs基板のIn組成は0.05であ
る。InGaAsバッファ層2a及びキャップ層4aの
In組成は0.05、厚さは共に500nmである。I
nGaAs量子箱層3は、第1の実施例と同様の方法で
形成した。
【0063】図中の曲線b1、b2はそれぞれInGa
As基板を使用した場合、及びGaAs基板を使用した
場合のPLスペクトルを示す。InGaAs基板を使用
した場合の方がGaAs基板を使用した場合よりもPL
発光強度が強いことがわかる。これは、InGaAs基
板を使用したことにより、バッファ層2aの上面の面内
格子定数がGaAs基板を使用する場合に比べて大きく
なったためと考えられる。
【0064】上記第1〜第3の実施例で説明した量子箱
層において、量子箱部分のIn組成はその他の領域のI
n組成よりも多くなる。例えば、量子箱以外の領域のI
n組成が約0.1のとき、量子箱部分のIn組成は約
0.5であった。量子箱以外の領域がInをほとんど含
まないGaAsである場合、量子箱部分のIn組成は
0.2〜0.3になるものと推測される。このように、
量子箱部分のIn組成は、その他の部分のIn組成より
約0.2以上多い。ただし、In組成の最大値は約0.
7とするのが好ましい。
【0065】量子箱層に形成されるIn組成の多い島状
部分が量子箱として機能するには、量子箱層の厚さが2
〜40nm、さらには5〜20nmであることが好まし
い。このときに形成される量子箱の大きさは、高さが量
子箱層の厚さとほぼ等しく、横方向の広がりは、高さよ
りもさらに大きくなる。
【0066】上記実施例では、バッファ層及びキャップ
層としてGaAsあるいはInGaAs、量子箱層とし
てInGaAsを使用した場合について説明したが、バ
ッファ層と量子箱層との間で一定の格子不整合が生じる
ような組み合わせであればその他の材料を用いてもよ
い。例えば、基板、バッファ層とキャップ層、及び量子
箱層の材料として表1に示すような組み合わせとしても
よい。バッファ層と量子箱層との構成元素が等しい組み
合わせの場合には、各構成元素の組成比を変えることに
より格子定数に差を設けることができる。
【0067】
【表1】 また、基板としてInSbを用いることもできる。
【0068】上記第1〜第3の実施例では、量子箱は格
子不整合により自己形成されるため、人為的に微細加工
する必要がない。この量子箱の大きさは物理的なエネル
ギバランスによって決まるため、ほぼ一様である。さら
に、人為的に微細加工していないため、量子箱周囲の結
晶性は極めて高い。
【0069】次に、図14、図15を参照して量子箱を
利用した半導体装置の例について説明する。図14は、
活性層に量子箱が形成された半導体レーザ装置を示す。
n型InGaAs基板50上に、厚さ200nmのn型
InGaAsバッファ層51、厚さ400nmのn型I
nGaPバッファ層52、厚さ50nmのn型InGa
AsPクラッド層53、厚さ10nmの真性InGaA
sPガイド層54、真性InGaAs活性層55、厚さ
10nmの真性InGaAsPガイド層56、厚さ50
nmのp型InGaAsPクラッド層57、厚さ400
nmのp型InGaPコンタクト層58がこの順番に積
層されている。
【0070】InGaAsPガイド層54とInGaA
s活性層55との間の格子不整合により、活性層55の
中に量子箱59が形成される。活性層55に注入された
電子及び正孔は、バンドギャップの小さい量子箱の中に
入り、量子箱のエネルギ状態を占める。量子箱59内で
電子正孔対が再結合してエネルギ状態が空きになると、
他の電子及び正孔が量子箱59の中に入る。
【0071】このように、量子箱内で電子正孔対が再結
合して発光することにより、温度特性の優れた半導体レ
ーザを実現することが可能になる。図15は、量子箱を
有するダブルエミッタ型レゾナンスホットエレクトロン
トランジスタ(RHET)の断面を示す。n型GaAs
層60上に、n型AlGaAs層61、真性AlGaA
s層62、n型AlGaAs層63がこの順番に形成さ
れている。n型AlGaAs層63の上に、InGaA
s量子箱64、真性AlGaAs層65、InGaAs
量子箱66、p型AlGaAs層67がこの順番に積層
された2つのメサ68、69が形成されている。
【0072】n型AlGaAs層60にはコレクタ電極
70がオーミックに接続されている。メサ68、69の
最上層のn型AlGaAs層67には、それぞれエミッ
タ電極71、72がオーミックに接続されている。
【0073】InGaAs量子箱64と66は、必ずし
も面内位置が一致する必要はないが、真性AlGaAs
層65の厚さを薄くすれば、面内位置は自動的に一致す
ると考えられる。
【0074】図15に示すRHET構造にすることによ
り、1電子で動作する論理回路を構成することができ
る。これを半導体メモリ装置に応用すれば、最小パター
ン寸法数十nm程度で1ビットのメモリを構成すること
ができ、理想的には集積度をテラビットまで高めること
が可能になる。
【0075】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0076】
【発明の効果】以上説明したように、本発明によれば、
比較的簡単な製造工程で、原子サイズの均一性を有し、
高い結晶品質を持った量子箱を形成することができる。
この量子箱を半導体装置に適用することにより、半導体
装置の集積度の向上及び機能の向上を図ることが可能に
なる。
【図面の簡単な説明】
【図1】第1の実施例による半導体積層構造の断面図で
ある。
【図2】実施例による半導体積層構造の作製に使用した
減圧MOCVD装置の概略図である。
【図3】第1の実施例による半導体積層構造の量子箱層
形成工程における反応ガス供給のタイムチャートであ
る。
【図4】第1の実施例による量子箱層の平面TEM写真
である。
【図5】第1の実施例による量子箱層の断面TEM写真
である。
【図6】第1の実施例による量子箱からのPLスペクト
ルを示すグラフである。
【図7】第1の実施例によるバッファ層のIn組成を変
化させたときのPL発光波長の変化を示すグラフであ
る。
【図8】第1の実施例によるバッファ層の歪緩和量を変
化させたときのPL発光強度の変化を示すグラフであ
る。
【図9】第1の実施例による量子箱層形成工程におい
て、反応ガス供給サイクル数を変化させたときのPL発
光波長の変化を示すグラフである。
【図10】第2の実施例による半導体積層構造の断面図
である。
【図11】第2の実施例によるスペーサ層の厚さを変化
させたときのPLスペクトルの変化を示すグラフであ
る。
【図12】第3の実施例による半導体積層構造の断面図
である。
【図13】第3の実施例による量子箱からのPLスペク
トルを、第1の実施例による量子箱からのPLスペクト
ルと対比させて示すグラフである。
【図14】量子箱を有する半導体レーザの断面図であ
る。
【図15】量子箱を有するダブルエミッタRHETの断
面図である。
【符号の説明】
1、1a 基板 2 バッファ層 3 量子箱層 4 キャップ層 5 量子箱 6、7 スペーサ層 10 反応容器 11 サセプタ 12 高周波コイル 14 ガス排気管 15、20、21、22、23、24 ガス流路 25、26 ガス切り換えバルブ 27、28 排気用ガス流路

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 単結晶を成長可能な半導体表面と、 前記半導体表面の上に、ほぼ全面にエピタキシャル成長
    されたIII−V族化合物半導体からなる第1の領域、
    及び第1の領域とは構成元素の組成比が異なり、前記第
    1の領域の中に散点状に配置されたIII−V族化合物
    半導体からなる第2の領域とから構成され、前記第2の
    領域の無歪時の格子定数と前記半導体表面の格子定数と
    は異なり、その差は、前記第1の領域の無歪時の格子定
    数と前記半導体表面の格子定数との差よりも大きい第1
    の半導体層とを有する半導体装置。
  2. 【請求項2】 上記第1の半導体層の厚さは、2〜40
    nmであり、 上記第2の領域は、厚さ方向に押しつぶされた偏平球状
    であり、その高さは、前記第1の半導体層の厚さとほぼ
    等しい請求項1記載の半導体装置。
  3. 【請求項3】 前記第1の半導体層は、III族元素と
    してInを含むIII−V族化合物半導体であり、 前記第2の領域のIII族元素全体に対するInのモル
    組成比は、約0.7以下であり、かつ前記第1の領域の
    それよりも約0.2以上だけ大きい請求項1または2記
    載の半導体装置。
  4. 【請求項4】 さらに、前記第1の半導体層の上に形成
    され、前記半導体表面と格子定数がほぼ等しい第2の半
    導体層を有する請求項1〜3のいずれかに記載の半導体
    装置。
  5. 【請求項5】 さらに、 上面を有する基板と、 前記半導体基板の上にエピタキシャル成長され、上面に
    前記半導体表面を有する第3の半導体層とを有する請求
    項1〜4のいずれかに記載の半導体装置。
  6. 【請求項6】 前記基板は、GaAs、InP、InA
    s、GaP、GaSb、InSb、InGaAs、S
    i、Geの1種で形成されている請求項5記載の半導体
    装置。
  7. 【請求項7】 前記第3の半導体層の無歪時における格
    子定数は、前記半導体基板の上面の格子定数と異なり、
    前記第3の半導体層において、上方部分が下方部分より
    も歪が緩和されている請求項5または6記載の半導体装
    置。
  8. 【請求項8】 さらに、前記第3の半導体層と前記第1
    の半導体層との間に形成されたIII−V族化合物半導
    体からなる第1のスペーサ層を有し、 前記第2の領域の無歪時の格子定数と前記第1のスペー
    サ層の無歪時の格子定数との差は、前記第2の領域の無
    歪時の格子定数と前記半導体表面の格子定数との差より
    も大きい請求項1〜7のいずれかに記載の半導体装置。
  9. 【請求項9】 さらに、前記第1の半導体層の上面上に
    直接形成されたIII−V族化合物半導体からなる第2
    のスペーサ層を有し、 前記第2の領域の無歪時の格子定数と前記第2のスペー
    サ層の無歪時の格子定数との差は、前記第2の領域の無
    歪時の格子定数と前記半導体表面の格子定数との差より
    も大きい請求項1〜8のいずれかに記載の半導体装置。
  10. 【請求項10】 前記第1及び第2のスペーサ層の厚さ
    は、2nm以上である請求項8または9記載の半導体装
    置。
  11. 【請求項11】 前記第1の半導体層が、Inx Aly
    Ga1-x-y Asu v Sb1-u-v (0≦x≦1、0≦y
    ≦1、0≦u≦1、0≦v≦1)の組成を有する請求項
    1〜10のいずれかに記載の半導体装置。
  12. 【請求項12】 組成と共に格子定数が変化する混晶半
    導体で形成され、混晶組成がほぼ一定の薄層状第1領域
    内に、混晶組成が異なる偏平球状の第2領域が分散して
    いる混晶半導体層を有する半導体装置。
  13. 【請求項13】 前記混晶半導体層は、実質的に無転位
    である請求項12記載の半導体装置。
  14. 【請求項14】 さらに、 前記混晶半導体層を支持する基板と、 前記混晶半導体層と前記基板との間に挿入された混晶半
    導体のバッファ層とを有する請求項12または13記載
    の半導体装置。
  15. 【請求項15】 前記混晶半導体層は、約2〜40nm
    の範囲の厚さを有する請求項12〜14のいずれかに記
    載の半導体装置。
  16. 【請求項16】 前記混晶半導体層は、約5〜20nm
    の範囲の厚さを有する請求項15記載の半導体装置。
  17. 【請求項17】 前記第2領域は、前記第1領域より狭
    いバンドギャップを有する請求項12〜16のいずれか
    に記載の半導体装置。
  18. 【請求項18】 第1の格子定数を持つ半導体表面を有
    する基板を反応容器内に載置する準備工程と、 前記反応容器内にIII−V族化合物半導体を構成する
    III族及びV族元素の原料を各元素毎に異なる時間帯
    に供給し、III−V族化合物半導体の薄層を形成する
    単位工程と、 前記単位工程を繰り返してIII−V族化合物半導体層
    を形成する半導体層堆積工程を含み、 前記単位工程は、前記第1の格子定数と異なる第2の格
    子定数を有する組成となる条件で前記原料を供給する半
    導体装置の製造方法。
  19. 【請求項19】 さらに、前記準備工程の後、かつ前記
    単位工程の前に、前記半導体表面上に前記第2の格子定
    数と異なる第3の格子定数を有する半導体からなるバッ
    ファ層を堆積する工程を含む請求項18記載の半導体装
    置の製造方法。
  20. 【請求項20】 さらに、前記半導体層堆積工程の後、
    前記半導体層の上に前記第2の格子定数と異なる第4の
    格子定数を有する半導体からなるキャップ層を堆積する
    工程を含む請求項18または19記載の半導体装置の製
    造方法。
  21. 【請求項21】 上記III−V族化合物半導体層は、
    Inx Ga1-x As(0<x<1)である請求項18〜
    20のいずれかに記載の半導体装置の製造方法。
  22. 【請求項22】 前記単位工程は、 Inを含む原料を供給する工程と、 Gaを含む原料を供給する工程と、 Asを含む原料を供給する工程とをこの順番に含む請求
    項21記載の半導体装置の製造方法。
  23. 【請求項23】 前記単位工程は、さらに前記Inを含
    む原料を供給する工程と、前記Gaを含む原料を供給す
    る工程との間に、 Asを含む原料を供給する工程を含む請求項22記載の
    半導体装置の製造方法。
  24. 【請求項24】 前記単位工程は、 Gaを含む原料を供給する工程と、 Inを含む原料を供給する工程と、 Asを含む原料を供給する工程とをこの順番に含む請求
    項21記載の半導体装置の製造方法。
  25. 【請求項25】 前記単位工程は、 III族及びV族元素の原料のうち少なくとも1つの原
    料を供給した後、他の原料を供給する前に前記反応容器
    内をパージする工程を含む請求項18〜24のいずれか
    に記載の半導体装置の製造方法。
  26. 【請求項26】 前記半導体層堆積工程は、前記単位工
    程を6回以上繰り返す請求項18〜25のいずれかに記
    載の半導体装置の製造方法。
  27. 【請求項27】 前記半導体層堆積工程は、前記単位工
    程を10〜24回繰り返す請求項26記載の半導体装置
    の製造方法。
  28. 【請求項28】 前記単位工程は、成長温度が250〜
    600℃である請求項18〜27のいずれかに記載の半
    導体装置の製造方法。
  29. 【請求項29】 前記単位工程は、成長温度が420〜
    500℃である請求項28記載の半導体装置の製造方
    法。
JP22210794A 1994-09-16 1994-09-16 3次元量子閉じ込めを利用した半導体装置 Expired - Lifetime JP3468866B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22210794A JP3468866B2 (ja) 1994-09-16 1994-09-16 3次元量子閉じ込めを利用した半導体装置
US08/506,916 US5608229A (en) 1994-09-16 1995-07-26 Quantum box semiconductor device
US08/758,570 US5817538A (en) 1994-09-16 1996-12-03 Method of making quantum box semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22210794A JP3468866B2 (ja) 1994-09-16 1994-09-16 3次元量子閉じ込めを利用した半導体装置

Publications (2)

Publication Number Publication Date
JPH0888345A true JPH0888345A (ja) 1996-04-02
JP3468866B2 JP3468866B2 (ja) 2003-11-17

Family

ID=16777257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22210794A Expired - Lifetime JP3468866B2 (ja) 1994-09-16 1994-09-16 3次元量子閉じ込めを利用した半導体装置

Country Status (2)

Country Link
US (2) US5608229A (ja)
JP (1) JP3468866B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330606A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 光半導体装置
JP2000022278A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体量子ドット素子及びその製造方法
JP2000196193A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000196198A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2009010168A (ja) * 2007-06-28 2009-01-15 Toshiba Corp 半導体量子ドット素子、その製造方法、光スイッチ、半導体レーザ、および光検出器
US8625193B2 (en) 2008-10-01 2014-01-07 Qd Laser, Inc. Optical semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936258A (en) * 1995-04-28 1999-08-10 Fujitsu Limited Optical semiconductor memory device and read/write method therefor
US5881086A (en) * 1995-10-19 1999-03-09 Canon Kabushiki Kaisha Optical semiconductor device with quantum wires, fabrication method thereof, and light source apparatus, and optical communication system using the same
US5793091A (en) * 1996-12-13 1998-08-11 International Business Machines Corporation Parallel architecture for quantum computers using ion trap arrays
AUPO926897A0 (en) 1997-09-17 1997-10-09 Unisearch Limited Quantum computer
AU733786B2 (en) * 1997-09-17 2001-05-24 Qucor Pty Ltd Electron devices for single electron and nuclear spin measurement
JP3792390B2 (ja) * 1998-02-24 2006-07-05 富士通株式会社 半導体装置及びその製造方法
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
JP3869641B2 (ja) * 2000-01-31 2007-01-17 富士通株式会社 半導体装置及び半導体レーザ装置
FR2812763B1 (fr) * 2000-08-04 2002-11-01 St Microelectronics Sa Formation de boites quantiques
US6600169B2 (en) * 2000-09-22 2003-07-29 Andreas Stintz Quantum dash device
US6816525B2 (en) 2000-09-22 2004-11-09 Andreas Stintz Quantum dot lasers
DE10058444A1 (de) * 2000-11-24 2002-06-06 Infineon Technologies Ag Halbleiterlaserelement und Verfahren zur Herstellung eines Halbleiterlaserelements
JP2002184970A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
US6782021B2 (en) * 2001-03-02 2004-08-24 Xiaodong Huang Quantum dot vertical cavity surface emitting laser
WO2003023817A2 (en) * 2001-07-20 2003-03-20 The Board Of Trustees Of The University Of Illinois Process for forming semiconductor quantum dots with superior structural and morphological stability
JP3857141B2 (ja) * 2002-01-07 2006-12-13 富士通株式会社 光半導体装置及びその製造方法
EP2192616B1 (en) * 2002-05-22 2012-12-05 Fujitsu Limited Quantum semiconductor device and method for fabricating the same
CN101459203B (zh) * 2003-09-09 2011-06-15 旭化成电子材料元件株式会社 红外线传感器ic、红外线传感器及其制造方法
US7282732B2 (en) * 2003-10-24 2007-10-16 Stc. Unm Quantum dot structures
GB2409334A (en) * 2003-12-20 2005-06-22 Agilent Technologies Inc Quantum dot structure having GaAs layers formed at varying partial pressures
CN101743670B (zh) 2007-07-17 2012-07-18 Qd激光公司 半导体激光器及其制造方法
EP2136445B1 (en) * 2008-06-19 2016-04-13 Alcatel Lucent An optical device having a quantum-dot structure
US8546165B2 (en) * 2010-11-02 2013-10-01 Tsmc Solid State Lighting Ltd. Forming light-emitting diodes using seed particles

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
JPH0782991B2 (ja) * 1984-07-26 1995-09-06 新技術事業団 化合物半導体単結晶薄膜の成長法
JPH0652717B2 (ja) * 1984-12-26 1994-07-06 株式会社日立製作所 薄膜形成方法
JPS62140485A (ja) * 1985-12-16 1987-06-24 Hitachi Ltd 半導体構造体およびその製造方法
JPH0194614A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd エピタキシャル成長方法
US5371379A (en) * 1988-06-21 1994-12-06 Matsushita Electric Industrial Co. Ltd. Production instrument for producing compound semiconductor quantum boxes and light emitting devices using those quantum boxes
US4883769A (en) * 1988-08-18 1989-11-28 The United States Of America As Represented By The Secretary Of The Army Method of making a multidimensional quantum-well array
FR2655434B1 (fr) * 1989-12-05 1992-02-28 Thomson Csf Dispositif optique a puits quantiques et procede de realisation.
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5170226A (en) * 1991-05-17 1992-12-08 International Business Machines Corporation Fabrication of quantum devices in compound semiconductor layers and resulting structures
JPH04349622A (ja) * 1991-05-28 1992-12-04 Eastman Kodak Japan Kk 量子デバイス製造方法
JP3149030B2 (ja) * 1991-06-13 2001-03-26 富士通株式会社 半導体量子箱装置及びその製造方法
US5189679A (en) * 1991-09-06 1993-02-23 The Boeing Company Strained quantum well laser for high temperature operation
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
US5614435A (en) * 1994-10-27 1997-03-25 The Regents Of The University Of California Quantum dot fabrication process using strained epitaxial growth

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330606A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 光半導体装置
JP2000022278A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体量子ドット素子及びその製造方法
JP2000196193A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2000196198A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2009010168A (ja) * 2007-06-28 2009-01-15 Toshiba Corp 半導体量子ドット素子、その製造方法、光スイッチ、半導体レーザ、および光検出器
US8625193B2 (en) 2008-10-01 2014-01-07 Qd Laser, Inc. Optical semiconductor device

Also Published As

Publication number Publication date
US5608229A (en) 1997-03-04
US5817538A (en) 1998-10-06
JP3468866B2 (ja) 2003-11-17

Similar Documents

Publication Publication Date Title
JP3468866B2 (ja) 3次元量子閉じ込めを利用した半導体装置
Ustinov Quantum dot lasers
US20120187366A1 (en) Growth method of nitride semiconductor layer and light emitting device using the growth method
JP2010225870A (ja) 半導体素子
JPH1079501A (ja) 量子ドット形成方法及び量子ドット構造体
JP4707475B2 (ja) 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
JP2000068497A (ja) GaN系化合物半導体装置
JP4086465B2 (ja) 量子ドット構造体及びその形成方法、並びに該量子ドット構造体を有する半導体デバイス装置
US5246878A (en) Capping layer preventing deleterious effects of As--P exchange
JPH08307015A (ja) 3次元量子閉じ込めを利用した半導体装置の製造方法
Elias et al. Achievement of high density InAs/GaInAsP quantum dots on misoriented InP (001) substrates emitting at 1.55 µm
JPH0964476A (ja) 3次元量子閉じ込めを利用した半導体装置の製造方法
Nötzel et al. Self-organized quantum dots
Lehr et al. Effect of growth interruption on Ga (N, As)/Ga (As, Sb)/Ga (N, As) type-II-“W” quantum well heterostructures
JP3534879B2 (ja) 3次元量子閉じ込めを利用した半導体装置
JP5504468B2 (ja) 半導体量子ドット及び同形成方法
Tuktamyshev et al. Flat metamorphic InAlAs buffer layer on GaAs (111) A misoriented substrates by growth kinetics control
Mukai et al. Metalorganic vapor phase epitaxial growth of self-assembled InGaAs/GaAs quantum dots
JPH0992814A (ja) 3次元量子閉じ込めを利用した半導体装置の製造方法
JPH10261785A (ja) 量子箱半導体装置及びその製造方法
JP4041887B2 (ja) アンチモン系量子ドットの形成方法
JPS6317293A (ja) 化合物半導体薄膜形成法
JPH11168241A (ja) Iii族窒化物半導体発光素子
JP2005150187A (ja) 化合物半導体エピタキシャル基板の製造方法
JP2004281954A (ja) 量子ドットの作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

EXPY Cancellation because of completion of term