JPH0964476A - ３次元量子閉じ込めを利用した半導体装置の製造方法 - Google Patents
３次元量子閉じ込めを利用した半導体装置の製造方法Info
- Publication number
- JPH0964476A JPH0964476A JP21746695A JP21746695A JPH0964476A JP H0964476 A JPH0964476 A JP H0964476A JP 21746695 A JP21746695 A JP 21746695A JP 21746695 A JP21746695 A JP 21746695A JP H0964476 A JPH0964476 A JP H0964476A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum box
- layer
- forming
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 量子箱を有する半導体装置の製造方法を提供
する。 【解決手段】 基板上に、成長温度を第１の温度として
ＩＩＩ−Ｖ族化合物半導体からなる半導体下層を形成す
る工程と、前記半導体下層の表面上に、３次元的に量子
閉じ込めを行うＩＩＩ−Ｖ族化合物半導体からなる量子
箱を形成する工程と、前記量子箱の表面を覆うように前
記基板上の全面に、成長温度を前記第１の温度よりも低
い第２の温度として、ＩＩＩ−Ｖ族化合物半導体からな
る半導体上層を形成する工程とを含む。
する。 【解決手段】 基板上に、成長温度を第１の温度として
ＩＩＩ−Ｖ族化合物半導体からなる半導体下層を形成す
る工程と、前記半導体下層の表面上に、３次元的に量子
閉じ込めを行うＩＩＩ−Ｖ族化合物半導体からなる量子
箱を形成する工程と、前記量子箱の表面を覆うように前
記基板上の全面に、成長温度を前記第１の温度よりも低
い第２の温度として、ＩＩＩ−Ｖ族化合物半導体からな
る半導体上層を形成する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、３次元的に量子閉じ込めを行う量子箱構造に
より量子力学的効果を示す半導体装置に関する。
し、特に、３次元的に量子閉じ込めを行う量子箱構造に
より量子力学的効果を示す半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、フォトリソグラフ
ィ技術による微細加工の限界や、多くの電子が移動する
ために生じる発熱により、集積度の限界が指摘されてい
る。また、半導体レーザの特性に対する要求も厳しくな
っており、近年では大きな温度変化に対して安定動作可
能な半導体レーザが要求されている。歪量子井戸レーザ
では、この厳しい要求に応えることは困難である。
ィ技術による微細加工の限界や、多くの電子が移動する
ために生じる発熱により、集積度の限界が指摘されてい
る。また、半導体レーザの特性に対する要求も厳しくな
っており、近年では大きな温度変化に対して安定動作可
能な半導体レーザが要求されている。歪量子井戸レーザ
では、この厳しい要求に応えることは困難である。
【０００３】これらの要求は、理論的に、３次元的に量
子閉じ込めを行う量子箱構造により解決されるものと考
えられている。１つの量子箱の中には電子が２個（場合
によっては数個）しか入ることができない。その状態密
度は、理想的にはデルタ関数的に、ある波数ベクトルに
局在する。例えば、光半導体装置においては、そのデル
タ関数的状態密度によって高効率の光変調器の作製が可
能になる。半導体レーザについても、キャリアの温度分
布が急激に変化するため微分利得が向上して温度特性が
改善できると考えられる。
子閉じ込めを行う量子箱構造により解決されるものと考
えられている。１つの量子箱の中には電子が２個（場合
によっては数個）しか入ることができない。その状態密
度は、理想的にはデルタ関数的に、ある波数ベクトルに
局在する。例えば、光半導体装置においては、そのデル
タ関数的状態密度によって高効率の光変調器の作製が可
能になる。半導体レーザについても、キャリアの温度分
布が急激に変化するため微分利得が向上して温度特性が
改善できると考えられる。
【０００４】量子箱構造を実現する方法として、従来の
微細加工技術をさらに発展させた各種の方法が提案され
ている。例えば、電子線を用いたリソグラフィによる方
法、マスクパターンの開口上に積み上げたピラミッド型
の結晶の頂上付近を量子箱構造とする方法、微傾斜基板
上における成長初期の横方向成長を利用する方法、ＳＴ
Ｍ（scanning tunnnel microscopy ）技術を応用した原
子マニピュレーションによる方法等である。
微細加工技術をさらに発展させた各種の方法が提案され
ている。例えば、電子線を用いたリソグラフィによる方
法、マスクパターンの開口上に積み上げたピラミッド型
の結晶の頂上付近を量子箱構造とする方法、微傾斜基板
上における成長初期の横方向成長を利用する方法、ＳＴ
Ｍ（scanning tunnnel microscopy ）技術を応用した原
子マニピュレーションによる方法等である。
【０００５】
【発明が解決しようとする課題】量子箱構造特有の量子
力学的効果を生かすためには、量子箱のサイズを原子ス
ケールまで均一化することが重要となる。しかし、従来
の微細加工技術を発展させた量子箱の形成方法では、人
為的に結晶を加工するため、加工サイズのばらつきを原
子スケールまで抑えることが困難である。
力学的効果を生かすためには、量子箱のサイズを原子ス
ケールまで均一化することが重要となる。しかし、従来
の微細加工技術を発展させた量子箱の形成方法では、人
為的に結晶を加工するため、加工サイズのばらつきを原
子スケールまで抑えることが困難である。
【０００６】また、装置が複雑となり、多段階の加工プ
ロセスが必要であるため、工業的生産に適さない。さら
に、多段階の加工プロセスにより、不純物の混入、転
位、原子空孔等の結晶欠陥の発生等による結晶品質の低
下が避けられない。
ロセスが必要であるため、工業的生産に適さない。さら
に、多段階の加工プロセスにより、不純物の混入、転
位、原子空孔等の結晶欠陥の発生等による結晶品質の低
下が避けられない。
【０００７】また、量子箱の組成の制御性が十分でな
く、所望のバンドギャップを有する量子箱を形成するこ
とが困難である。本発明の目的は、量子箱を有する半導
体装置の製造方法を提供することである。
く、所望のバンドギャップを有する量子箱を形成するこ
とが困難である。本発明の目的は、量子箱を有する半導
体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の一観点による
と、基板上に、成長温度を第１の温度としてＩＩＩ−Ｖ
族化合物半導体からなる半導体下層を形成する工程と、
前記半導体下層の表面上に、３次元的に量子閉じ込めを
行うＩＩＩ−Ｖ族化合物半導体からなる量子箱を形成す
る工程と、前記量子箱の表面を覆うように前記基板上の
全面に、成長温度を前記第１の温度よりも低い第２の温
度として、ＩＩＩ−Ｖ族化合物半導体からなる半導体上
層を形成する工程とを含む半導体装置の製造方法が提供
される。
と、基板上に、成長温度を第１の温度としてＩＩＩ−Ｖ
族化合物半導体からなる半導体下層を形成する工程と、
前記半導体下層の表面上に、３次元的に量子閉じ込めを
行うＩＩＩ−Ｖ族化合物半導体からなる量子箱を形成す
る工程と、前記量子箱の表面を覆うように前記基板上の
全面に、成長温度を前記第１の温度よりも低い第２の温
度として、ＩＩＩ−Ｖ族化合物半導体からなる半導体上
層を形成する工程とを含む半導体装置の製造方法が提供
される。
【０００９】量子箱の表面を覆う半導体上層の成長温度
を第１の温度よりも低くすると、半導体上層の成長中に
おける量子箱中の原子の拡散を抑制できる。本発明の他
の観点によると、前記量子箱を形成する工程が、前記半
導体下層が形成された前記基板を反応容器内に載置する
工程と、前記反応容器内に、前記半導体下層の格子定数
とは異なる格子定数のＩＩＩ−Ｖ族化合物半導体が成長
する条件で、ＩＩＩ族及びＶ族元素原料を交互供給し、
前記量子箱を含む量子箱層を形成する工程とを含む半導
体装置の製造方法が提供される。
を第１の温度よりも低くすると、半導体上層の成長中に
おける量子箱中の原子の拡散を抑制できる。本発明の他
の観点によると、前記量子箱を形成する工程が、前記半
導体下層が形成された前記基板を反応容器内に載置する
工程と、前記反応容器内に、前記半導体下層の格子定数
とは異なる格子定数のＩＩＩ−Ｖ族化合物半導体が成長
する条件で、ＩＩＩ族及びＶ族元素原料を交互供給し、
前記量子箱を含む量子箱層を形成する工程とを含む半導
体装置の製造方法が提供される。
【００１０】半導体下層の格子定数と異なる格子定数を
有するＩＩＩ−Ｖ族化合物半導体が成長する条件で成膜
を行うと、半導体下層の格子定数に近い格子定数を有す
る組成の領域中に、格子定数が大きく異なり大きな歪が
局在した領域が島状に形成される。この島状の領域が量
子箱として作用する。
有するＩＩＩ−Ｖ族化合物半導体が成長する条件で成膜
を行うと、半導体下層の格子定数に近い格子定数を有す
る組成の領域中に、格子定数が大きく異なり大きな歪が
局在した領域が島状に形成される。この島状の領域が量
子箱として作用する。
【００１１】本発明の他の観点によると、前記量子箱を
形成する工程が、前記半導体下層が形成された前記基板
を反応容器内に載置する工程と、分子線エピタキシ法に
よって、前記半導体下層の表面上に島状に点在し、前記
量子箱となるＩＩＩ−Ｖ族化合物半導体の微結晶体を形
成する工程とを含む請求項１に記載の半導体装置の製造
方法が提供される。
形成する工程が、前記半導体下層が形成された前記基板
を反応容器内に載置する工程と、分子線エピタキシ法に
よって、前記半導体下層の表面上に島状に点在し、前記
量子箱となるＩＩＩ−Ｖ族化合物半導体の微結晶体を形
成する工程とを含む請求項１に記載の半導体装置の製造
方法が提供される。
【００１２】島状に点在する微結晶体が量子効果を有す
る程度に小さければ、この微結晶体が量子箱として作用
する。本発明の他の観点によると、ＩＩＩ−Ｖ族化合物
半導体表面上に、３次元的に量子閉じ込めを行うＩＩＩ
−Ｖ族化合物半導体からなる量子箱を形成する工程と、
前記量子箱の表面を覆うように、成長温度を５７５℃以
下として、ＩＩＩ−Ｖ族化合物半導体からなる半導体上
層を形成する工程とを含む半導体装置の製造方法が提供
される。
る程度に小さければ、この微結晶体が量子箱として作用
する。本発明の他の観点によると、ＩＩＩ−Ｖ族化合物
半導体表面上に、３次元的に量子閉じ込めを行うＩＩＩ
−Ｖ族化合物半導体からなる量子箱を形成する工程と、
前記量子箱の表面を覆うように、成長温度を５７５℃以
下として、ＩＩＩ−Ｖ族化合物半導体からなる半導体上
層を形成する工程とを含む半導体装置の製造方法が提供
される。
【００１３】量子箱を形成した後、その上層に形成する
半導体層の成長温度を５７５℃以下とすることにより、
量子箱中の原子の拡散を抑制することができる。
半導体層の成長温度を５７５℃以下とすることにより、
量子箱中の原子の拡散を抑制することができる。
【００１４】
【発明の実施の形態】まず、図１〜図３を参照して、本
願発明者らの先の提案による半導体装置の積層構造及び
その作製方法について説明する。
願発明者らの先の提案による半導体装置の積層構造及び
その作製方法について説明する。
【００１５】図１は、実施例による方法で作製した半導
体積層構造を示す。ＧａＡｓ基板１上にＧａＡｓバッフ
ァ層２、量子箱５を有するＩｎＧａＡｓ層３、及びＧａ
Ａｓキャップ層４がこの順番にエピタキシャル成長して
いる。このように、量子箱５を有する層（以下、「量子
箱層」と呼ぶ）３が、バッファ層２とキャップ層４で挟
まれた構造とされている。
体積層構造を示す。ＧａＡｓ基板１上にＧａＡｓバッフ
ァ層２、量子箱５を有するＩｎＧａＡｓ層３、及びＧａ
Ａｓキャップ層４がこの順番にエピタキシャル成長して
いる。このように、量子箱５を有する層（以下、「量子
箱層」と呼ぶ）３が、バッファ層２とキャップ層４で挟
まれた構造とされている。
【００１６】図２は、図１に示す積層構造を形成するた
めの減圧ＭＯＣＶＤ（有機金属化学気相成長）装置の概
略を示す。ただし、結晶成長は、原料交互供給で行う。
なお、ＡＬＥ（原子層エピタキシャル成長）で行っても
よい。反応容器１０の下方にガス流路１５が開口し、ガ
ス流路１５から反応容器１０内に反応ガスが導入され
る。反応容器１０内に導入された反応ガスは反応容器１
０の上方に設けられたガス排気管１４から外部に排気さ
れる。
めの減圧ＭＯＣＶＤ（有機金属化学気相成長）装置の概
略を示す。ただし、結晶成長は、原料交互供給で行う。
なお、ＡＬＥ（原子層エピタキシャル成長）で行っても
よい。反応容器１０の下方にガス流路１５が開口し、ガ
ス流路１５から反応容器１０内に反応ガスが導入され
る。反応容器１０内に導入された反応ガスは反応容器１
０の上方に設けられたガス排気管１４から外部に排気さ
れる。
【００１７】反応容器１０内にはサセプタ１１が配置さ
れ、ガス流路１５の開口部に対向する面に基板１が保持
される。反応容器１０の周囲にはサセプタ１１を取り囲
むように高周波コイル１２が配置されており、サセプタ
１１及び基板１を高周波加熱することができる。
れ、ガス流路１５の開口部に対向する面に基板１が保持
される。反応容器１０の周囲にはサセプタ１１を取り囲
むように高周波コイル１２が配置されており、サセプタ
１１及び基板１を高周波加熱することができる。
【００１８】ガス流路２０からガス供給系にキャリアガ
ス及びパージガスとしてＨ2 ガスが供給される。ガス流
路２０から分岐したＨ2 ガス、及びガス流路２０から分
岐しＴＭＩＤＭＥＡ（トリメチルインジウムジメチルエ
チルアミンアダクト）をバブリングしたＨ2 ガスがそれ
ぞれマスフローコントローラＭＦＣを通してガス流路２
１に供給される。
ス及びパージガスとしてＨ2 ガスが供給される。ガス流
路２０から分岐したＨ2 ガス、及びガス流路２０から分
岐しＴＭＩＤＭＥＡ（トリメチルインジウムジメチルエ
チルアミンアダクト）をバブリングしたＨ2 ガスがそれ
ぞれマスフローコントローラＭＦＣを通してガス流路２
１に供給される。
【００１９】同様に、ガス流路２０から分岐したＨ2 ガ
ス、及びＴＭＧ（トリメチルガリウム）をバブリングし
たＨ2 ガスがそれぞれマスフローコントローラＭＦＣを
通してガス流路２２に供給される。
ス、及びＴＭＧ（トリメチルガリウム）をバブリングし
たＨ2 ガスがそれぞれマスフローコントローラＭＦＣを
通してガス流路２２に供給される。
【００２０】ガス流路２１、２２はガス切り換えバルブ
２５の入力側に接続されている。ガス切り換えバルブ２
５の出力側は、反応容器１０に反応ガスを供給するため
のガス流路１５及び排気用ガス流路２７に接続されてい
る。ガス切り換えバルブ２５でガス流路を切り換えるこ
とにより、ガス流路１５にＴＭＩＤＭＥＡを含んだＨ 2
ガスあるいはＴＭＧを含んだＨ2 ガス、またはその両方
を供給することができる。また、両方のガスを排気用ガ
ス流路２７に排気することもできる。
２５の入力側に接続されている。ガス切り換えバルブ２
５の出力側は、反応容器１０に反応ガスを供給するため
のガス流路１５及び排気用ガス流路２７に接続されてい
る。ガス切り換えバルブ２５でガス流路を切り換えるこ
とにより、ガス流路１５にＴＭＩＤＭＥＡを含んだＨ 2
ガスあるいはＴＭＧを含んだＨ2 ガス、またはその両方
を供給することができる。また、両方のガスを排気用ガ
ス流路２７に排気することもできる。
【００２１】ガス流路２０から分岐したＨ2 ガスがマス
フローコントローラＭＦＣを介してガス流路２３に供給
される。また、ガス流路２０から分岐したＨ2 ガス、及
びＡｓＨ3 （アルシン）がそれぞれマスフローコントロ
ーラＭＦＣを通してガス流路２４に供給される。
フローコントローラＭＦＣを介してガス流路２３に供給
される。また、ガス流路２０から分岐したＨ2 ガス、及
びＡｓＨ3 （アルシン）がそれぞれマスフローコントロ
ーラＭＦＣを通してガス流路２４に供給される。
【００２２】ガス流路２３、２４はガス切り換えバルブ
２６の入力側に接続されている。ガス切り換えバルブ２
６の出力側は、ガス切り換えバルブ２５と同様にガス流
路１５及び排気用ガス流路２８に接続されている。ガス
切り換えバルブ２６でガス流路を切り換えることによ
り、ガス流路１５にパージ用Ｈ2 ガスあるいはＡｓＨ3
とＨ2 の混合ガスを供給することができる。
２６の入力側に接続されている。ガス切り換えバルブ２
６の出力側は、ガス切り換えバルブ２５と同様にガス流
路１５及び排気用ガス流路２８に接続されている。ガス
切り換えバルブ２６でガス流路を切り換えることによ
り、ガス流路１５にパージ用Ｈ2 ガスあるいはＡｓＨ3
とＨ2 の混合ガスを供給することができる。
【００２３】次に、図２に示す減圧ＭＯＣＶＤ装置を使
用して図１に示す積層構造を形成する方法について説明
する。まず、ＧａＡｓ基板１をサセプタ１１に保持す
る。パージガスとしてＨ2 ガスを流しながら高周波コイ
ル１２でサセプタ１１を加熱し、基板温度を例えば６１
０℃とする。なお、反応容器１０内の圧力が２０００Ｐ
ａとなるように排気量を制御する。
用して図１に示す積層構造を形成する方法について説明
する。まず、ＧａＡｓ基板１をサセプタ１１に保持す
る。パージガスとしてＨ2 ガスを流しながら高周波コイ
ル１２でサセプタ１１を加熱し、基板温度を例えば６１
０℃とする。なお、反応容器１０内の圧力が２０００Ｐ
ａとなるように排気量を制御する。
【００２４】基板温度が６１０℃となったところでＴＭ
Ｇを含むＨ2 ガスを流量２５ｓｃｃｍ、ＡｓＨ3 とＨ2
の混合ガスを流量１００ｓｃｃｍの条件で供給し、厚さ
１００ｎｍのＧａＡｓバッファ層２をＭＯＣＶＤで堆積
する。このとき、ＴＭＧの温度は３．０℃に維持してお
く。
Ｇを含むＨ2 ガスを流量２５ｓｃｃｍ、ＡｓＨ3 とＨ2
の混合ガスを流量１００ｓｃｃｍの条件で供給し、厚さ
１００ｎｍのＧａＡｓバッファ層２をＭＯＣＶＤで堆積
する。このとき、ＴＭＧの温度は３．０℃に維持してお
く。
【００２５】次に、基板温度を例えば４６０℃とし、Ｔ
ＭＩＤＭＥＡ、ＴＭＧ及びＡｓＨ3を時間的に切り換え
て供給し、厚さ７ｎｍのＩｎＧａＡｓ量子箱層３を堆積
する。このとき、ＴＭＩＤＭＥＡの温度は１９．２℃、
ＴＭＧの温度は３．０℃に維持しておく。
ＭＩＤＭＥＡ、ＴＭＧ及びＡｓＨ3を時間的に切り換え
て供給し、厚さ７ｎｍのＩｎＧａＡｓ量子箱層３を堆積
する。このとき、ＴＭＩＤＭＥＡの温度は１９．２℃、
ＴＭＧの温度は３．０℃に維持しておく。
【００２６】図３は、ＴＭＩＤＭＥＡ、ＴＭＧ及びＡｓ
Ｈ3 の供給のタイムチャートを示す。まず、Ｈ2 ガスを
０．５秒間流し反応容器１０内をパージする。続いて、
ＴＭＩＤＭＥＡをバブリングしたＨ2 ガスを流量２００
ｓｃｃｍの条件で１．０秒間、続いてＴＭＧをバブリン
グしたＨ2 ガスを流量３５ｓｃｃｍの条件で０．１秒
間、ＡｓＨ3 とＨ2 の混合ガスを流量４００ｓｃｃｍの
条件で１０秒間供給する。上記ガス供給シーケンスを１
サイクルとしてガス供給を１２サイクル繰り返す。
Ｈ3 の供給のタイムチャートを示す。まず、Ｈ2 ガスを
０．５秒間流し反応容器１０内をパージする。続いて、
ＴＭＩＤＭＥＡをバブリングしたＨ2 ガスを流量２００
ｓｃｃｍの条件で１．０秒間、続いてＴＭＧをバブリン
グしたＨ2 ガスを流量３５ｓｃｃｍの条件で０．１秒
間、ＡｓＨ3 とＨ2 の混合ガスを流量４００ｓｃｃｍの
条件で１０秒間供給する。上記ガス供給シーケンスを１
サイクルとしてガス供給を１２サイクル繰り返す。
【００２７】続いて、ＧａＡｓバッファ層２の形成と同
一の条件で厚さ１００ｎｍのＧａＡｓキャップ層４を堆
積する。格子欠陥の発生を抑制するために、一般的にバ
ッファ層２及びキャップ層４の成長温度をなるべく高く
する。例えば、上述のように、成長温度を６１０℃とし
てバッファ層とキャップ層とを形成する。
一の条件で厚さ１００ｎｍのＧａＡｓキャップ層４を堆
積する。格子欠陥の発生を抑制するために、一般的にバ
ッファ層２及びキャップ層４の成長温度をなるべく高く
する。例えば、上述のように、成長温度を６１０℃とし
てバッファ層とキャップ層とを形成する。
【００２８】上記条件で堆積したＩｎＧａＡｓ量子箱層
３の平面ＴＥＭ（透過型電子顕微鏡）写真による観察を
行ったところ、図１に示すようにＩｎ組成の少ないＩｎ
ＧａＡｓ領域にＩｎ組成が多く直径約１０ｎｍ程度の島
状の領域５が散点状に形成されていることがわかった。
Ｉｎ組成の少ないＩｎＧａＡｓ領域とＩｎ組成の多い島
状領域に転位等の欠陥は発生していなかった。
３の平面ＴＥＭ（透過型電子顕微鏡）写真による観察を
行ったところ、図１に示すようにＩｎ組成の少ないＩｎ
ＧａＡｓ領域にＩｎ組成が多く直径約１０ｎｍ程度の島
状の領域５が散点状に形成されていることがわかった。
Ｉｎ組成の少ないＩｎＧａＡｓ領域とＩｎ組成の多い島
状領域に転位等の欠陥は発生していなかった。
【００２９】次に、ＩｎＧａＡｓ量子箱層３の断面のＴ
ＥＭ写真による観察を行ったところ、Ｉｎ組成の多い島
状領域は、図１に示すようにＩｎＧａＡｓ量子箱層３の
厚さ方向に押しつぶされた偏平球状であることがわかっ
た。
ＥＭ写真による観察を行ったところ、Ｉｎ組成の多い島
状領域は、図１に示すようにＩｎＧａＡｓ量子箱層３の
厚さ方向に押しつぶされた偏平球状であることがわかっ
た。
【００３０】図１に示すようにＩｎ組成の多い島状領域
が散点状に形成される理由は、以下のように考察され
る。ＴＭＩＤＭＥＡ、ＴＭＧ、及びＡｓＨ3 を時間的に
分割して供給すると、通常、形成されるＩｎＧａＡｓは
各構成元素の原料ガスの供給時間等によって定まるＩｎ
組成となる。
が散点状に形成される理由は、以下のように考察され
る。ＴＭＩＤＭＥＡ、ＴＭＧ、及びＡｓＨ3 を時間的に
分割して供給すると、通常、形成されるＩｎＧａＡｓは
各構成元素の原料ガスの供給時間等によって定まるＩｎ
組成となる。
【００３１】ＧａＡｓバッファ層の上にＩｎＧａＡｓ層
を堆積する場合に、Ｉｎ組成が均一のＩｎＧａＡｓ層が
全面に形成されるとすると、格子不整合のためＩｎＧａ
Ａｓ層に面内方向の歪が発生する。広い領域で下地のＧ
ａＡｓバッファ層と格子定数がほぼ整合するＩｎ組成の
少ない領域が形成され、局所的にＩｎ組成の多い領域が
散点状に形成される場合の歪エネルギは、ＩｎＧａＡｓ
層全面に歪が発生する場合の歪エネルギよりも低くなる
と考えられる。また、このＩｎ組成の多い領域が球状に
近いほど歪エネルギが低くなると考えられる。
を堆積する場合に、Ｉｎ組成が均一のＩｎＧａＡｓ層が
全面に形成されるとすると、格子不整合のためＩｎＧａ
Ａｓ層に面内方向の歪が発生する。広い領域で下地のＧ
ａＡｓバッファ層と格子定数がほぼ整合するＩｎ組成の
少ない領域が形成され、局所的にＩｎ組成の多い領域が
散点状に形成される場合の歪エネルギは、ＩｎＧａＡｓ
層全面に歪が発生する場合の歪エネルギよりも低くなる
と考えられる。また、このＩｎ組成の多い領域が球状に
近いほど歪エネルギが低くなると考えられる。
【００３２】上記のような理由から、図１に示すように
Ｉｎ組成の少ない領域の中にＩｎ組成の多い島状領域が
散点状に形成されると考えられる。このＩｎ組成の多い
島状領域は、周囲のＩｎ組成の少ない領域及び上下のＧ
ａＡｓバッファ層及びＧａＡｓキャップ層に比べてエネ
ルギギャップが小さいため、キャリアに対して３次元的
なポテンシャル井戸として働く。このようにして量子箱
５を有する量子箱層３が形成される。
Ｉｎ組成の少ない領域の中にＩｎ組成の多い島状領域が
散点状に形成されると考えられる。このＩｎ組成の多い
島状領域は、周囲のＩｎ組成の少ない領域及び上下のＧ
ａＡｓバッファ層及びＧａＡｓキャップ層に比べてエネ
ルギギャップが小さいため、キャリアに対して３次元的
なポテンシャル井戸として働く。このようにして量子箱
５を有する量子箱層３が形成される。
【００３３】このように、量子箱のＩｎ組成は量子箱層
内のその他の領域のＩｎ組成よりも多くなる。例えば、
アニール前において、量子箱以外の領域のＩｎ組成が約
０．１のとき、量子箱のＩｎ組成は約０．５であった。
量子箱以外の領域がＩｎをほとんど含まないＧａＡｓで
ある場合、量子箱部分のＩｎ組成は０．２〜０．３にな
るものと推測される。このように、量子箱のＩｎ組成
は、その他の部分のＩｎ組成より約０．２以上多い。た
だし、Ｉｎ組成の最大値は約０．７とするのが好まし
い。
内のその他の領域のＩｎ組成よりも多くなる。例えば、
アニール前において、量子箱以外の領域のＩｎ組成が約
０．１のとき、量子箱のＩｎ組成は約０．５であった。
量子箱以外の領域がＩｎをほとんど含まないＧａＡｓで
ある場合、量子箱部分のＩｎ組成は０．２〜０．３にな
るものと推測される。このように、量子箱のＩｎ組成
は、その他の部分のＩｎ組成より約０．２以上多い。た
だし、Ｉｎ組成の最大値は約０．７とするのが好まし
い。
【００３４】量子箱層に形成されるＩｎ組成の多い島状
部分が量子箱として機能するには、量子箱層の厚さが２
ｎｍ〜４０ｎｍ、さらには５ｎｍ〜２０ｎｍであること
が好ましい。このときに形成される量子箱の大きさは、
高さが量子箱層の厚さとほぼ等しく、横方向の広がり
は、高さよりもさらに大きくなる。
部分が量子箱として機能するには、量子箱層の厚さが２
ｎｍ〜４０ｎｍ、さらには５ｎｍ〜２０ｎｍであること
が好ましい。このときに形成される量子箱の大きさは、
高さが量子箱層の厚さとほぼ等しく、横方向の広がり
は、高さよりもさらに大きくなる。
【００３５】半導体表面上に、格子不整合な半導体層を
エピタキシャル成長すると、半導体層が均一な組成の場
合には、臨界厚以上の厚さの半導体層を形成することは
できない。上記実施例のように、エピタキシャル成長し
た膜が均一な組成ではなく、膜中に量子箱が散点状に形
成されることにより、格子不整合の程度から予測される
臨界厚以上の厚さの膜をエピタキシャル成長させること
ができる。
エピタキシャル成長すると、半導体層が均一な組成の場
合には、臨界厚以上の厚さの半導体層を形成することは
できない。上記実施例のように、エピタキシャル成長し
た膜が均一な組成ではなく、膜中に量子箱が散点状に形
成されることにより、格子不整合の程度から予測される
臨界厚以上の厚さの膜をエピタキシャル成長させること
ができる。
【００３６】上記方法で作製した半導体積層構造の量子
箱からのフォトルミネッセンス強度を測定したところ、
量子箱層３の上に形成するＧａＡｓ層４の成長時間を長
くするとフォトルミネッセンス強度が低下することを見
いだした。量子箱を有する半導体積層構造を光デバイス
に応用するためには、フォトルミネッセンス強度の低下
を抑制することが好ましい。
箱からのフォトルミネッセンス強度を測定したところ、
量子箱層３の上に形成するＧａＡｓ層４の成長時間を長
くするとフォトルミネッセンス強度が低下することを見
いだした。量子箱を有する半導体積層構造を光デバイス
に応用するためには、フォトルミネッセンス強度の低下
を抑制することが好ましい。
【００３７】フォトルミネッセンス強度が低下する理由
は、以下のように考えられる。ＩＩＩ−Ｖ族化合物半導
体中のＩＩＩ族元素は、通常８００〜９００℃程度で拡
散し、６００〜７００℃程度の温度ではほとんど拡散し
ない。しかし、量子箱層においては、量子箱中に歪エネ
ルギが集中して量子箱層全体の歪エネルギを減少させて
いる。すなわち、熱力学的なエネルギバランスによって
量子箱が形成されていると考えられる。
は、以下のように考えられる。ＩＩＩ−Ｖ族化合物半導
体中のＩＩＩ族元素は、通常８００〜９００℃程度で拡
散し、６００〜７００℃程度の温度ではほとんど拡散し
ない。しかし、量子箱層においては、量子箱中に歪エネ
ルギが集中して量子箱層全体の歪エネルギを減少させて
いる。すなわち、熱力学的なエネルギバランスによって
量子箱が形成されていると考えられる。
【００３８】６００〜７００℃程度の温度でこのエネル
ギバランスが崩れ、通常の状態に比べて拡散が起こりや
すくなっていると考えられる。すなわち、歪エネルギが
拡散の活性化エネルギを低下させていると考えられる。
このため、量子箱層よりも上層の半導体層形成中にＩｎ
原子が拡散し、量子箱の大きさが拡大するか、もしくは
量子箱が消滅すると考えられる。
ギバランスが崩れ、通常の状態に比べて拡散が起こりや
すくなっていると考えられる。すなわち、歪エネルギが
拡散の活性化エネルギを低下させていると考えられる。
このため、量子箱層よりも上層の半導体層形成中にＩｎ
原子が拡散し、量子箱の大きさが拡大するか、もしくは
量子箱が消滅すると考えられる。
【００３９】次に、図４〜図７を参照して、本発明の実
施の一形態について説明する。図４は、実施の一形態に
よる半導体積層構造の断面図を示す。ＧａＡｓ基板３０
上に、図２に示す減圧ＣＶＤ装置を用いて厚さ１００ｎ
ｍのＧａＡｓバッファ層３１、ＩｎＧａＡｓ量子箱層３
２を形成し、その上にＩｎＧａＰ層３３を形成する。Ｉ
ｎＧａＡｓ量子箱層３２中に、量子箱３４が形成され
る。ＧａＡｓバッファ層３１は、原料としてＴＭＧとＡ
ｓＨ3 を用い、成長温度を６１０℃として形成される。
ＩｎＧａＡｓ量子箱層３２は、成長温度を４６０℃と
し、図３に示すタイムチャートに従って各原料の交互供
給を１２サイクル繰り返して形成される。ＩｎＧａＰ層
３３は、原料としてトリメチルインジウム（ＴＭＩ）、
トリエチルガリウム（ＴＥＧ）、及びフォスフィン（Ｐ
Ｈ3 ）を用い、成長温度を５６０〜５９０℃とし、成長
速度が１μｍ／ｈとなる条件で形成される。
施の一形態について説明する。図４は、実施の一形態に
よる半導体積層構造の断面図を示す。ＧａＡｓ基板３０
上に、図２に示す減圧ＣＶＤ装置を用いて厚さ１００ｎ
ｍのＧａＡｓバッファ層３１、ＩｎＧａＡｓ量子箱層３
２を形成し、その上にＩｎＧａＰ層３３を形成する。Ｉ
ｎＧａＡｓ量子箱層３２中に、量子箱３４が形成され
る。ＧａＡｓバッファ層３１は、原料としてＴＭＧとＡ
ｓＨ3 を用い、成長温度を６１０℃として形成される。
ＩｎＧａＡｓ量子箱層３２は、成長温度を４６０℃と
し、図３に示すタイムチャートに従って各原料の交互供
給を１２サイクル繰り返して形成される。ＩｎＧａＰ層
３３は、原料としてトリメチルインジウム（ＴＭＩ）、
トリエチルガリウム（ＴＥＧ）、及びフォスフィン（Ｐ
Ｈ3 ）を用い、成長温度を５６０〜５９０℃とし、成長
速度が１μｍ／ｈとなる条件で形成される。
【００４０】図５は、図４の半導体積層構造の量子箱３
４からのフォトルミネッセンス（ＰＬ）強度とＩｎＧａ
Ｐ層３３の成長時間との関係を示す。横軸はＩｎＧａＰ
層３３の成長時間を単位「分」で表し、縦軸は、ＰＬ強
度をＩｎＧａＰ層３３の成長時間が０分の時を１とした
相対値で表す。図中の記号○、□、●及び■は、それぞ
れＩｎＧａＰ層３３の成長温度を５６０℃、５７０℃、
５８０℃及び５９０℃とした場合のＰＬ強度を示す。
４からのフォトルミネッセンス（ＰＬ）強度とＩｎＧａ
Ｐ層３３の成長時間との関係を示す。横軸はＩｎＧａＰ
層３３の成長時間を単位「分」で表し、縦軸は、ＰＬ強
度をＩｎＧａＰ層３３の成長時間が０分の時を１とした
相対値で表す。図中の記号○、□、●及び■は、それぞ
れＩｎＧａＰ層３３の成長温度を５６０℃、５７０℃、
５８０℃及び５９０℃とした場合のＰＬ強度を示す。
【００４１】ＩｎＧａＰ層３３の成長温度を５６０℃と
した場合には、成長時間を長くしてもＰＬ強度がほとん
ど低下しない。ＩｎＧａＰ層３３の成長温度を５７０℃
とした場合には、成長時間を長くするに従ってＰＬ強度
が徐々に低下するが、低下量は少ない。成長時間を約５
０分とすると、ＩｎＧａＰ層を形成しない場合に比べて
ＰＬ強度が約１５％低下する。
した場合には、成長時間を長くしてもＰＬ強度がほとん
ど低下しない。ＩｎＧａＰ層３３の成長温度を５７０℃
とした場合には、成長時間を長くするに従ってＰＬ強度
が徐々に低下するが、低下量は少ない。成長時間を約５
０分とすると、ＩｎＧａＰ層を形成しない場合に比べて
ＰＬ強度が約１５％低下する。
【００４２】ＩｎＧａＰ層３３の成長温度を５８０℃も
しくは５９０℃とすると、成長時間が長くなるに従って
ＰＬ強度が大きく低下する。例えば、成長温度を５８０
℃、５９０℃とした場合には、ＩｎＧａＰ層３３の成長
時間が約６０分のときＩｎＧａＰ層を形成しない場合に
比べてＰＬ強度がそれぞれ約８０％、９５％低下する。
ＰＬ強度の低下は、結晶性が劣化し非発光再結合中心が
増加したためと考えられる。
しくは５９０℃とすると、成長時間が長くなるに従って
ＰＬ強度が大きく低下する。例えば、成長温度を５８０
℃、５９０℃とした場合には、ＩｎＧａＰ層３３の成長
時間が約６０分のときＩｎＧａＰ層を形成しない場合に
比べてＰＬ強度がそれぞれ約８０％、９５％低下する。
ＰＬ強度の低下は、結晶性が劣化し非発光再結合中心が
増加したためと考えられる。
【００４３】図６は、図４の半導体積層構造の量子箱３
４からのＰＬ波長とＩｎＧａＰ層３３の成長時間との関
係を示す。横軸はＩｎＧａＰ層３３の成長時間を単位
「分」で表し、縦軸は、ＰＬ波長を単位μｍで表す。図
中の記号○、□、●及び■は、それぞれＩｎＧａＰ層３
３の成長温度を５６０℃、５７０℃、５８０℃及び５９
０℃とした場合のＰＬ波長を示す。
４からのＰＬ波長とＩｎＧａＰ層３３の成長時間との関
係を示す。横軸はＩｎＧａＰ層３３の成長時間を単位
「分」で表し、縦軸は、ＰＬ波長を単位μｍで表す。図
中の記号○、□、●及び■は、それぞれＩｎＧａＰ層３
３の成長温度を５６０℃、５７０℃、５８０℃及び５９
０℃とした場合のＰＬ波長を示す。
【００４４】ＩｎＧａＰ層３３の成長温度を５６０℃と
した場合には、成長時間を長くしてもＰＬ波長が約１．
３５μｍのままほとんど変化しない。ＩｎＧａＰ層３３
の成長温度を５７０℃とした場合には、成長時間を長く
するに従ってＰＬ波長が徐々に短くなるが、その変化量
は少ない。成長時間を０分から約６０分まで変化させる
と、ＰＬ波長が１．３５μｍから１．３３μｍまで徐々
に短くなる。
した場合には、成長時間を長くしてもＰＬ波長が約１．
３５μｍのままほとんど変化しない。ＩｎＧａＰ層３３
の成長温度を５７０℃とした場合には、成長時間を長く
するに従ってＰＬ波長が徐々に短くなるが、その変化量
は少ない。成長時間を０分から約６０分まで変化させる
と、ＰＬ波長が１．３５μｍから１．３３μｍまで徐々
に短くなる。
【００４５】ＩｎＧａＰ層３３の成長温度を５８０℃も
しくは５９０℃とすると、成長時間が長くなるに従って
ＰＬ波長が大きく変化する。例えば、成長温度を５８０
℃、５９０℃とした場合には、ＩｎＧａＰ層３３の成長
時間を０分から約６０分まで変化させると、ＰＬ波長が
それぞれ１．３５μｍから１．１７μｍ、及び１．３５
μｍから１．１５μｍまで変化する。
しくは５９０℃とすると、成長時間が長くなるに従って
ＰＬ波長が大きく変化する。例えば、成長温度を５８０
℃、５９０℃とした場合には、ＩｎＧａＰ層３３の成長
時間を０分から約６０分まで変化させると、ＰＬ波長が
それぞれ１．３５μｍから１．１７μｍ、及び１．３５
μｍから１．１５μｍまで変化する。
【００４６】ＰＬ波長の変化は、量子箱中のＩｎが拡散
して量子箱の大きさが大きくなったためと考えられる。
図５及び図６から、量子箱を発光素子として使用するた
めには、量子箱層を形成した後その上層に形成する半導
体層の成長温度を５７５℃以下とすることが好ましいと
考えられる。
して量子箱の大きさが大きくなったためと考えられる。
図５及び図６から、量子箱を発光素子として使用するた
めには、量子箱層を形成した後その上層に形成する半導
体層の成長温度を５７５℃以下とすることが好ましいと
考えられる。
【００４７】次に、図７〜図９を参照して実施の他の形
態について説明する。図４では、量子箱が量子箱層と同
時に形成される場合を説明したが、半導体表面上に微結
晶体が島状に形成される場合もある。島状に成長した微
結晶体の大きさが、量子効果が現れる程度まで小さけれ
ば、微結晶体が量子箱として作用する。
態について説明する。図４では、量子箱が量子箱層と同
時に形成される場合を説明したが、半導体表面上に微結
晶体が島状に形成される場合もある。島状に成長した微
結晶体の大きさが、量子効果が現れる程度まで小さけれ
ば、微結晶体が量子箱として作用する。
【００４８】図７は、微結晶体が半導体表面上に島状に
形成された半導体積層構造の断面図を示す。ＧａＡｓ基
板４０の表面上に厚さ１００ｎｍのＧａＡｓバッファ層
４１が形成されている。ＧａＡｓバッファ層４１の表面
上に、成長温度を５５０℃とし、ＭＢＥによりＩｎ0.5
Ｇａ0.5 Ａｓ層が成長する条件で原料を供給すると、島
状に微結晶体４２が形成される。なお、成長温度を４４
０〜５８０℃としてもよい。微結晶体４２及び基板４１
の露出した表面を覆うように、成長温度を５８０℃〜６
１０℃とし、成長速度が１μｍ／ｈとなる条件でＩｎＧ
ａＰ層４３を形成する。
形成された半導体積層構造の断面図を示す。ＧａＡｓ基
板４０の表面上に厚さ１００ｎｍのＧａＡｓバッファ層
４１が形成されている。ＧａＡｓバッファ層４１の表面
上に、成長温度を５５０℃とし、ＭＢＥによりＩｎ0.5
Ｇａ0.5 Ａｓ層が成長する条件で原料を供給すると、島
状に微結晶体４２が形成される。なお、成長温度を４４
０〜５８０℃としてもよい。微結晶体４２及び基板４１
の露出した表面を覆うように、成長温度を５８０℃〜６
１０℃とし、成長速度が１μｍ／ｈとなる条件でＩｎＧ
ａＰ層４３を形成する。
【００４９】図８は、図７の半導体積層構造の微結晶体
４２からのＰＬ強度とＩｎＧａＰ層４３の成長時間との
関係を図５と同様に示す。図中の記号○、□、●及び■
は、それぞれＩｎＧａＰ層４３の成長温度を５８０℃、
５９０℃、６００℃及び６１０℃とした場合のＰＬ強度
を示す。
４２からのＰＬ強度とＩｎＧａＰ層４３の成長時間との
関係を図５と同様に示す。図中の記号○、□、●及び■
は、それぞれＩｎＧａＰ層４３の成長温度を５８０℃、
５９０℃、６００℃及び６１０℃とした場合のＰＬ強度
を示す。
【００５０】ＩｎＧａＰ層４３の成長温度が５８０℃及
び５９０℃のときは、成長時間を長くしてもＰＬ強度の
低下量が少ない。ＩｎＧａＰ層４３の成長温度を６００
℃及び６１０℃とすると、成長時間が長くなるに従って
ＰＬ強度が大きく低下する。
び５９０℃のときは、成長時間を長くしてもＰＬ強度の
低下量が少ない。ＩｎＧａＰ層４３の成長温度を６００
℃及び６１０℃とすると、成長時間が長くなるに従って
ＰＬ強度が大きく低下する。
【００５１】図９は、図７の半導体積層構造の微結晶体
４２からのＰＬ波長とＩｎＧａＰ層４３の成長時間との
関係を図６と同様に示す。図中の記号○、□、●及び■
は、それぞれＩｎＧａＰ層４３の成長温度を５８０℃、
５９０℃、６００℃及び６１０℃とした場合のＰＬ波長
を示す。
４２からのＰＬ波長とＩｎＧａＰ層４３の成長時間との
関係を図６と同様に示す。図中の記号○、□、●及び■
は、それぞれＩｎＧａＰ層４３の成長温度を５８０℃、
５９０℃、６００℃及び６１０℃とした場合のＰＬ波長
を示す。
【００５２】ＩｎＧａＰ層４３の成長温度が５８０℃及
び５９０℃のときは、成長時間を長くしてもＰＬ波長の
変化量が少ない。ＩｎＧａＰ層３３の成長温度を６００
℃及び６１０℃とすると、成長時間を長くするに従って
ＰＬ波長が大きく短波長側に変化する。
び５９０℃のときは、成長時間を長くしてもＰＬ波長の
変化量が少ない。ＩｎＧａＰ層３３の成長温度を６００
℃及び６１０℃とすると、成長時間を長くするに従って
ＰＬ波長が大きく短波長側に変化する。
【００５３】図８及び図９から、成長温度を５５０℃と
してＭＢＥにより量子箱を形成した場合には、量子箱の
上層に形成する半導体層の成長温度を５９５℃以下とす
ることが好ましいと考えられる。
してＭＢＥにより量子箱を形成した場合には、量子箱の
上層に形成する半導体層の成長温度を５９５℃以下とす
ることが好ましいと考えられる。
【００５４】上述のように、量子箱を形成した後、その
上層に形成する半導体層の成長温度をなるべく低くする
ことが好ましい。ただし、下地表面上に単結晶がエピタ
キシャル成長する温度以上とする。一方、量子箱よりも
下層の半導体層の成長温度は、格子欠陥の発生を抑制し
良好な結晶を得られる温度とすることが好ましい。すな
わち、量子箱よりも上層の半導体層の成長温度を量子箱
よりも下層の半導体層の成長温度よりも低くすることが
好ましいといえる。
上層に形成する半導体層の成長温度をなるべく低くする
ことが好ましい。ただし、下地表面上に単結晶がエピタ
キシャル成長する温度以上とする。一方、量子箱よりも
下層の半導体層の成長温度は、格子欠陥の発生を抑制し
良好な結晶を得られる温度とすることが好ましい。すな
わち、量子箱よりも上層の半導体層の成長温度を量子箱
よりも下層の半導体層の成長温度よりも低くすることが
好ましいといえる。
【００５５】例えば、量子箱よりも下層の半導体層とし
て、ＩｎＧａＰを用いる場合は、その成長温度を６３０
℃以上、より好ましくは６７０℃以上とし、ＡｌＧａＩ
ｎＰを用いる場合には、その成長温度を７００℃以上、
より好ましくは７３０℃以上とし、ＩｎＧａＡｓＰを用
いる場合には、その成長温度を６１５℃以上とする。
て、ＩｎＧａＰを用いる場合は、その成長温度を６３０
℃以上、より好ましくは６７０℃以上とし、ＡｌＧａＩ
ｎＰを用いる場合には、その成長温度を７００℃以上、
より好ましくは７３０℃以上とし、ＩｎＧａＡｓＰを用
いる場合には、その成長温度を６１５℃以上とする。
【００５６】図７に示す半導体積層構造の場合に、量子
箱の上層に形成する半導体層の成長温度の好適範囲の上
限が、図４に示す半導体積層構造の場合よりも高い理由
は、以下のように考えられる。図４及び図７に示す半導
体積層構造の量子箱上層を形成しないときのＰＬ波長
は、それぞれ図６及び図９に示すように、約１．３５μ
ｍ及び１．１５μｍである。これは、図７に示す半導体
積層構造の量子箱のＩｎ組成が、図４に示す量子箱のＩ
ｎ組成よりも少ないことを表している。
箱の上層に形成する半導体層の成長温度の好適範囲の上
限が、図４に示す半導体積層構造の場合よりも高い理由
は、以下のように考えられる。図４及び図７に示す半導
体積層構造の量子箱上層を形成しないときのＰＬ波長
は、それぞれ図６及び図９に示すように、約１．３５μ
ｍ及び１．１５μｍである。これは、図７に示す半導体
積層構造の量子箱のＩｎ組成が、図４に示す量子箱のＩ
ｎ組成よりも少ないことを表している。
【００５７】Ｉｎ組成が少ないほど格子定数がＧａＡｓ
の格子定数に近づくため、図７に示す量子箱の歪量が図
４に示す量子箱の歪量よりも小さいと考えられる。歪量
が小さいほど熱的に安定であり、Ｉｎ原子が拡散しにく
い。このため、図７に示す量子箱の方が図４に示す量子
箱よりも熱的に安定であるため、量子箱上層の成長温度
の好適な範囲の上限が高いと考えられる。
の格子定数に近づくため、図７に示す量子箱の歪量が図
４に示す量子箱の歪量よりも小さいと考えられる。歪量
が小さいほど熱的に安定であり、Ｉｎ原子が拡散しにく
い。このため、図７に示す量子箱の方が図４に示す量子
箱よりも熱的に安定であるため、量子箱上層の成長温度
の好適な範囲の上限が高いと考えられる。
【００５８】次に、図１０を参照して、量子箱を利用し
た半導体レーザ装置について説明する。図１０は、活性
層に量子箱が形成された半導体レーザ装置を示す。ｎ型
ＧａＡｓ基板５０上に、厚さ２００ｎｍのｎ型ＩｎＧａ
Ａｓバッファ層５１、厚さ４００ｎｍのｎ型ＩｎＧａＰ
バッファ層５２、厚さ５０ｎｍのｎ型ＧａＡｓＰクラッ
ド層５３、厚さ１０ｎｍの真性ＧａＡｓＰガイド層５
４、真性ＩｎＧａＡｓ活性層５５、厚さ１０ｎｍの真性
ＧａＡｓＰガイド層５６、厚さ５０ｎｍのｐ型ＧａＡｓ
Ｐクラッド層５７、厚さ４００ｎｍのｐ型ＩｎＧａＰコ
ンタクト層５８がこの順番に積層されている。
た半導体レーザ装置について説明する。図１０は、活性
層に量子箱が形成された半導体レーザ装置を示す。ｎ型
ＧａＡｓ基板５０上に、厚さ２００ｎｍのｎ型ＩｎＧａ
Ａｓバッファ層５１、厚さ４００ｎｍのｎ型ＩｎＧａＰ
バッファ層５２、厚さ５０ｎｍのｎ型ＧａＡｓＰクラッ
ド層５３、厚さ１０ｎｍの真性ＧａＡｓＰガイド層５
４、真性ＩｎＧａＡｓ活性層５５、厚さ１０ｎｍの真性
ＧａＡｓＰガイド層５６、厚さ５０ｎｍのｐ型ＧａＡｓ
Ｐクラッド層５７、厚さ４００ｎｍのｐ型ＩｎＧａＰコ
ンタクト層５８がこの順番に積層されている。
【００５９】ＧａＡｓＰガイド層５４とＩｎＧａＡｓ活
性層５５との間、及びＩｎＧａＡｓ活性層５５とＧａＡ
ｓＰガイド層５６との間が格子不整合とされている。そ
の他の層は格子整合している。
性層５５との間、及びＩｎＧａＡｓ活性層５５とＧａＡ
ｓＰガイド層５６との間が格子不整合とされている。そ
の他の層は格子整合している。
【００６０】ＧａＡｓＰガイド層５４とＩｎＧａＡｓ活
性層５５との間の格子不整合により、活性層５５の中に
Ｉｎ組成の高い量子箱５５ａが形成される。活性層５５
に注入された電子及び正孔は、バンドギャップの小さい
量子箱の中に入り、量子箱のエネルギ状態を占める。量
子箱５５ａ内で電子正孔対が再結合してエネルギ状態が
空きになると、他の電子及び正孔が量子箱５５ａの中に
入る。
性層５５との間の格子不整合により、活性層５５の中に
Ｉｎ組成の高い量子箱５５ａが形成される。活性層５５
に注入された電子及び正孔は、バンドギャップの小さい
量子箱の中に入り、量子箱のエネルギ状態を占める。量
子箱５５ａ内で電子正孔対が再結合してエネルギ状態が
空きになると、他の電子及び正孔が量子箱５５ａの中に
入る。
【００６１】このように、量子箱内で電子正孔対が再結
合して発光することにより、温度特性の優れた半導体レ
ーザ装置を実現することが可能になる。上記実施の形態
では、量子箱の下地表面としてＧａＡｓ、量子箱として
ＩｎＧａＡｓを使用した場合について説明したが、下地
表面と量子箱との間で一定の格子不整合が生じるような
組み合わせであればその他の材料を用いてもよい。例え
ば、基板、バッファ層とキャップ層、及び量子箱層の材
料として表１に示すような組み合わせとしてもよい。バ
ッファ層と量子箱層との構成元素が等しい組み合わせの
場合には、各構成元素の組成比を変えることにより格子
定数に差を設けることができる。
合して発光することにより、温度特性の優れた半導体レ
ーザ装置を実現することが可能になる。上記実施の形態
では、量子箱の下地表面としてＧａＡｓ、量子箱として
ＩｎＧａＡｓを使用した場合について説明したが、下地
表面と量子箱との間で一定の格子不整合が生じるような
組み合わせであればその他の材料を用いてもよい。例え
ば、基板、バッファ層とキャップ層、及び量子箱層の材
料として表１に示すような組み合わせとしてもよい。バ
ッファ層と量子箱層との構成元素が等しい組み合わせの
場合には、各構成元素の組成比を変えることにより格子
定数に差を設けることができる。
【００６２】
【表１】 また、基板としてＩｎＳｂを用いることもできる。
【００６３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６４】
【発明の効果】以上説明したように、本発明によれば、
比較的簡単な製造工程で、原子サイズの均一性を有し、
高い結晶品質を持った量子箱を形成することができる。
この量子箱を半導体装置に適用することにより、半導体
装置の集積度の向上及び機能の向上を図ることが可能に
なる。
比較的簡単な製造工程で、原子サイズの均一性を有し、
高い結晶品質を持った量子箱を形成することができる。
この量子箱を半導体装置に適用することにより、半導体
装置の集積度の向上及び機能の向上を図ることが可能に
なる。
【図１】先の提案による半導体積層構造の断面図であ
る。
る。
【図２】実施の一形態による半導体積層構造の作製に使
用した減圧ＭＯＣＶＤ装置の概略図である。
用した減圧ＭＯＣＶＤ装置の概略図である。
【図３】実施の一形態による半導体積層構造の量子箱層
形成工程における反応ガス供給のタイムチャートであ
る。
形成工程における反応ガス供給のタイムチャートであ
る。
【図４】実施の一形態による半導体積層構造の断面図で
ある。
ある。
【図５】図４に示す半導体積層構造の量子箱からのＰＬ
強度と量子箱の上層の成長時間との関係を示すグラフで
ある。
強度と量子箱の上層の成長時間との関係を示すグラフで
ある。
【図６】図４に示す半導体積層構造の量子箱からのＰＬ
波長と量子箱の上層の成長時間との関係を示すグラフで
ある。
波長と量子箱の上層の成長時間との関係を示すグラフで
ある。
【図７】実施の他の形態による半導体積層構造の断面図
である。
である。
【図８】図７に示す半導体積層構造の量子箱からのＰＬ
強度と量子箱の上層の成長時間との関係を示すグラフで
ある。
強度と量子箱の上層の成長時間との関係を示すグラフで
ある。
【図９】図７に示す半導体積層構造の量子箱からのＰＬ
波長と量子箱の上層の成長時間との関係を示すグラフで
ある。
波長と量子箱の上層の成長時間との関係を示すグラフで
ある。
【図１０】実施の一形態による半導体積層構造を利用し
た半導体レーザ装置の断面図である。
た半導体レーザ装置の断面図である。
１、３０、４０ ＧａＡｓ基板 ２、３１ ＧａＡｓバッファ層 ３、３２ ＩｎＧａＡｓ量子箱層 ４ ＧａＡｓキャップ層 ５、３４、４２ 量子箱 １０ 反応容器 １１ サセプタ １２ 高周波コイル １４ ガス排気管 １５、２０、２１、２２、２３、２４ ガス流路 ２５、２８ ガス切り換えバルブ ３３、４３ ＩｎＧａＰ層
Claims (7)
- 【請求項１】 基板上に、成長温度を第１の温度として
ＩＩＩ−Ｖ族化合物半導体からなる半導体下層を形成す
る工程と、 前記半導体下層の表面上に、３次元的に量子閉じ込めを
行うＩＩＩ−Ｖ族化合物半導体からなる量子箱を形成す
る工程と、 前記量子箱の表面を覆うように前記基板上の全面に、成
長温度を前記第１の温度よりも低い第２の温度として、
ＩＩＩ−Ｖ族化合物半導体からなる半導体上層を形成す
る工程とを含む半導体装置の製造方法。 - 【請求項２】 前記量子箱を形成する工程が、 前記半導体下層が形成された前記基板を反応容器内に載
置する工程と、 前記反応容器内に、前記半導体下層の格子定数とは異な
る格子定数のＩＩＩ−Ｖ族化合物半導体が成長する条件
で、ＩＩＩ族及びＶ族元素原料を交互供給し、前記量子
箱を含む量子箱層を形成する工程とを含む請求項１に記
載の半導体装置の製造方法。 - 【請求項３】 前記量子箱を形成する工程における前記
量子箱の成長温度が４２０〜４８０℃であり、 前記半導体上層を形成する工程における前記半導体上層
の成長温度が５７５℃以下である請求項２に記載の半導
体装置の製造方法。 - 【請求項４】 前記量子箱を形成する工程が、 前記半導体下層が形成された前記基板を反応容器内に載
置する工程と、 分子線エピタキシ法によって、前記半導体下層の表面上
に島状に点在し、前記量子箱となるＩＩＩ−Ｖ族化合物
半導体の微結晶体を形成する工程とを含む請求項１に記
載の半導体装置の製造方法。 - 【請求項５】 前記微結晶体を形成する工程における前
記微結晶体の成長温度が４４０〜５８０℃である請求項
４に記載の半導体装置の製造方法。 - 【請求項６】 前記半導体上層を形成する工程における
前記半導体上層の成長温度が５９５℃以下である請求項
５に記載の半導体装置の製造方法。 - 【請求項７】 ＩＩＩ−Ｖ族化合物半導体表面上に、３
次元的に量子閉じ込めを行うＩＩＩ−Ｖ族化合物半導体
からなる量子箱を形成する工程と、 前記量子箱の表面を覆うように、成長温度を５７５℃以
下として、ＩＩＩ−Ｖ族化合物半導体からなる半導体上
層を形成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21746695A JPH0964476A (ja) | 1995-08-25 | 1995-08-25 | ３次元量子閉じ込めを利用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21746695A JPH0964476A (ja) | 1995-08-25 | 1995-08-25 | ３次元量子閉じ込めを利用した半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964476A true JPH0964476A (ja) | 1997-03-07 |
Family
ID=16704680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21746695A Pending JPH0964476A (ja) | 1995-08-25 | 1995-08-25 | ３次元量子閉じ込めを利用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964476A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
| EP2568329A2 (en) | 2002-09-19 | 2013-03-13 | Fujitsu Limited | Wavelength conversion device based on optical four wave mixing |
-
1995
- 1995-08-25 JP JP21746695A patent/JPH0964476A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2568329A2 (en) | 2002-09-19 | 2013-03-13 | Fujitsu Limited | Wavelength conversion device based on optical four wave mixing |
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3468866B2 (ja) | ３次元量子閉じ込めを利用した半導体装置 | |
| US6852161B2 (en) | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| US5866440A (en) | Method of making compound semiconductor light emitting device having evaporation preventing layer Alx Ga.sub.(1-x) N | |
| US5399522A (en) | Method of growing compound semiconductor | |
| US5945690A (en) | Compound semiconductor device | |
| JPH07118450B2 (ja) | 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造 | |
| JP4707475B2 (ja) | 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板 | |
| WO2002017369A1 (en) | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| JPH1079501A (ja) | 量子ドット形成方法及び量子ドット構造体 | |
| JP4333426B2 (ja) | 化合物半導体の製造方法、及び半導体装置の製造方法 | |
| JP2012204540A (ja) | 半導体装置およびその製造方法 | |
| JPH0964476A (ja) | ３次元量子閉じ込めを利用した半導体装置の製造方法 | |
| JP5071484B2 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
| JPH08307015A (ja) | ３次元量子閉じ込めを利用した半導体装置の製造方法 | |
| JPH0992814A (ja) | ３次元量子閉じ込めを利用した半導体装置の製造方法 | |
| JP3534879B2 (ja) | ３次元量子閉じ込めを利用した半導体装置 | |
| JP2007157842A (ja) | Ｉｉｉ−ｖ化合物半導体を成長する方法 | |
| JPH05226257A (ja) | 気相の成長方法及び光励起気相成長装置 | |
| JPS6317293A (ja) | 化合物半導体薄膜形成法 | |
| JP4862749B2 (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| JP5573819B2 (ja) | Ｉｉｉ−ｖ化合物半導体光素子を作製する方法 | |
| KR20100057365A (ko) | 에피택셜 성장 방법 및 이를 이용한 질화물계 발광소자 | |
| JP2953955B2 (ja) | 化合物半導体の選択成長方法及び選択埋め込み成長方法 | |
| JPH09260634A (ja) | 半導体装置及びその製造方法 | |
| JPH11186536A (ja) | 半導体量子ドット素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |