JP4333426B2 - 化合物半導体の製造方法、及び半導体装置の製造方法 - Google Patents

化合物半導体の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4333426B2
JP4333426B2 JP2004081241A JP2004081241A JP4333426B2 JP 4333426 B2 JP4333426 B2 JP 4333426B2 JP 2004081241 A JP2004081241 A JP 2004081241A JP 2004081241 A JP2004081241 A JP 2004081241A JP 4333426 B2 JP4333426 B2 JP 4333426B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
buffer layer
manufacturing
layer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004081241A
Other languages
English (en)
Other versions
JP2005268647A (ja
Inventor
泰雄 里
智公 日野
啓修 成井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004081241A priority Critical patent/JP4333426B2/ja
Priority to TW094107072A priority patent/TWI281197B/zh
Priority to US11/079,405 priority patent/US7575946B2/en
Priority to KR1020050022583A priority patent/KR101096331B1/ko
Priority to CNA2005100557938A priority patent/CN1670917A/zh
Publication of JP2005268647A publication Critical patent/JP2005268647A/ja
Application granted granted Critical
Publication of JP4333426B2 publication Critical patent/JP4333426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、化合物半導体の製造方法、及び半導体装置の製造方法、特に基体に対して２％以上の格子不整合性を有する化合物半導体層を有する化合物半導体の製造方法と、この化合物半導体を有する半導体装置の製造方法に関する。
従来、対象波長帯を１．３μｍとする光学デバイスや、高電子移動度トランジスタ等の半導体装置を構成する半導体は、その基体として、ＩｎＧａＡｓ等の化合物半導体による化合物半導体層との格子整合がとれるＩｎＰ基板が用いられてきた。
しかし、ＩｎＰは高価であり、また、きわめて柔らかく取り扱いにくいことから、半導体の基体として用いることに問題がある。
このため、近年、ＧａＡｓ基板を基体として用いる試みがなされているが、ＧａＡｓ基板上に、これと格子定数の異なる半導体結晶を成長させることは格子の不整合を伴うことから、この格子不整合によって多数の結晶欠陥が発生し、結晶性の低下が進行する。
この、半導体の製造における結晶欠陥の発生と、これによる結晶性の低下は、各種半導体或いは半導体装置を構成した場合に、特性劣化、不良品の発生率を高める。
例えば、半導体レーザによる発光素子、半導体発光装置を構成した場合には、非発光再結合による発光効率の低下のみならず、動作中に欠陥が増殖し、素子及び装置の短寿命化が問題となる。
また、例えば、フォトダイオードによる受光素子、半導体受光装置を構成した場合には、非発光再結合に基づくキャリアトラップによって、受光に対する応答速度の低下、出力低下を来す。
これに対し、基板と化合物半導体層との間に格子不整合がある半導体の製造において、化合物半導体層の形成に先立って、図１０に概略断面図を示すような、基板と化合物半導体層との格子不整合を緩和する傾斜組成型のバッファ層を基板上に形成し、この上に化合物半導体層を形成することによって、格子不整合による結晶欠陥の発生を低減する半導体素子の提案がなされている（例えば特許文献１）。
特開２００２−３７３９９９号公報
しかし、この手法は結晶欠陥の数すなわち転位の密度の減少を図るにとどまるものであり、いったん発生した結晶欠陥すなわち転位を押し止める抑制効果が小さく、転位の発生による化合物半導体層の結晶性の低下を充分に抑制することはできない。
また、半導体を構成する化合物半導体層のＩｎ組成が高くなって基板との格子不整合が大きくなり、特に２％以上になると、急激に転位密度が増加してしまうという問題があり、この問題に対する十分な検討はなされてこなかった。
本発明は、上述の半導体の製造、ならびにこの半導体を有する半導体装置の製造における、上述の諸問題の解決を図るものである。
本発明による化合物半導体製造方法は、Ｓｉよりなる基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体の製造方法であって、上記基体上に、格子不整合性が厚さ方向に所要の分布を有し歪を緩和するバッファ層を形成する第１のエピタキシャル成長工程と、上記バッファ層上に、上記化合物半導体層を形成する第２のエピタキシャル成長工程とを有し、上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体を含み、上記第１のエピタキシャル成長工程を、６００℃以下の成長温度における有機金属化学気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法によって行い、上記第１のエピタキシャル成長工程におけるＶ族原料とＩＩＩ族原料との供給比が、０．７以上１０以下であり、上記第１のエピタキシャル成長工程において、Ｖ族原料としてターシャリーブチルアルシンを用いることを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、上述の有機金属化学気相成長法で用いる原料のうち、バッファ層を構成する主たる元素を含む原料の分解効率が、上述の成長温度において５０％以上であることを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、上述の有機金属化学気相成長法の成長温度が３５０℃以上６００℃以下であることを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、バッファ層の格子不整合性の分布を、複数のバッファ構成層によって形成することを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、バッファ層の格子不整合性の分布を、基体からの距離に応じた傾斜分布によって形成することを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、上述の第１のエピタキシャル成長工程において、バッファ層の上記基体から１／４の厚さ領域における、基体に対する格子不整合性を０．７％以上２．０％以下とすることを特徴とする。
また、本発明は、上述の化合物半導体の製造方法において、上述の第１のエピタキシャル成長工程において、バッファ層を、成長に従って格子不整合性の変化率が連続的に減少する構成を有する領域と、化合物半導体層に比して基体に対する格子不整合性が大とされた構成を有する領域とを設けて形成することを特徴とする。
本発明による半導体装置の製造方法は、Ｓｉからなる基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置の製造方法であって、上記基体上に、格子不整合性が厚さ方向に所要の分布を有し歪を緩和するバッファ層を形成する第１のエピタキシャル成長工程と、上記バッファ層上に、上記化合物半導体層を形成する第２のエピタキシャル成長工程とを有し、上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体を含み、上記第１のエピタキシャル成長工程を、６００℃以下の成長温度における有機金属化学気相成長（ＭＯＣＶＤ）法によって行い、上記第１のエピタキシャル成長工程におけるＶ族原料とＩＩＩ族原料との供給比が、０．７以上１０以下であり、上記第１のエピタキシャル成長工程において、Ｖ族原料としてターシャリーブチルアルシンを用いることを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、有機金属化学気相成長法で用いる原料のうち、バッファ層を構成する主たる元素を含む原料の分解効率が、成長温度において５０％以上であることを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、有機金属化学気相成長法の成長温度が３５０℃以上６００℃以下であることを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、バッファ層の格子不整合性の分布を、複数のバッファ構成層によって形成することを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、バッファ層の格子不整合性の分布を、上述の基体からの距離に応じた傾斜分布によって形成することを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、上述の第１のエピタキシャル成長工程において、バッファ層の上記基体から１／４の厚さ領域における、基体に対する格子不整合性を０．７％以上２．０％以下とすることを特徴とする。
また、本発明は、上述の半導体装置の製造方法において、上述の第１のエピタキシャル成長工程において、バッファ層を、成長に従って格子不整合性の変化率が連続的に減少する構成を有する領域と、化合物半導体層に比して基体に対する格子不整合性が大とされた構成を有する領域とを設けて形成することを特徴とする。
なお、本発明における、基体に対する、化合物半導体層またはバッファ層の格子不整合性とは、［数１］に示す式によって定義される。［数１］において、Ｓは格子不整合性、ａ１は基体の格子定数、ａ２は任意のＩｎ組成における化合物半導体層またはバッファ層の格子定数である。
Figure 0004333426
本発明による化合物半導体及び半導体装置の製造方法によれば、基体と、この基体に対して２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体の製造において、化合物半導体層の形成に先立って、基体に対する格子不整合性が厚さ方向に分布する、すなわち連続的もしくは段階的に変化するバッファ層を形成する第１のエピタキシャル成長工程を行い、また、この第１のエピタキシャル成長工程における成長温度を従来に比して低温の６００℃以下とすることができるようにし、このようにすることによって、後述するように、格子不整合性に基づく化合物半導体層における結晶欠陥すなわち転位の発生の抑制がなされる。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、特にバッファ層を複数のバッファ構成層によって形成して段階的に格子不整合性を変化させた場合には、バッファ層内でいったん結晶欠陥すなわち転位が発生しても、これを押し止めて化合物半導体層の欠陥発生要因となることを防ぐ抑制効果を得ることができ、これによって、化合物半導体層の結晶性の低下を充分に抑制することができる。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、６００℃以下でのＭＯＣＶＤによって上述の第１のエピタキシャル成長工程を行うにあたり、バッファ層を構成する主たる元素を含む原料として、十分に高い分解効率を有する原料例えばＴＢＡを用いることができることから、バッファ層の形成を効率的に行うことができ、量産性の向上も図られるものである。また、毒性の強いアルシンを用いることのない製造方法であることから、製造作業の安全化と無毒化にかかるコストを削減することもできる。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、上述の第１のエピタキシャル成長工程において、バッファ層の上記基体から１／４の厚さ領域における、基体に対する格子不整合性を０．７％以上２．０％以下として化合物半導体を製造することができることから、後述する理由によって、化合物半導体層の結晶性を更に改善することができる。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、上述の第１のエピタキシャル成長工程において、バッファ層を、成長に従って格子不整合性の変化率が連続的に減少する構成を有する領域と、化合物半導体層に比して基体に対する格子不整合性が大とされた構成を有する領域とを設けて形成することができる。したがって、製造した化合物半導体を構成するバッファ層の格子定数が、バッファ層と基体との格子不整合によって理論値に比して基体の格子定数に近づいた場合にも、バッファ層上に形成する化合物半導体層の格子定数との格差を低減して化合物半導体や半導体装置の製造を行うことができる。
また、本発明による化合物半導体及び半導体装置の製造方法においては、上述の第１のエピタキシャル成長工程において、成長温度を３５０℃以上６００℃以下とすることができ、また、Ｖ族原料とＩＩＩ族原料との供給比すなわち５／３比を０．７以上１０以下とすることができることから、Ｖ族原料としてアルシンを用いなくとも、例えばＴＢＡを用いて製造を行う場合に、成長速度の低下と結晶性の悪化とを共に回避することができるものである。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、基体と化合物半導体層との格子不整合性が２％以上である場合にも、基体として、ＩｎＰ基板に比して安価なＧａＡｓやＳｉによる基体を用いて化合物半導体及び半導体装置の製造を行うことができる。そして、集積化されたデバイスの作製や受発光デバイスの作製に応用することができ、例えば光通信用の１．３μｍ〜１．５μｍ波長帯の光学素子のような付加価値の高いデバイスを作製することが可能となるなど、本発明によれば、重要かつ多くの効果を齎すことができるものである。
以下、図面を参照して本発明の実施の形態を説明するが、本発明は、この実施の形態に限られるものでない。
本発明による化合物半導体の製造方法の実施の形態例について、図１〜図７及び表１を参照して説明する。
まず、本発明による化合物半導体の製造方法を実施する化合物半導体の製造装置と、その動作条件の実施例を説明する。
［化合物半導体の製造装置及び動作条件］
この製造装置は、図１に概略構成図を示すように、有機金属化学気相成長（ＭＯＣＶＤ）
装置による。
そして、このＭＯＣＶＤ装置によって、図２Ａに概略断面図を示すように、基体２上にバッファ層３を形成する第１のエピタキシャル成長工程と、この上に化合物半導体層４を形成する第２のエピタキシャル成長工程とを行って、目的とする化合物半導体１を得ようとするものである。
この例においては、原料供給系１１ａと、この原料供給系１１ａからの原料が供給されて、目的とする成膜、すなわちバッファ層３と化合物半導体４との成膜を行う成膜系１１ｂとを有して成る。
原料供給系１１ａは、少なくとも、ガス供給部１２とバブラー部１４とを有する。
ガス供給部１２は、例えばキャリアガスとしての水素ガス（Ｈ２）のガス供給源１２ａ、１２ｂ、１２ｃ、及び１２ｅと、アルシン（ＡｓＨ３）の供給源１２ｄとを有し、これらガス供給源１２ａ〜１２ｅからのガスの流量をそれぞれ調整すなわち制御する流量制御装置１３ａ〜１３ｅを有する構成とすることができる。
バブラー部１４は、例えばＴＭＡ（トリメチルアルシン）、ＴＭＩ（トリメチルインジウム）、ＴＢＡ（ターシャリーブチルアルシン）の気体供給源を構成するバブラー１４ａ、１４ｂ、及び１４ｃを有する。
成膜系１１ｂは、目的とする成膜を行う成長室１６を有して成る。成長室１６内には、被成膜体の基体２が支持されるサセプタ１７を有する。また、成長室１６には、原料供給系１１ａからのガスの供給ライン１５が連結されるガス導入口と、排気口すなわち排気ポート１９とを有する。
また、この成長室１６には、例えば高周波加熱コイルによる加熱器１８が設けられている。
この製造装置１１によって、成長室１６内のサセプタ１７に配置された基体２上に成膜がなされる。基体２は、例えばＧａＡｓあるいはＳｉ基板より成る。
この成膜作業は、バブラー１４ａ〜１４ｃに、ガス供給源１２ａ〜１２ｃからの水素ガスを、それぞれ流量制御装置１３ａ〜１３ｃによって流量調整して供給し、各バブラー１４ａ〜１４ｃの各原料、この例ではＴＭＡ、ＴＭＩ、ＴＢＡをバブリングによって気化する。
一方、ガス供給源１２ｄ及び１２ｅからの原料ガスとキャリアガス（水素ガス）とは、それぞれ流量制御装置によって流量調整がなされて、上述したバブラー１４ａ〜１４ｃからの原料ガスと共に、成膜系１１ｂへの供給ライン１５に送給される。
この場合、流量制御装置１３ａ〜１３ｅによってガス流量の制御がなされ、（各ガス供給源のガス濃度）×（ガス流量）が原料の実流量となる。また、各バブラー１４ａ〜１４ｃからの原料ガスの実流量は、（キャリアガス流量）×（バブラー内原料蒸気圧）／（バブラー内圧）によって定められる。
そして、上述した原料供給系１１ａの供給ライン１５からの混合ガスを成長室１６に導き、この混合ガスを雰囲気とした状態で加熱器１８によって加熱されたサセプタ１７上の基体２上に供給する。このようにして、原料の基体上における熱分解に基づいて結晶成長を行う。
また、排気ポート１９によって成長室１６内の圧力を管理ないし制御することにより、成膜系１１ｂにおける基体２上の各エピタキシャル成長工程の条件を選定することができる。
通常、製造装置１１において、成膜系１１ｂの成長室１６内の成長温度を直接測定することは困難であることから、例えばサセプタ１７内に設けられた熱電対によってサセプタ１７の温度を測定する。
この場合、予め例えばＡｌの融点温度６６０℃と例えばＳｉ及びＡｌの共晶温度５７７℃とを用いて熱電対の測定温度と成長室１６内の実温度との差を得ておき、この結果に基づいて較正を行うことにより、熱電対によるサセプタ１７の温度の測定によって、成長室１６内の実温度すなわち成長温度を測定することができるものである。
［成長条件の考察のための実験例］
この構成による製造装置１１を用いて作製した、化合物半導体１の成長条件の考察のための実験例について説明する。
この実験では、上述したように、ガス供給源１２ａ〜１２ｃ及び１２ｅからはＨ２ガスを、ガス供給源１２ｄからはアルシン（ＡｓＨ３）を供給し、バブラー１４ａ及び１４ｂからＩＩＩ族原料であるＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ３）３）及びＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ３）３）を、バブラー１４ｃからＶ族原料としてアルシンを得た。
そしてこの場合、成長温度６００℃で、ＧａＡｓによる基体２上に例えばＩｎ組成Ｘを０から０．４５まで変化させたＩｎＸＧａ（１−Ｘ）Ａｓによるバッファ層３を形成する第１のエピタキシャル成長工程と、このバッファ層３の上に例えばＩｎ組成０．４５のＩｎ０．４５ＧａＡｓによる化合物半導体層４を形成する第２のエピタキシャル成長工程とを行って、バッファ層３及び化合物半導体層４からなる積層半導体層５の成長実験を行った。
なお、この実験において、ＴＭＧの流量は８．７×１０−６ｍｏｌ／ｍｉｎ、ＴＭＩの流量は１．０×１０−５ｍｏｌ／ｍｉｎ、アルシンの流量は１．５×１０−３ｍｏｌ／ｍｉｎ、これら各原料流量によるＶ族原料とＩＩＩ族原料との比すなわち５／３比は８０であった。
また、６００℃におけるアルシンの分解効率は、５０％程度である（参考文献：Journal of Crystal Growth 115(1991)1-11）。
この実験によって製造した化合物半導体１の、化合物半導体層４の転位密度をＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）で測定したところ、転位密度は５×１０７ｃｍ−３であり、化合物半導体層４において転位すなわち結晶欠陥が多く発生していることがわかった。
５／３比を変化させ、他の条件は同一として成長条件の選定実験を繰り返し行ったが、転位密度の低減は確認されなかった。
［化合物半導体の製造方法の第１の実施例］
本発明による化合物半導体の製造方法により、バッファ層及び化合物半導体層の成長温度を変化させて化合物半導体の製造を行った。この、本発明による化合物半導体の製造方法の第１の実施例を、図２〜図４を参照して説明する。
この第１の実施例においては、図１で説明した製造装置において、バブラー１４ａ及び１４ｂにＩＩＩ族原料であるＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ３）３）及びＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ３）３）を封入して用いた。
一方、バブラー１４ｃにＶ族原料としてアルシンを封入して用いると、６００℃よりも低い温度例えば５２０℃において分解効率が低下し、ＩＩＩ族元素すなわちＧａ及びＩｎの供給量が過剰となってバッファ層及び化合物半導体層の結晶性が悪化することから、この実施例では、Ｖ族原料として、６００℃以下でも高い（例えば７０％以上の）分解効率を有するＴＢＡ（ターシャリーブチルアルシン；t-Buthyl Arsine）を用いた。
また、温度を変化させると、結晶成長時の例えばＧａやＩｎ等のマイグレーションが低下し、ピットの発生等によって結晶性が悪化する可能性があることから、５／３比を低くしてピットの発生を抑制し、ＧａやＩｎのマイグレーションを促進させる必要がある。
以上の点を鑑み、この実施例においては、ＴＭＧの流量を８．７×１０−６ｍｏｌ／ｍｉｎ、ＴＭＩの流量は１．０×１０−５ｍｏｌ／ｍｉｎ、ＴＢＡの流量は２．７×１０−５ｍｏｌ／ｍｉｎ、５／３比は１．５とした。
なお、この第１の実施例における基体と化合物半導体層との格子不整合性は、基体の格子定数が５．６５Å、化合物半導体層の格子定数が５．８４Åであることから、［数１］により、３．４％となる。
この条件において、図１で説明した製造装置を用い、５２０℃、５８０℃、６００℃、６１０℃の各成長温度において、図２Ａの概略断面図に示す構成による化合物半導体の製造を行った。
すなわち、ＧａＡｓによる基体２上に、例えばＩｎ組成Ｘを０から０．４５まで変化させたＩｎＸＧａ（１−Ｘ）Ａｓによるバッファ層３（厚さ１μｍ）を形成する第１のエピタキシャル成長工程と、このバッファ層３の上に、例えばＩｎ組成０．４５のＩｎ０．４５ＧａＡｓによる化合物半導体層４（厚さ１μｍ）を形成する第２のエピタキシャル成長工程とを行って、バッファ層３及び化合物半導体層４からなる積層半導体層５の成長実験を、成長温度を変化させて行った。
バッファ層３の形成は、図２Ｂに示すように、膜厚と共にＩｎ組成が連続的に増加し、かつその変化率が厚さに従って減少するように行った。
なお、このバッファ層３の形成は、必ずしもこのように行う必要はなく、例えば膜厚に対して直線的にＩｎ組成が増加するように行うなど、Ｉｎ組成の変化率すなわち基体に対する格子不整合性の変化率を、所望の変化率として行うことができる。
この５２０℃、５８０℃、６００℃、６１０℃の各成長温度において製造を行った化合物半導体１の、化合物半導体層４の転位密度を、ＴＥＭで測定した結果を［表１］に示す。
Figure 0004333426
この結果から、成長温度を例えば５２０℃及び５８０℃と低くして化合物半導体１の製造を行った場合に、化合物半導体層４の転位密度が低く抑えられ、結晶欠陥の発生が抑制されていることがわかる。これは、成長温度を下げたことによって転位の増殖が抑制され、結晶性が向上したと考えられる。逆に、成長温度を６００℃よりも高くすると転位の増殖が進行してしまう。例えば、表１に示すように、成長温度５８０℃で製造した化合物半導体における転位密度は、上述の成長温度６１０℃で製造した化合物半導体における転位密度の略１００分の１であった。
したがって、本発明においては、５／３比の選定と共に成長温度の選定を行い、この実施例においては成長温度を６００℃以下とすることによって、基体との格子不整合性を２％以上有する化合物半導体層の結晶性を良好なものとして化合物半導体の製造を行うことができる。
続いて、各成長温度において製造した化合物半導体における化合物半導体層の結晶性の、Ｘ線回折法におけるＸ線半値幅による測定について説明する。
一般に、結晶に対してＸ線の回折の条件は、入射Ｘ線波長をλ、結晶の格子面間隔をｄ、回折角をθとすると、［数２］のように表すことができる。
Ｘ線回折法では、結晶からの回折曲線、すなわち回折Ｘ線強度の角度依存性が基本的な測定量となる。回折曲線の、回折角度、半値幅、回折強度等の諸成分から、測定対象の結晶性に関する種々の情報を得ることができる。
上述の諸成分のうち、特に半値幅は、結晶の格子面の配列の完全性を判断する基準とされ、また、通常は装置の関数によらない結晶固有の特性であることから重要である。この半値幅が小さいほど、測定対象物の結晶欠陥が少なく、結晶性が良いとされている。
なお、この実施の形態におけるＸ線半値幅は、測定対象物すなわち化合物半導体層４の（００４）方向におけるω方向の半値幅である。
Figure 0004333426
このＸ線半値幅によって測定した、各成長温度において製造した化合物半導体における化合物半導体層の結晶性に関する結果について、図３の概略図を参照して説明する。
図３に示すように、この測定によれば曲線ａに示す結果が得られた。本発明による製造方法が対象とする化合物半導体の系においては、転位密度は５×１０７ｃｍ−２程度またはこれ以下とされることが望ましく、これに対応してＸ線半値幅は約１２００ｓｅｃ以下であることが望ましい。
図３に示す結果では、６００℃より高い成長温度ではＸ線半値幅が急激に増加している。よって、この実施例の半導体化合物の製造における成長温度は６００℃以下とすることが望ましいと考えられる。
ただし、成長温度が下がりすぎて例えば３５０℃以下になると、Ｖ族原料及びＩＩＩ族原料の分解効率が低下し、基体２上でのバッファ層及び化合物半導体層の成長速度が急激に低下してしまう。
したがって、この実施例の半導体化合物の製造における成長温度は、３５０℃以上６００℃以下とすることが特に好適であると考えられる。
続いて、成長温度を５８０℃に固定して、５／３比を変化させて、本発明による製造方法によって、すなわち図１に示した製造装置を用いて製造した化合物半導体に対するＸ線半値幅の測定結果を、図４を参照して説明する。
すなわち、上述のように、転位密度は５×１０７ｃｍ−２程度以下、Ｘ線半値幅は１４００ｓｅｃ以下であることが望ましいが、図４に示した測定結果によれば、成長温度５８０℃である場合、５／３比が０．７以上９以下の範囲においてＸ線半値幅は１２００ｓｅｃ以下となることがわかる。したがって、この実施例において、最適な５／３比は０．７以上９．０以下とすることが最適であると考えられる。
［化合物半導体の製造方法の第２の実施例］
本発明による化合物半導体の製造方法の第２の実施例を、図５Ａ及び図５Ｂを参照して説明する。
この実施例においては、化合物半導体１が、図５Ａの概略断面図に示すように、基体２と、バッファ層３と、化合物半導体層４とからなる。これは、上述の第１の実施例とは異なり、バッファ層３のＩｎ組成の増加を、連続的にではなく、図５Ｂに示すように段階的に行った。すなわち、この例では、バッファ層３を、複数のバッファ構成層３ａ〜３ｄによって形成するものである。
なお、このバッファ層３のＩｎ組成の増加を段階的に行うにあたり、膜厚に対するＩｎ組成の増加の関係は図５Ｂに示した例に限られず、所望の間隔をおいて段階的にＩｎ組成を増加させることができる。
この第２の実施例においては、図１で説明した製造装置の構成において、バブラー１４ａ及び１４ｂにはＩＩＩ族原料であるＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ３）３）及びＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ３）３）を封入して用い、また、Ｖ族原料としては、上述の第１の実施例と同様に、６００℃以下でも７０％以上の分解効率を有するＴＢＡ（ターシャリーブチルアルシン；t-Buthyl Arsine）を用いた。
また、製造におけるＴＭＧの流量は８．７×１０−６ｍｏｌ／ｍｉｎ、ＴＭＩの流量は１．０×１０−５ｍｏｌ／ｍｉｎ、ＴＢＡの流量は２．７×１０−５ｍｏｌ／ｍｉｎ、５／３比は１．５であった。
なお、この第２の実施例における基体と化合物半導体層との格子不整合性は、基体の格子定数が５．６５Å、化合物半導体層の格子定数が５．８４Åであることから、［数１］により、３．４％となる。
この実施例では、ＧａＡｓ基板による基体２を用意し、この上に、まず、バッファ層３を構成するＩｎ０．１７Ｇａ０．８３Ａｓによる第１バッファ構成層３ａ（厚さ３５０ｎｍ）と、Ｉｎ０．２８Ｇａ０．７２Ａｓによる第２バッファ構成層３ｂ（厚さ３５０ｎｍ）と、Ｉｎ０．３９Ｇａ０．６１Ａｓによる第３バッファ構成層３ｃ（厚さ３５０ｎｍ）と、Ｉｎ０．４５Ｇａ０．５５Ａｓによる第４バッファ構成層３ｄ（厚さ１μｍ）とを段階的に順次積層する。
そして、成長温度を３５０℃以上６００℃以下、Ｖ族原料としてＴＢＡを用いることにより、この実施例においても、上述の第１の実施例と同様に、転位密度が低く、良好な結晶性を有する化合物半導体層４を有する化合物半導体１を製造することができた。
［化合物半導体の製造方法の第３の実施例］
本発明による化合物半導体の製造方法の第３の実施例について、図６及び図７を参照して説明する。
この第３の実施例においては、図１で説明した製造装置の構成において、バブラー１４ａ及び１４ｂにはＩＩＩ族原料であるＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ３）３）及びＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ３）３）を封入して用い、また、Ｖ族原料としては、上述の第１の実施例と同様に、６００℃以下でも７０％以上の分解効率を有するＴＢＡ（ターシャリーブチルアルシン；t-Buthyl Arsine）を用いた。
また、製造におけるＴＭＧの流量は８．７×１０−６ｍｏｌ／ｍｉｎ、ＴＭＩの流量は１．０×１０−５ｍｏｌ／ｍｉｎ、ＴＢＡの流量は２．７×１０−５ｍｏｌ／ｍｉｎ、５／３比は１．５であった。
なお、この第１の実施例における基体と化合物半導体層との格子不整合性は、基体の格子定数が５．４３Å、化合物半導体層の格子定数が５．８４Åであることから、［数１］により、７．６％となる。
通常の方法では、Ｓｉ基板上にＧａＡｓ層を直接成長させると多数の欠陥が発生してしまい、バッファ層を介して化合物半導体層を形成しても結晶性の悪化は避けられない。
本発明では、化合物半導体１の製造において、バッファ層３の形成に先立って、Ｓｉよりなる基体２上に、以下に述べるような２段階成長法によって、第１及び第２のバッファ下地層５及び６を形成した。
２段階成長法では、成長温度を低温例えば３００℃として第１のバッファ下地層５（厚さ１００Å）を形成する。その後、例えば温度を８００℃まで上昇させて５分間のアニール処理を行い、第１のバッファ下地層５中の転位すなわち結晶欠陥の移動を促進することによって転位同士の結合に伴う転位の低減化を図った後、温度を高温例えば６００℃として第２のバッファ下地層６（厚さ１μｍ）を形成した。
第２のバッファ下地層６の形成後、この第２のバッファ下地層６の上に、ＩｎＸＧａ（１−Ｘ）Ａｓによるバッファ層３を形成した。
バッファ層３の形成は、図６Ｂに示すように、膜厚と共にＩｎ組成が連続的に増加し、かつその変化率が厚さに従って減少するように行った。
なお、このバッファ層３の形成は、必ずしもこのように行う必要はなく、例えば膜厚に対して直線的にＩｎ組成が増加するように行うなど、Ｉｎ組成の変化率すなわち基体に対する格子不整合性の変化率を、所望の変化率として行うことができる。
そして、成長温度を３５０℃以上６００℃以下、Ｖ族原料としてＴＢＡを用いることにより、この実施例においても、上述の第１及び第２の実施例と同様に、転位密度が低く、良好な結晶性を有する化合物半導体層４を有する化合物半導体１を製造することができた。
なお、上述のアニール処理において、図７に示すような、温度を例えば１００℃まで下げてから、８００℃まで昇温した状態で５分間アニールを行って１００℃まで降温する作業を例えば３回繰り返すサーマルサイクルアニール（ＴＣＡ；Thermal Cycle Anneal）を導入することによって、より効果的に転位の低減化を図ることができる。
［半導体装置の製造方法の第１の実施例］
本発明による半導体装置の製造方法の第１の実施例として、本発明による化合物半導体を有する発光素子の製造方法の実施の形態例について、図８の概略断面図を参照して説明する。
この実施例において、本発明による半導体装置の製造方法によって製造する発光素子２１は、基体２２上に、上述の第１のエピタキシャル成長工程によってバッファ層２３を形成し、このバッファ層２３上に、上述の第２のエピタキシャル成長工程によって発光部２４を形成し、基体２２の裏面に第１電極２５を例えば金属蒸着法等によって被着形成し、発光部２４の上面に第２電極２６を例えば金属蒸着法等によって被着形成することにより、本発明による半導体装置この例では発光素子２１を製造することができる。
この実施例においては、発光部２４は、例えば第１導電型（例えばｎ型）のＩｎＰよりなる第１導電型クラッド層２４ａと、例えばＩｎＧａＡｓＰによる活性層２４ｂと、例えば第２導電型（例えばｐ型）のＩｎＰよりなる第２導電型クラッド層２４ｃとを有する。すなわち、この実施例は、半導体レーザの製造方法を例として、本発明による半導体装置の一例としての発光素子の製造方法の実施例である。
［半導体装置の製造方法の第２の実施例］
本発明による半導体装置の製造方法の第２の実施例として、本発明による化合物半導体を有する受光素子の製造方法の実施の形態例について、図９の概略断面図を参照して説明する。
この実施例において、本発明による半導体装置の製造方法によって製造する受光素子３１は、基体３２上に、上述の第１のエピタキシャル成長工程によってバッファ層３３を形成し、このバッファ層３３上に、上述の第２のエピタキシャル成長工程によって受光部３４を形成し、基体３２の裏面に第１電極３５を例えば金属蒸着法等によって被着形成し、受光部３４の上面に第２電極３６を例えば金属蒸着法等によって被着形成することにより、本発明による半導体装置この例では受光素子３１を製造することができる。
この実施例においては、受光部３４は、例えばＩｎ０．５３ＧａＡｓによる空乏層３４ａと、例えば第２導電型（例えばｐ型）のＩｎ０．５３ＧａＡｓによる第２導電層とを有する。すなわち、この実施例は、フォトダイオードの製造方法を例として、本発明による半導体装置の一例としての受光素子の製造方法の実施例である。
以上の実施の形態で説明したように、本発明による化合物半導体の製造方法及び半導体装置の製造方法によれば、基体と、この基体に対して２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体の製造において、化合物半導体層の形成に先立って、バッファ層を形成する第１のエピタキシャル成長工程を行い、この第１のエピタキシャル成長工程における成長温度を６００℃以下とすることができるようにすることによって、格子不整合性に基づく化合物半導体層における結晶欠陥すなわち転位の発生が抑制される。
また、特にバッファ層を複数のバッファ構成層によって形成して段階的に格子不整合性を変化させた場合には、バッファ層内でいったん結晶欠陥すなわち転位が発生しても、これを押しとめることができ、化合物半導体層の結晶性の低下を充分に抑制することができる。
また、本発明による化合物半導体及び半導体装置の製造方法によれば、基体と化合物半導体層との格子不整合性が２％以上である場合にも、基体として、ＩｎＰ基板に比して安価なＧａＡｓやＳｉによる基体を用いて化合物半導体及び半導体装置の製造を行うことができるものである。
なお、本発明による化合物半導体の製造方法及び半導体装置の製造方法は、この実施の形態例に限られるものでないことは言うまでもない。
例えば、上述の実施の形態では、ＩＩＩ族原料としてＴＭＧ及びＴＭＩを用い、Ｖ族原料としてＴＢＡを用いた実施例を説明したが、使用原料はこれに限られず、例えばＩＩＩ族原料としてトリエチルガリウム（ＴＥＧ）、トリエチルインジウム（ＴＥＩ）、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）を用いるとか、Ｖ族原料としてエチルアルシン（ＥＡｓ）、トリエチルアルシン（ＴＥＡｓ）、トリメチルアルシン（ＴＭＡｓ）を用いることによって、本発明による化合物半導体の製造方法ならびに半導体装置の製造方法を実施することもできる。
また、例えば、本発明による半導体装置の製造方法は、上述の発光素子及び受光素子の製造に限らず、光学デバイスや高性能の高電子移動度トランジスタ等の他の半導体装置に適用することもできる。
また、上述の実施の形態では、第１導電型をｎ型、第２導電型をｐ型としたが、両者を逆導電型とすることもできるし、製造装置１１における成長室１６の温度測定を、熱電対によらず例えばパイロメータによって行うことも可能であるなど、本発明による化合物半導体の製造方法ならびに半導体装置の製造方法は、種々の変形及び変更をなされうる。
本発明による化合物半導体の製造方法の一例の説明に供する、化合物半導体の製造装置の構成例を示す概略構成図である。 図２Ａ及び図２Ｂは、それぞれ、本発明による化合物半導体の製造方法の第１の実施例において製造する化合物半導体の一例の概略断面図、及びこの化合物半導体を構成するバッファ層の厚さとＩｎ組成の分布の変化を示す模式図である。 本発明による化合物半導体の製造方法の第１の実施例の説明に供する、バッファ層及び化合物半導体層の形成における成長温度とＸ線半値幅との関係を示す模式図である。 本発明による化合物半導体の製造方法の第１の実施例の説明に供する、バッファ層及び化合物半導体層の形成における原料の５／３比とＸ線半値幅との関係を示す模式図である。 図５Ａ及び図５Ｂは、それぞれ、本発明による化合物半導体の製造方法の第２の実施例において製造する化合物半導体の一例の概略断面図、及びこの化合物半導体を構成するバッファ層の厚さとＩｎ組成の分布の変化を示す模式図である。 図６Ａ及び図６Ｂは、それぞれ、本発明による化合物半導体の製造方法の第３の実施例において製造する化合物半導体の一例の概略断面図、及びこの化合物半導体を構成するバッファ層の厚さとＩｎ組成の分布の変化を示す模式図である。 本発明による化合物半導体の製造方法の第３の実施例の説明に供する、ＴＣＡの一例を示す模式図である。 本発明による半導体装置の製造方法の第１の実施例において製造する発光素子の一例の概略断面図である。 本発明による半導体装置の製造方法の第２の実施例において製造する受光素子の一例の概略断面図である。 従来の化合物半導体の製造方法による化合物半導体の概略断面図である。
符号の説明
１・・・化合物半導体、２・・・基体（基板）、３・・・バッファ層、３ａ・・・第１のバッファ構成層、３ｂ・・・第２のバッファ構成層、３ｃ・・・第３のバッファ構成層、３ｄ・・・第４のバッファ構成層、４・・・化合物半導体層、５・・・第１のバッファ下地層、６・・・第２のバッファ下地層、１１・・・化合物半導体の製造装置（ＭＯＣＶＤ装置）、１１ａ・・・原料供給系、１１ｂ・・・成膜系、１２・・・ガス供給部、１２ａ〜１２ｅ・・・ガス供給源、１３ａ〜１３ｅ・・・流量制御装置、１４・・・バブラー部、１４ａ〜１４ｃ・・・バブラー、１５・・・供給ライン、１６・・・成長室、１７・・・サセプタ、１８・・・加熱器、１９・・・排気ポート、２１・・・半導体装置（発光素子）、２２・・・基体、２３・・・バッファ層、２４・・・発光部、２４ａ・・・第１導電型クラッド層、２４ｂ・・・活性層、２４ｃ・・・第２導電型クラッド層、２５・・・第１電極、２６・・・第２電極、３１・・・半導体装置（受光素子）、３２・・・基体、３３・・・バッファ層、３４・・・受光部、３４ａ・・・空乏層、３４ｂ・・・第２導電層、３５・・・第１電極、３６・・・第２電極、１０１・・・従来の化合物半導体、１０２・・・ＩｎＰ基板、１０３・・・バッファ層、１０４・・・光吸収層、１０５・・・窓層

Claims (14)

  1. Ｓｉよりなる基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体の製造方法であって、
    上記基体上に、格子不整合性が厚さ方向に所要の分布を有し歪を緩和するバッファ層を形成する第１のエピタキシャル成長工程と、上記バッファ層上に、上記化合物半導体層を形成する第２のエピタキシャル成長工程とを有し、
    上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体を含み、
    上記第１のエピタキシャル成長工程を、６００℃以下の成長温度における有機金属化学気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法によって行い、
    上記第１のエピタキシャル成長工程におけるＶ族原料とＩＩＩ族原料との供給比が、０．７以上１０以下であり、
    上記第１のエピタキシャル成長工程において、Ｖ族原料としてターシャリーブチルアルシンを用いることを特徴とする化合物半導体の製造方法。
  2. 上記有機金属化学気相成長法で用いる原料のうち、上記バッファ層を構成する主たる元素を含む原料の分解効率が、上記成長温度において５０％以上であることを特徴とする請求項１に記載の化合物半導体の製造方法。
  3. 上記有機金属化学気相成長法の成長温度が３５０℃以上６００℃以下であることを特徴とする請求項１に記載の化合物半導体の製造方法。
  4. 上記バッファ層の格子不整合性の分布を、複数のバッファ構成層によって形成することを特徴とする請求項１に記載の化合物半導体の製造方法。
  5. 上記バッファ層の格子不整合性の分布を、上記基体からの距離に応じた傾斜分布によって形成することを特徴とする請求項１に記載の化合物半導体の製造方法。
  6. 上記第１のエピタキシャル成長工程において、上記バッファ層の上記基体から１／４の厚さ領域における、上記基体に対する格子不整合性を０．７％以上２．０％以下とすることを特徴とする請求項１に記載の化合物半導体の製造方法。
  7. 上記第１のエピタキシャル成長工程において、上記バッファ層を、成長に従って上記格子不整合性の変化率が連続的に減少する構成を有する領域と、上記化合物半導体層に比して上記基体に対する格子不整合性が大とされた構成を有する領域とを設けて形成することを特徴とする請求項１に記載の化合物半導体の製造方法。
  8. Ｓｉからなる基体と、該基体に対し２％以上の格子不整合性を有する化合物半導体層とから成る化合物半導体を有する半導体装置の製造方法であって、
    上記基体上に、格子不整合性が厚さ方向に所要の分布を有し歪を緩和するバッファ層を形成する第１のエピタキシャル成長工程と、上記バッファ層上に、上記化合物半導体層を形成する第２のエピタキシャル成長工程とを有し、
    上記バッファ層及び上記化合物半導体層が、ＩＩＩ−Ｖ族化合物半導体を含み、
    上記第１のエピタキシャル成長工程を、６００℃以下の成長温度における有機金属化学気相成長（ＭＯＣＶＤ）法によって行い、
    上記第１のエピタキシャル成長工程におけるＶ族原料とＩＩＩ族原料との供給比が、０．７以上１０以下であり、
    上記第１のエピタキシャル成長工程において、Ｖ族原料としてターシャリーブチルアルシンを用いることを特徴とする半導体装置の製造方法。
  9. 上記有機金属化学気相成長法で用いる原料のうち、上記バッファ層を構成する主たる元素を含む原料の分解効率が、上記成長温度において５０％以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 上記有機金属化学気相成長法の成長温度が３５０℃以上６００℃以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 上記バッファ層の格子不整合性の分布を、複数のバッファ構成層によって形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 上記バッファ層の格子不整合性の分布を、上記基体からの距離に応じた傾斜分布によって形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  13. 上記第１のエピタキシャル成長工程において、上記バッファ層の上記基体側１／４の厚さ領域における、上記基体に対する格子不整合性を０．７％以上２．０％以下とすることを特徴とする請求項８に記載の半導体装置の製造方法。
  14. 上記第１のエピタキシャル成長工程において、上記バッファ層を、成長に従って上記格子不整合性の変化率が連続的に減少する構成を有する領域と、上記化合物半導体層に比して上記基体に対する格子不整合性が大とされた構成を有する領域とを設けて形成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2004081241A 2004-03-19 2004-03-19 化合物半導体の製造方法、及び半導体装置の製造方法 Expired - Fee Related JP4333426B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004081241A JP4333426B2 (ja) 2004-03-19 2004-03-19 化合物半導体の製造方法、及び半導体装置の製造方法
TW094107072A TWI281197B (en) 2004-03-19 2005-03-09 Method for making compound semiconductor and method for making semiconductor device
US11/079,405 US7575946B2 (en) 2004-03-19 2005-03-14 Method for making compound semiconductor and method for making semiconductor device
KR1020050022583A KR101096331B1 (ko) 2004-03-19 2005-03-18 화합물 반도체의 제조 방법 및 반도체 장치의 제조 방법
CNA2005100557938A CN1670917A (zh) 2004-03-19 2005-03-21 制造化合物半导体的方法和制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004081241A JP4333426B2 (ja) 2004-03-19 2004-03-19 化合物半導体の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005268647A JP2005268647A (ja) 2005-09-29
JP4333426B2 true JP4333426B2 (ja) 2009-09-16

Family

ID=34985295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004081241A Expired - Fee Related JP4333426B2 (ja) 2004-03-19 2004-03-19 化合物半導体の製造方法、及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7575946B2 (ja)
JP (1) JP4333426B2 (ja)
KR (1) KR101096331B1 (ja)
CN (1) CN1670917A (ja)
TW (1) TWI281197B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282210A1 (en) * 2006-06-16 2011-02-09 Unisense Fertilitech A/S Embryo quality assessment based on blastomere division and movement
JP2010103254A (ja) * 2008-10-22 2010-05-06 Sumitomo Electric Ind Ltd ＧａＡｓ基板、積層基板及びそれを用いた電子デバイス、ダミー用途ＧａＡｓ基板、再利用用途のＧａＡｓ基板
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
DE102010052727B4 (de) * 2010-11-26 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
CN102560634A (zh) * 2012-02-20 2012-07-11 华南理工大学 在GaAs衬底上生长InGaAs薄膜的方法
TW201440124A (zh) * 2013-04-12 2014-10-16 Wafer Works Corp 低應力之磊晶用的矽晶圓
KR101695306B1 (ko) * 2013-12-09 2017-01-11 한국전자통신연구원 질화물 반도체의 제조 방법 및 이를 이용한 전력 반도체 소자의 제조 방법
US9853107B2 (en) * 2014-03-28 2017-12-26 Intel Corporation Selective epitaxially grown III-V materials based devices
CN107104172B (zh) * 2017-06-17 2019-09-20 东莞市天域半导体科技有限公司 一种SiC雪崩光电二极管器件外延材料的制备方法
TWI640648B (zh) * 2017-11-24 2018-11-11 行政院原子能委員會核能硏究所 以有機金屬化學氣相沉積法製作磷化銦鎵磊晶層的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451691A (en) * 1982-02-26 1984-05-29 Chevron Research Company Three-terminal ternary III-V multicolor solar cells and process of fabrication
JPH02170413A (ja) * 1988-12-22 1990-07-02 Fujitsu Ltd 化合物半導体装置
JPH04372120A (ja) 1991-06-20 1992-12-25 Furukawa Electric Co Ltd:The Ｉｉｉ　−ｖ族化合物半導体気相成長法
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
US5751753A (en) * 1995-07-24 1998-05-12 Fujitsu Limited Semiconductor laser with lattice mismatch
JP2000319100A (ja) 1999-05-10 2000-11-21 Mitsubishi Chemicals Corp エピタキシャルウエハおよび発光ダイオード
US6429103B1 (en) * 2000-04-13 2002-08-06 Motorola, Inc. MOCVD-grown emode HIGFET buffer
JP2002373999A (ja) 2001-06-14 2002-12-26 Yokogawa Electric Corp 半導体素子
JP4150879B2 (ja) 2001-10-16 2008-09-17 日立電線株式会社 化合物半導体エピタキシャルウェハ

Also Published As

Publication number Publication date
KR101096331B1 (ko) 2011-12-20
JP2005268647A (ja) 2005-09-29
CN1670917A (zh) 2005-09-21
TW200603267A (en) 2006-01-16
KR20060044385A (ko) 2006-05-16
US20050205873A1 (en) 2005-09-22
TWI281197B (en) 2007-05-11
US7575946B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
US6365921B1 (en) Gallium-nitride-based semiconductor light emitting device and fabrication method
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
EP1492158A2 (en) GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
KR101096331B1 (ko) 화합물 반도체의 제조 방법 및 반도체 장치의 제조 방법
JP4991828B2 (ja) 窒化ガリウム系化合物半導体の作製方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JPH09283857A (ja) 半導体の製造方法及び半導体素子
JP3254931B2 (ja) ｐ型窒化ガリウム系化合物半導体の製造方法
JP3341948B2 (ja) ｐ型ＧａＮ系半導体の製造方法
JP6933265B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
JP4103309B2 (ja) ｐ型窒化物半導体の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JPH08203837A (ja) 化合物半導体結晶層の製造方法
JP2006140530A (ja) ｐ型窒化物半導体の製造方法
JP4545074B2 (ja) 半導体の製造方法
JP2008303136A (ja) 化合物半導体基板の製造方法
JP4900126B2 (ja) 半導体デバイスの作製方法
JP7133786B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法
JP2005268646A (ja) 化合物半導体及び半導体装置
WO2020209014A1 (ja) 発光素子および発光素子の製造方法
JP2005268645A (ja) 化合物半導体及び半導体装置
JP4466642B2 (ja) ３−５族化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees