JPH08203837A - 化合物半導体結晶層の製造方法 - Google Patents

化合物半導体結晶層の製造方法

Info

Publication number
JPH08203837A
JPH08203837A JP8959795A JP8959795A JPH08203837A JP H08203837 A JPH08203837 A JP H08203837A JP 8959795 A JP8959795 A JP 8959795A JP 8959795 A JP8959795 A JP 8959795A JP H08203837 A JPH08203837 A JP H08203837A
Authority
JP
Japan
Prior art keywords
layer
temperature
compound semiconductor
growth
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8959795A
Other languages
English (en)
Other versions
JP3124209B2 (ja
Inventor
Hiroyuki Hosobane
弘之 細羽
Masanori Watanabe
昌規 渡辺
Junichi Nakamura
淳一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8959795A priority Critical patent/JP3124209B2/ja
Priority to US08/456,870 priority patent/US5498568A/en
Priority to TW084105616A priority patent/TW267258B/zh
Priority to NL1000561A priority patent/NL1000561C2/nl
Priority to KR1019950018154A priority patent/KR0177877B1/ko
Publication of JPH08203837A publication Critical patent/JPH08203837A/ja
Application granted granted Critical
Publication of JP3124209B2 publication Critical patent/JP3124209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 高特性,高信頼性を有するの半導体レーザや
発光ダイオードを実現できる化合物半導体結晶層の製造
方法を提供する。 【構成】 ＧaＡs基板を反応容器内に入れ、反応容器内
を１０〜１００torrに減圧して、アルシンを導入する。
ＧaＡs基板の表面温度を６５０℃でＴＭＧを導入して、
ＧaＡs基板上にＧaＡsバッファ層を成長させた後、ＴＭ
Ｇの導入を止めて、ＧaＡsバッファ層の成長を停止する
(工程Ｉ)。次に、アルシンの導入からホスフィンの導入
に切り替え、その切り替えから時間ｔ経過後、予め所定
の混合比に調整されたＴＭＡ,ＴＭＧおよびＴＭＩを導
入して、ＧaＡsバッファ層上にＩnＧaＡlＰ層の成長を
開始し、その成長過程でＧaＡs基板の表面温度を７５０
℃まで昇温する(工程II)。そして、ＧaＡs基板の表面温
度を７５０℃に保って、ＩnＧaＡlＰ層を所定の厚さに
成長させる(工程III)。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体レーザあるいは
発光ダイオードを製造するのに適した化合物半導体結晶
層の製造方法に関し、より詳しくは、有機金属気相成長
法(以下、ＭＯＣＶＤ法という)により化合物半導体結晶
層であるＩnＧaＡlＰ層を形成する化合物半導体結晶層
の製造方法に関する。
【０００２】
【従来の技術】化合物半導体結晶層であるＩnＧaＡlＰ
層は、短波長の半導体レーザおよび発光ダイオードを製
造するのに重要な材料である。このＩnＧaＡlＰ層をＧa
Ａs基板上に成長させる方法として、ＭＯＣＶＤ法が最
も多く用いられており、近年、そのＭＯＣＶＤ法によっ
て製作された短波長の半導体レーザおよび発光ダイオー
ドについて、良好な特性と素子寿命の長いものが報告さ
れている。
【０００３】しかしながら、その良好な特性と長い素子
寿命は再現性が低く、ＧaＡs基板上のＩnＧaＡlＰ層で
の特性のばらつきが問題となっていた。つまり、上記Ｉ
nＧaＡlＰ層を用いた半導体レーザおよび発光ダイオー
ドでは、クラッド層に使用される高Ａl組成の結晶層す
なわちＩnＧaＡlＰ層に結晶欠陥が存在し、この結晶欠
陥が素子特性の低下を引き起こしていたのである。
【０００４】このような問題を解決するために、上記Ｇ
aＡs基板の表面温度を７４５〜７５５℃もの高温にする
ことによって、結晶欠陥のない良好なＩnＧaＡlＰ層を
成長させるようにした化合物半導体結晶層の製造方法
が、特開平２−２５４７１５号公報において提案されて
いる。
【０００５】図３１はこの化合物半導体結晶層の製造方
法を用いて製造された半導体レーザの断面図を示してい
る。この半導体レーザは、ｎ-ＧaＡs基板１０１と、上
記ｎ-ＧaＡs基板１上に形成されたｎ-ＧaＡsバッファ層
１０２と、上記ｎ-ＧaＡsバッファ層２上に形成された
ｎ-ＩnＧaＡlＰクラッド層１０３と、上記ｎ-ＩnＧaＡl
Ｐクラッド層１０３上に形成されたＩnＧaＰ活性層１０
４と、上記ＩnＧaＰ活性層１０４上に形成されたｐ-Ｉn
ＧaＡlＰクラッド層１０５と、上記ｐ-ＩnＧaＡlＰクラ
ッド層１０５上にｐ−ＩｎＧａＰ層を介して形成された
ｎ-ＧaＡsブロック層１０６と、ｎ-ＧaＡsブロック層１
０６上に形成されたｐ-ＧaＡsコンタクト層１０７とを
備えている。図３２は上記半導体レーザの製造方法によ
ってｎ−ＧａＡｓバッファ層１０２とｎ−ＩｎＧａＡｌ
Ｐクラッド層１０３を形成するための工程図で、図３２
を用いてこの化合物半導体結晶層の製造方法を以下に説
明する。
【０００６】まず、化学エッチングによって表面清浄化
されたｎ-ＧaＡs基板１０１を反応容器内（図１参照）
に入れ、反応容器内を１５〜１００torrの範囲に減圧す
る。その後、アルシン(ＡsＨ3)を導入し、ｎ-ＧaＡs基
板１０１を加熱して、６００〜６５０℃にて３０分間保
持して清浄化をおこなった後、ＴＭＧ(トリメチルガリ
ウム)を導入して、ｎ-ＧaＡs基板１０１にｎ-ＧaＡsバ
ッファ層１０２を成長させる。そして、上記ＴＭＧの導
入を止めて、ｎ-ＧaＡsバッファ層１０２の成長を停止
する(図３２中の工程Ｉ)。
【０００７】次に、ＩnＧaＡlＰ層の成長温度である７
４５〜７５５℃までｎ-ＧaＡs基板１０１を昇温する(図
３２中の工程II)。
【０００８】上記ｎ-ＧaＡs基板１０１の表面温度をＩn
ＧaＡlＰ層の成長温度に安定させた後、反応容器内を１
５〜３５torrに減圧する。そして、アルシンの導入を停
止し、ホスフィン(ＰＨ3)の導入を開始した後、反応容
器内のアルシンを置換するために時間ｔ(約１秒)が経過
するのを待つ。その後、上記時間ｔが経過した後に予め
所定の混合比に調整されたＴＭＡ(トリメチルアルミニ
ウム),ＴＭＧ,ＴＭＩ(トリメチルインジウム)を導入し
て、ｎ-ＧaＡsバッファ層１０２上にｎ-ＩnＧaＡlＰク
ラッド層１０３を成長させる(図３２中の工程III)。
【０００９】
【発明が解決しようとする課題】上述したように、上記
従来の化合物半導体結晶層の製造方法においては、良好
な結晶性を有する高Ａl組成の結晶層を得るために、ｎ-
ＧaＡs基板１０１の表面温度を７４５〜７５５℃の高温
にして、ｎ-ＩnＧaＡlＰクラッド層１０３を成長させて
いる。しかし、この方法で成長させられたｎ-ＩnＧaＡl
Ｐクラッド層１０３には、なおも、ヒロック等に代表さ
れる結晶欠陥が高密度で存在する上、ｎ-ＧaＡsバッフ
ァ層１０２とのヘテロ界面付近のｎ-ＩnＧaＡlＰ層１０
３にＡsが混入しているため、ｎ-ＧaＡsバッファ層１０
２とｎ-ＩnＧaＡlＰ層１０３との良好な（急峻な）ヘテ
ロ界面が得られないという問題がある。
【００１０】上記ヒロック等に代表される結晶欠陥が高
密度で存在する理由は次の通りである。つまり、ｎ−Ｇ
ａＡｓ基板１０１の温度を７４５〜７５５℃の高温に設
定した後、ｎ−ＩｎＧａＡｌＰクラッド層１０３の成長
を開始するので、ｎ−ＧａＡｓバッファ層１０２とｎ−
ＩｎＧａＡｌＰクラッド層１０３のヘテロ界面近傍でＰ
（燐）抜け等による結晶欠陥が成長初期に発生し、その
後の成長層に影響するためである。
【００１１】また、上記ｎ−ＧａＡｓバッファ層１０２
とｎ−ＩｎＧａＡｌＰクラッド層１０３のヘテロ界面に
てｎ−ＩｎＧａＡｌＰクラッド層３にＡｓが混入する理
由は、反応容器内のアルシンからホスフィンへの置換が
十分でないためである。これについて詳細に説明する
と、良好なｎ−ＩｎＧａＡｌＰクラッド層１０３を成長
させるのに必要な７４５〜７５５℃のＧａＡｓ基板の表
面温度では、アルシンが存在しないとｎ−ＧａＡｓバッ
ファ層１０２が急速に分解するため、成長開始直前まで
ｎ−ＧａＡｓ基板１０１の雰囲気を砒素雰囲気中に保持
しなければならない。したがって、上記ｎ−ＧａＡｓ基
板１０１の表面温度をｎ−ＩｎＧａＡｌＰクラッド層１
０３の成長温度に安定させた後、アルシンの導入を停止
して、ホスフィンの導入を開始してから約１秒という短
い置換時間が経過した後、予め所定の混合比に調整され
たＴＭＡ，ＴＭＧおよびＴＭＩを導入して、ｎ−ＩｎＧ
ａＡｌＰクラッド層１０３の成長を開始するようにして
いる。このため、上記反応容器内のアルシンからホスフ
ィンへの置換が十分でなく、成長初期にｎ−ＩｎＧａＡ
ｌＰクラッド層１０３にＡｓが混入して、急峻なヘテロ
界面を形成することができないのである。
【００１２】そこで、この発明の目的は、成長初期に結
晶欠陥を発生させることなく、かつ、ヘテロ界面へＡｓ
を混入させることなく、高Ａｌ組成の結晶層を高温で形
成することができ、したがって、高Ａｌ組成の結晶層に
対して従来に比べて一層良好なヘテロ界面と結晶性を付
与することのできる化合物半導体結晶層の製造方法を提
供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、III族元素を含んだIII族原
料ガスおよびＶ族元素を含んだＶ族原料ガスを用い、有
機金属気相成長法によって、ＧａＡｓ基板上に直接また
はバッファ層を介してＩｎy(Ｇａ1-XＡｌX)1-yＰ層(0≦
x≦1,0≦y≦1)を成長させる化合物半導体結晶層の製造
方法において、（ａ） 結晶成長用の反応容器内にＶ族
原料ガスとして砒素系材料を含むガスを導入する工程
と、（ｂ） 上記Ｖ族原料ガスを上記砒素系材料を含む
ガスから燐系材料を含むガスへ切り替え、その後、III
族原料ガスを上記反応容器内に導入してＩｎy(Ｇａ1-X
ＡｌX)1-yＰ層を成長させる工程とを備え、上記（ｂ）
工程は、Ｉｎy(Ｇａ1-XＡｌX)1-yＰ層の成長開始時を含
む第１の期間と、上記第１の期間に続く第２の期間とか
らなり、上記第１の期間には上記III族原料ガスのモル
流量ＱIIIに対するＶ族原料ガスのモル流量ＱVの比ＱV
／ＱIIIを所定値よりも高い値に設定する一方、上記第
２の期間には、上記比ＱV／ＱIIIを上記高い値から上記
所定値まで下げた後、上記所定値に維持することを特徴
としている。
【００１４】なお、本明細書では、結晶層における各元
素原子の割合を組成ｘ，ｙで示す。
【００１５】請求項２に記載の化合物半導体結晶層の製
造方法においては、上記比ＱV／ＱIIIの上記高い値を上
記所定値まで連続的に減少させている。
【００１６】請求項３に記載の化合物半導体結晶層の製
造方法においては、上記高い値を５００以上にし、上記
所定値を５００以下にしている。
【００１７】請求項４に記載の化合物半導体結晶層の製
造方法においては、上記（ｂ）工程において、上記Ｖ族
原料ガスの切り替え並びにＩｎy(Ｇａ1-XＡｌX)1-yＰ層
の成長開始をＧａＡｓを分解させない低い基板温度で行
うと共に、上記基板温度を上昇させながらＩｎy(Ｇａ
1-XＡｌX)1-yＰ層を成長させている。
【００１８】請求項５に記載の化合物半導体結晶層の製
造方法においては、上記低い基板温度は７２０℃以下の
温度であり、基板温度を上記低い温度よりも高くかつ７
２０℃乃至８００℃の範囲内にある高い温度まで上昇さ
せた後、上記高い温度を保持している。
【００１９】請求項６に記載の化合物半導体結晶層の製
造方法は、上記（ａ）工程は、上記ＧａＡｓ基板上に、
ＡｌxＧａ1-xＡｓ(0≦x≦1)バッファ層を成長させる工
程を含んでいる。
【００２０】また、請求項７に記載の発明は、III族元
素を含んだIII族原料ガスおよびＶ族元素を含んだＶ族
原料ガスを用い、有機金属気相成長法によって、ＧａＡ
ｓ基板上に直接またはバッファ層を介してＩｎy(Ｇａ
1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦1)を成長させる化合
物半導体結晶層の製造方法において、（ｃ） 結晶成長
用の反応容器内に砒素系材料を導入する工程と、（ｄ）
上記（ｃ）工程の後、上記ＧaＡs基板の基板温度を７
２０℃以下の第１の温度にして、上記砒素系材料を燐系
材料へ切り替える工程と、（ｅ） 上記（ｄ）工程の
後、所定時間経過後に、上記ＧaＡs基板の基板温度を７
２０℃以下の第２の温度にして、Ｉny(Ｇa1-xＡlx)1-y
Ｐ層の成長を開始する工程とを備えたことを特徴として
いる。
【００２１】なお、上記第１の温度と第２の温度は同じ
であってもよいし、異なっていてもよい。
【００２２】請求項８に記載の化合物半導体結晶層の製
造方法は、上記（ｅ）工程の後に、Ｉny(Ｇa1-xＡlx)
1-yＰ層の成長過程で上記基板温度を上記第１及び第２
の温度よりも高く７２０〜８００℃の範囲内にある第３
の温度に上昇させ、この第３の温度を維持したままＩny
(Ｇa1-xＡlx)1-yＰ層を成長させる工程を備えている。
【００２３】請求項９に記載の化合物半導体結晶層の製
造方法においては、上記（ｃ）工程は、上記基板上にＡ
lxＧa1-xＡsバッファ層(０≦x≦１)を成長させる工程を
含んでいる。
【００２４】請求項１０に記載の化合物半導体結晶層の
製造方法においては、上記ＡlxＧa1-xＡsバッファ層の
成長過程で、上記基板温度を、上記ＡｌＧａＡｓバッフ
ァ層の成長を開始した時点の温度から上記第１の温度ま
で上昇させている。
【００２５】請求項１１に記載の化合物半導体結晶層の
製造方法においては、Ｉny(Ｇa1-xAlx)1-yＰ層の成長開
始時における上記ＧａＡｓ基板の上記第２の温度を、Ａ
lxＧa1-xＡsバッファ層の成長時の温度よりも高くして
いる。
【００２６】請求項１２に記載の化合物半導体結晶層の
製造方法においては、Ｉny(Ｇa1-xＡlx)1-yＰ層の成長
開始時における上記ＧａＡｓ基板の上記第２の温度を、
ＡlxＧa1-xＡsバッファ層(０≦x≦１)の成長時の温度よ
りも低くしている。
【００２７】請求項１３に記載の化合物半導体結晶層の
製造方法においては、Ｉny(Ｇa1-xＡlx)1-yＰ層の成長
開始後、上記基板温度を上記第２の温度から上記第３の
温度に上昇させる間の少なくとも一部の期間で、Ｉn
y(Ｇa1-xＡlx)1-yＰ層の成長を停止させている。
【００２８】請求項１４に記載の化合物半導体結晶層の
製造方法においては、上記基板温度を上記第２の温度か
ら上記第３の温度に上昇させる間の全期間、Ｉny(Ｇa
1-xＡlx)1-yＰ層の成長を停止させ、上記第３の温度に
到達後にＩny(Ｇa1-xＡlx)1-yＰ層の成長を再開する。
【００２９】請求項１５に記載の化合物半導体結晶層の
製造方法においては、上記基板温度が上記第３の温度に
上昇する途中でＩny(Ｇa1-xＡlx)1-yＰ層の成長を再開
する。
【００３０】請求項１６に記載の化合物半導体結晶層の
製造方法においては、基板温度が上記第２の温度から上
記第３の温度まで上昇する間のＩny(Ｇa1-xＡlx)1-yＰ
層の組成ｘ，ｙ (0≦x≦1,0≦y≦1) と、上記第３の温
度に到達後のＩny(Ｇa1-xＡlx)1-yＰ層の組成ｘ，ｙを
異ならせている。
【００３１】請求項１７に記載の化合物半導体結晶層の
製造方法においては、Ｉny(Ｇa1-xＡlx)1-yＰ層の全成
長期間のうち少なくとも一部の期間において、上記組成
ｘ，ｙを変化させながらＩny(Ｇa1-xＡlx)1-yＰ層を成
長させる。
【００３２】
【作用】請求項１の発明の化合物半導体結晶層の製造方
法においては、上記（ｂ）工程の第１の期間においてＶ
族原料ガスを砒素系材料から燐系材料に切り替えてＩｎ
y(Ｇａ1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦1)（以下、「Ｉ
ｎＧａＡｌＰ層」という。）の成長を開始するときに、I
II族原料ガスのモル流量ＱIIIに対するＶ族原料ガスの
モル流量ＱVの比ＱV／ＱIIIを、Ｐ抜けに起因する欠陥
の発生を低減することのできる高い値に設定できるの
で、ＧａＡｓ基板とＩｎＧａＡｌＰ層とのヘテロ界面付
近でＰ(燐)抜けが発生することを抑制でき、したがっ
て、ＩｎＧａＡｌＰ層の結晶欠陥を低減できる。また、
上記（ｂ）工程の第２の期間において、上記ＩｎＧａＡ
ｌＰ層の成長途中で設定される上記比ＱV／ＱIIIの所定
値として、良質なＩｎＧａＡｌＰの結晶を得るのに最適
な値を採用することにより、結晶性が良好なＩｎＧａＡ
ｌＰ層を得ることができる。
【００３３】請求項２の発明は、上記比ＱV／ＱIIIを上
記高い値から上記所定値にするときに上記比ＱV／ＱIII
を連続的に減少させている。したがって、ＩｎＧａＡｌ
Ｐ層を成長させているときに、上記比ＱV／ＱIIIが急変
することを抑制できる。したがって、ＩｎＧａＡｌＰ層
の結晶質を向上させることができる。
【００３４】図４は後述する実施例におけるＩｎＧａＡ
ｌＰ層の成長開始時のＱV／ＱIII比と表面欠陥密度との
関係を示したグラフであるが、この図から、ＱV／ＱIII
比の値が５００以上では表面欠陥密度が１０2ｃｍ-2よ
りも小さくなるのがわかる。また、図６は後述する実施
例におけるＩｎＧａＡｌＰ層の成長開始時のＱV／ＱIII
比とフォトルミネッセンス（ＰＬ）の発光半値幅との関
係を示したグラフであるが、この図から、ＱV／ＱIII比
の値が５００以上ではそれより小さいものに比べて発光
半値幅の値が極めて小さくなり、３０ｍｅＶよりも小さ
くなるのがわかる。請求項３の発明は、上記比ＱV／Ｑ
IIIの高い値を５００以上にしたので、図４，６のグラ
フからも明らかなように、ＩｎＧａＡｌＰ層の表面欠陥
密度を最も低くすることができる上に、ＰＬ(フォトル
ミネッセンス)の発光半値幅を最も小さくすることがで
きる。
【００３５】請求項４，５の発明は、砒素系材料から燐
系材料に切り替えてＩｎＧａＡｌＰ層の成長を開始する
時には、基板温度をＧａＡｓの分解を生じさせない低温
にしておき、基板温度を高温まで上昇させながらＩｎＧ
ａＡｌＰ層を成長させるものである。請求項５の発明で
は、上記低い温度を７２０℃以下の温度とすると共に、
上記高い温度を、良好な結晶を得ることのできる７２０
〜８００℃の範囲内の温度としてしてる。これらの請求
項４，５の発明によれば、砒素系材料（例えば、ＡｓＨ
3）から燐系材料（例えば、ＰＨ3）への切り替え時にＧ
ａＡｓ基板を高温にしないので、ＧａＡｓの分解を招く
ことなく、砒素系材料から燐系材料への切り換え時間を
長くとることができ、反応容器中の砒素系材料が燐系材
料に十分に置換されてから、ＩｎＧａＡｌＰ層の成長を
開始することができる。したがって、ＩｎＧａＡｌＰ層
へのＡｓの混入を防ぐことができる。また、ヘテロ界面
における燐抜けによる結晶欠陥の発生を防止することが
できる。この結果、良好なヘテロ界面を得ることができ
る。特に請求項５に記載のように、上記低い温度を７２
０℃以下の温度とした場合には、実際に行った実験結果
より、表面欠陥密度を従来よりも小さくできることが分
かった。また、上記高い温度を７２０〜８００℃の温度
にした場合には、フォトルミネッセンスの半値幅を従来
よりも低いレベルまで下げることができることがわかっ
た。
【００３６】請求項６の発明は、上記ＧａＡｓ基板上に
ＡｌxＧａ1-xＡｓ(0≦x≦1)バッファ層（以下、ＡｌＧ
ａＡｓバッファ層と言う）を成長させ、その上に、上記
ＩｎＧａＡｌＰ層を成長させるものである。このバッフ
ァ層のお陰で、ＧａＡｓ基板表面の平坦性を向上させる
ことができる。また、この発明においても、Ｖ族原料ガ
スを砒素系材料から燐系材料へ切り替えてＡｌＧａＡｓ
バッファ層を成長させる時に、基板温度を低温にしてい
るので、請求項４の発明と同様、ＡｌＧａＡｓバッファ
層の急速な分解を招くことなく、砒素系材料から燐系材
料への導入の切り換え時間を十分にとることができ、し
たがって、ＩｎＧａＡｌＰ層へのＡｓの混入を抑制でき
る。また、ＡｌＧａＡｓバッファ層とＩｎＧａＡｌＰ層
とのヘテロ界面付近で発生し易いＰ(燐)抜けに起因する
結晶欠陥も低減できる。これらのことより、急峻なヘテ
ロ界面を得ることができる。
【００３７】請求項７または９の発明は、上記ＧaＡs基
板の表面温度を７２０℃以下の第１の温度にして、上記
反応容器内に予め導入されている砒素系材料を燐系材料
に置き換えた後、上記ＧaＡs基板の表面温度を７２０℃
以下の第２の温度にして、ＧaＡs基板上に直接あるいは
ＡｌＧａＡｓバッファ層を介してＩｎＧａＡｌＰ層の成
長を開始するようにしたものである。
【００３８】このように、上記ＧaＡs基板の表面温度が
７２０℃以下の低温で反応容器内の砒素系材料を燐系材
料に置換するため、ＧaＡs基板（またはＡｌＧａＡｓバ
ッファ層）の急速な分解を防止できる。そして、上記Ｇ
aＡs基板（またはＡｌＧａＡｓバッファ層）の急速な分
解を防止するので、砒素系材料から燐系材料への置換の
時間を十分に確保することができる。この結果、ＩｎＧ
ａＡｌＰ層の成長開始前に反応容器内の砒素系材料を燐
系材料に十分に置換することができるので、ＩｎＧａＡ
ｌＰ層にＡsが混入するのを防止できる。また７２０℃
以下の温度でＩｎＧａＡｌＰ層の成長を開始するので、
ＧａＡｓ基板（またはＡｌＧａＡｓバッファ層）とのヘ
テロ界面近傍での燐抜けによる結晶欠陥の発生を抑制で
きる。したがって、上記ＧaＡs基板（またはＡｌＧａＡ
ｓバッファ層）とＩｎＧａＡｌＰ層との良好なヘテロ界
面を得ることができる。
【００３９】請求項８の発明は、上記第２の基板温度で
成長を開始したＩｎＧａＡｌＰ層の成長過程で、基板温
度を上記第１，第２の温度よりも高い第３の温度（７２
０〜８００℃）に上昇させるものである。７２０〜８０
０℃の温度は、良好な結晶が得られる温度である。した
がって、この発明によれば、ＩｎＧａＡｌＰの成長初期
における結晶欠陥の発生の抑制とＡｓの混入の抑制とに
よる急峻なヘテロ界面の形成と相俟って、ＩｎＧａＡｌ
Ｐ層の良好な結晶を得ることができる。
【００４０】請求項１０の発明は、上記（ｃ）工程にお
ける上記ＡｌＧａＡｓバッファ層の成長過程で、上記基
板温度を、上記ＡｌＧａＡｓバッファ層の成長を開始し
た時点の温度から上記第１の温度まで上昇させるように
したものである。このように、基板温度を上昇させなが
らＡｌＧａＡｓ層を成長させるので、上記ＡｌＧａＡｓ
バッファ層の結晶欠陥が低減し、したがってそのＡｌＧ
ａＡｓバッファ層上に形成されるＩｎＧａＡｌＰ層の結
晶性をさらに向上できる。
【００４１】請求項１１の発明は、上記ＡｌＧａＡｓ層
の成長時の基板温度よりも、上記ＩｎＧａＡｌＰ層の成
長開始時の基板温度を高くしたものである。この場合、
ＡｌＧａＡｓバッファ層の成長時の温度でＩｎＧａＡｌ
Ｐ層を成長させたときに比べて、ＩｎＧａＡｌＰ層成長
初期の結晶欠陥をより低減することができ、結晶欠陥密
度の小さい結晶を成長させることができる。したがっ
て、上記ＩｎＧａＡｌＰ層の結晶欠陥が低減して、Ｉｎ
ＧａＡｌＰ層の結晶性をさらに向上できる。
【００４２】請求項１２の発明は、ＡｌＧａＡｓバッフ
ァ層の成長時の基板温度より、上記ＩｎＧａＡｌＰ層の
成長開始時の基板温度を低くしたものである。この場
合、例えば、ＡｌＧａＡｓバッファ層の成長時の基板温
度をその成長に最適な温度、例えば７８０℃、にするこ
とによって、ＡｌＧａＡｓバッファ層の結晶欠陥を低減
できる。このように、ＡｌＧａＡｓバッファ層の結晶欠
陥を低減することによって、その上に形成されるＩｎＧ
ａＡｌＰ層の結晶性を特に向上できる。
【００４３】請求項１３の発明は、ＩｎＧａＡｌＰ層の
成長開始後、上記基板温度を上記第２の温度から上記第
３の温度（７２０〜８００℃）に上昇させる間の少なく
とも一部の期間で、ＩｎＧａＡｌＰ層の成長を停止させ
るものである。通常、ＩｎＧａＡｌＰ層の成長温度が変
化した場合には、このＩｎＧａＡｌＰ層の中の格子整合
とキャリア濃度が変化するため、昇温しながら格子整合
とキャリア濃度を一定にしようとすると、ＩｎＧａＡｌ
Ｐ層のための原料ガスとドーピング材料の流量を調整す
る必要がある。そして、これら材料の流量を変化させる
と、基板の昇温速度を調整する必要が生じる。つまり、
昇温しながらＩｎＧａＡｌＰ層を成長させる場合には、
流量および昇温速度の調整という面倒な作業を要求され
る。しかし、この発明によれば、基板温度の昇温中にＩ
ｎＧａＡｌＰ層の成長を停止させるため、この成長停止
期間中は流量調整したがって昇温速度調整を行う必要が
ない。それ故、ＧａＡｓ基板を短時間で上記第３の温度
まで昇温させることができ、工程時間の短縮を図ること
ができる。また、この成長停止期間中は、反応容器内へ
のIII族原料ガスやドーピング材料の導入を停止するの
で、材料の使用量を減らすことができる。
【００４４】請求項１４の発明は、基板温度を上記第２
の温度から上記第３の温度に上昇させる間ずっとＩｎＧ
ａＡｌＰ層の成長を停止させるため、記第２の温度から
上記第３の温度に上昇するまでに要する時間を最も短く
することができる。
【００４５】請求項１４の発明では、基板温度の昇温中
にＩｎＧａＡｌＰ層を全く成長させないため、昇温中の
燐抜けによる結晶欠陥の発生は免れない。ただし、この
場合は下地がＩｎＧａＡｌＰ層であるためＧａＡｓ層が
下地になっている場合に比べてその欠陥の発生量は少な
い。請求項１５の発明はこの点を考慮に入れたもので、
上記基板温度を上記第２の温度から上記第３の温度（７
２０〜８００℃）に上昇させる間の一部の期間のみでＩ
ｎＧａＡｌＰ層の成長を停止し、基板温度を上記第３の
温度まで上昇させる途中に比較的低い基板温度でＩｎＧ
ａＡｌＰの成長を再開するものである。したがって、こ
の発明によれば、基板温度昇温中におけるＩｎＧａＡｌ
Ｐ層の結晶欠陥の発生を抑制できる。
【００４６】請求項１６の発明は、基板温度を上記第２
の温度から上記第３の温度まで上昇する間のＩｎy(Ｇａ
1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦1)の組成ｘ，ｙと、
上記第３の温度に到達後のＩｎy(Ｇａ1-XＡｌX)1-yＰ層
の組成ｘ，ｙを異ならせたものである。したがって、こ
の発明によれば、基板温度を、ＩｎＧａＡｌＰ層の組成
に適した成長温度に設定でき、良好な結晶性をもつＩｎ
ＧａＡｌＰ層を得ることができる。
【００４７】請求項１７の発明は、Ｉｎy(Ｇａ1-XＡ
ｌX)1-yＰ層の少なくとも一部の成長期間において、上
記組成ｘ，ｙを変化させながらこの結晶層を成長させる
ものである。この場合、ＩｎＧａＡｌＰの組成が急激に
変化しないので、ＩｎＧａＡｌＰ層にさらに良好な結晶
性を持たせることができる。
【００４８】
【実施例】以下、この発明を図示した種々の実施例によ
り詳細に説明する。以下の各実施例では、図２（Ａ）あ
るいは図２（Ｂ）に示す構造を有する半導体レーザを製
造するものとする。これらの図において、１１はｎ−Ｇ
ａＡｓ基板、１２はｎ−ＡｌxＧａ1-xＡｓバッファ層
（０≦ｘ≦１）、１３はｎ−Ｉｎy(Ｇａ1-XＡｌX)1-yＰ
クラッド層(０≦ｘ≦１,０≦ｙ≦１)、１４はＩｎy(Ｇ
ａ1-XＡｌX)1-yＰ活性層(０≦ｘ≦１,０≦ｙ≦１)、１
５はｐ−Ｉｎy(Ｇａ1-XＡｌX)1-yＰクラッド層(０≦ｘ
≦１,０≦ｙ≦１)、１６はｎ−ＡｌxＧａ1-xＡｓ電流ブ
ロック層（０≦ｘ≦１）、１７はｐ−ＧａＡｓコンタク
ト層である。図２（Ｂ）に示した構造は、ｎ−ＡｌxＧ
ａ1-xＡｓバッファ層１２がない点においてのみ、図２
（Ａ）と異なる。なお、本発明はｎ−ＧａＡｓ基板１１
またはｎ−ＡｌxＧａ1-xＡｓバッファ層１２の上に形成
されるｎ−Ｉｎy(Ｇａ1-XＡｌX)1-yＰクラッド層１３の
製造に関連しているので、以下の説明はこの部分を中心
にして行うものとする。
【００４９】以下の各実施例においては、化合物半導体
結晶層の材料として、メチル系有機金属であるトリメチ
ルアルミニウム(ＴＭＡ),トリメチルガリウム(ＴＭＧ)
およびトリメチルインジウム(ＴＭＩ)を用いると共に、
砒素系材料の一例としてのアルシン(ＡsＨ3)と燐系材料
の一例としてのホスフィン(ＰＨ3)を用いている。ま
た、ドーピング材料として、ジメチル亜鉛(ＤＭＺ)また
はシクロペンタジェニルマグネシウム(Ｃp2Ｍg)、セレ
ン化水素(Ｈ2Ｓe)、シラン(ＳiＨ4)ガス等を同時に導入
している。
【００５０】さらに、以下の各実施例において、基板表
面の温度は、シリコンとアルミニウムの共晶化温度によ
って較正した放射温度計で測定している。
【００５１】〔第１実施例〕図１に、本発明の各実施例
に係る化合物半導体結晶層の製造方法を実施するために
使用する気相成長装置の概略断面を示す。この気相成長
装置は、石英で構成された反応容器１と、この反応容器
１内に設けられたカーボン製のサセプタ３を有してい
る。上記反応容器１は、上部のガス導入口４と、下部の
ガス排出口５とを有している。また、上記反応容器１の
外側には、サセプタ３を包囲する高周波コイル６が配置
されている。
【００５２】この気相成長装置は、上記サセプタ３上に
ＧａＡｓ基板１１が載置されるようになっており、上記
ガス導入口４およびガス排出口５に所定のガスを流入お
よび流出させることによって、反応容器１内を所望の雰
囲気条件にすることができる。また、上記高周波コイル
６に高周波電流を流すことによって、上記サセプタ３を
誘導加熱して、ＧａＡｓ基板１１を昇温させることがで
きる。また、上記ＧａＡｓ基板１１の温度は、サセプタ
３に取り付けられた熱電対７によって測定され、図示し
ないコントローラによって制御されるようになってい
る。
【００５３】次に、図３に、この第１実施例における各
制御要素が時間軸に沿ってどのように変化するのかを示
す。図２のＬ１はIII族元素のガスの流量に対するＶ族
元素のガスの流量の比率の時間的な変化を表す比率パタ
ーンを表し、Ｌ２は基板温度の時間的変化を表す基板温
度パターンを表す。上記基板温度パターンＬ２の下に
は、上記反応容器１内に導入するガスの種類を示す導入
ガスパターンが記されている。また、上記導入ガスパタ
ーンの下には、所定の時刻に形成されている成長層の種
類が記されている。上記ガスパターンの箇所に記されて
いるＴＭＧはトリメチルガリウムであり、ＴＭＡはトリ
メチルアルミニウムであり、ＴＭＩはトリメチルインジ
ウムである。また、ＡｓＨ3はアルシンであり、ＰＨ3は
ホスフィンである。
【００５４】次に、図３を参照しながら、この第１実施
例を説明する。
【００５５】まず、ＧａＡｓ基板１１を反応容器１の中
に入れて、反応容器１を１０〜１００ｔｏｒｒに減圧
し、ガス導入口４からアルシン(ＡｓＨ3)を導入する。
【００５６】次に、高周波コイル６に通電して、基板１
１を加熱し、図２の工程ａ１に示すように、基板１１の
温度を６５０℃まで上昇させる。なお、この上昇温度
は、６００〜６８０℃であればよい。また、上記基板１
１を上記上昇温度(６５０℃)に３０分間程度保って基板
１１を清浄化してもよい。
【００５７】次に、工程ｂ１に進み、反応容器１内にＴ
ＭＧを導入し、基板１１上にＡｌXＧａ1-XＡｓ(０≦ｘ
≦１)バッファ層１２を成長させる。この実施例では、
このバッファ層１２をＧａＡｓバッファ層とした。この
工程ｂ１において、III族ガス(ＴＭＧ)のモル流量に対
するＶ族ガス(ＡｓＨ3)のモル流量の比は、略１００で
ある。
【００５８】次に、工程ｃ１に進み、基板１１の温度を
７５０℃まで上昇させる。この上昇温度としては、７２
０℃〜８００℃であればよい。この工程ｃ１において
は、III族ガス(ＴＭＧ)のモル流量に対するＶ族ガス(Ａ
ｓＨ3)のモル流量の比は、略１００である。また、この
工程ｃ１の終了と同時にＡｓＨ3（アルシン)の導入を停
止する。
【００５９】次に、工程ｄ１に進み、上記ＡｓＨ3(アル
シン)に替えてＰＨ3(ホスフィン)を容器１内に導入す
る。そして、工程ｄ１に入ってから約１秒後に、容器１
内へのＴＭＧとＴＭＡとＴＭＩの導入を開始する。この
工程ｄ１では、最初の１秒間は、III族ガス(ＴＭＧ＋Ｔ
ＭＡ＋ＴＭＩ)のモル流量に対するＶ族ガス(ホスフィ
ン)のモル流量の比(ＱV／ＱIII比、以下単にＶ／III比
と言う)を、約５００にしている。その後、III族ガス
(ＴＭＧ＋ＴＭＡ＋ＴＭＩ)のモル流量に対するＶ族ガス
(ホスフィン)のモル流量の比(Ｖ／III比)を低下させて
４００にしている。そして、次の工程ｅ１では、上記Ｖ
／III比を４００に保持している。
【００６０】このように、この実施例では、Ｉｎy(Ｇａ
1-XＡｌX)1-yＰ層(０≦ｘ≦１,０≦ｙ≦１)（以下、
「ＩｎＧａＡｌＰ層」という。）の成長開始時に、III
族元素のガスのモル流量に対するＶ族元素のガスのモル
流量の比率を５００にしている。すなわち、この実施例
によれば、上記工程ｄ１の開始時から１秒間(つまり高
Ａｌ組成層であるＩｎＧａＡｌＰ層１３を成長させる直
前の１秒間)に、上記Ｖ／III比を全製造工程のうちの最
高値５００にしている。
【００６１】この実施例によれば、工程ｄ１での上記Ｉ
ｎＧａＡｌＰ層１３の成長の開始の直前に、Ｐ濃度を残
りの工程ｅ１よりも高く上昇させるから、ＧａＡｓバッ
ファ層１２とＩｎＧａＡｌＰ層１３とのヘテロ界面近傍
で発生し易いＰ(燐)抜けを抑制することができる。した
がって、この実施例によれば、成長開始直前に上記Ｖ／
III比を上昇させない場合に比べて、上記Ｐ(燐)抜けに
起因する結晶欠陥がＩｎＧａＡｌＰ層１３に発生するこ
とを大幅に抑制でき、良質なＩｎＧａＡｌＰ層１３を作
製することができる。なお、上記ＩｎＧａＡｌＰ層１３
の成長開始直前のＶ／III比の値としては、５００以上
が望ましく、６００であってもよい。
【００６２】そして、上記ＩｎＧａＡｌＰ層１３の成長
開始直後から上記Ｖ／III比を徐々に低下させて工程ｅ
１に入り、上記Ｖ／III比を４００に安定させている。
このときのＶ／III比は、上記ＩｎＧａＡｌＰ層１３を
成長させるのに最適な値である５００以下であることが
のぞましい。この工程ｅ１において、上記Ｖ／III比を
５００以下の４００にしているから、良好な結晶性を備
えたＩｎＧａＡｌＰ層１３を成長させることができる。
【００６３】図４に、第１実施例の工程ｄ１での、Ｉｎ
ＧａＡｌＰ層１３の成長開始の直前時ｔにおけるＶ／II
I比と上記ＩｎＧａＡｌＰ層１３の表面欠陥密度(ｃ
ｍ-2)との関係を示す。図４を参照すれば分かるよう
に、この第１実施例では、上記成長開始時に上記Ｖ／II
I比を５００にしたから、上記表面欠陥密度(ｃｍ-2)を
１０2ｃｍ-2よりも低減できる。これに対し、従来は、
上記表面欠陥密度を１０2ｃｍ- 2以下にすることはでき
なかった。なお、上記Ｖ／III比が５００を越えると、
上記表面欠陥密度の低下が鈍くなり、Ｖ／III比が５５
０を越えると上記表面欠陥密度のさらなる低下はほとん
ど零になる。
【００６４】また、図５に、第１実施例の工程ｄ１で、
上記Ｖ／III比を最高値５００から減少させて安定値４
００にするまでの時間Ｔｄと上記表面欠陥密度との関係
を示す。図５に示すように、上記時間Ｔｄを１.１分間
以上にすると、上記表面欠陥密度を１０2(ｃｍ-2)以下
にすることができる。上記第１実施例では上記工程ｄの
時間Ｔｄを２分間に設定した。したがって、上記表面欠
陥密度を確実に１０2ｃｍ-2以下にすることができた。
つまり、この第１実施例によれば、ＧａＡｓバッファ層
１２とＩｎＧａＡｌＰ層１３とのヘテロ界面付近で発生
しやすいＰ(燐)抜けに起因する結晶欠陥を大幅に低減で
きる。なお、上記時間Ｔｄを２分間を越えさせても、上
記表面欠陥密度はそれ以上はほとんど低下しない。
【００６５】また、図６に、第１実施例の工程ｄ１にお
けるＶ族原料ガスの切り替えからＩｎＧａＡｌＰ層１３
の成長開始までの時間におけるＶ／III比とＰＬ(フォト
ルミネセンス)の半値幅との関係を示す。図６から、Ｉ
ｎＧａＡｌＰ層１３の成長開始直前および成長開始時の
Ｖ／III比を５００以上に設定すれば、上記ＰＬの半値
幅を３０ｍｅＶよりも低減することができることがわか
る。この第１実施例では、このときのＶ／III比を５０
０にしたので、上記ＰＬの半値幅を３０ｍｅＶより小さ
くすることができた。これに対し、従来例では、上記Ｐ
Ｌの半値幅を３０ｍｅＶ以下にすることができなかっ
た。
【００６６】また、図７に、工程ｅ１でのＶ／III比の
値とＰＬの半値幅との関係を示す。図７を参照すれば分
かるように、工程ｅ１でのＶ／III比を１５０〜６２０
の範囲内の値にすれば、上記ＰＬの半値幅を３０ｍｅＶ
以下に低減できる。この第１実施例では、上記Ｖ／III
比の値を４００にしたから、上記ＰＬの半値幅を３０ｍ
ｅＶよりも小さくすることができた。
【００６７】上記図４〜図７からわかるように、この第
１実施例によれば、従来例に比べて、ＩｎＧａＡｌＰ層
１３を良質な結晶で構成することができ、特性を向上で
きる。
【００６８】また、この第１実施例によって作製したｎ
−ＧａＡｓ基板１１とｎ−ＧａＡｓバッファ層１２とｎ
−ＩｎＧａＡｌＰクラッド層１３との化合物半導体結晶
層を含んだ図２（Ａ）に示す構造のＩｎＧａＡｌＰ系の
半導体レーザ素子は、雰囲気温度５０℃、光出力４０ｍ
Ｗにおいて、１００００時間以上にわたって安定に動作
した。このことによって、この第１実施例の方法は、結
晶が良質で特性が優れた化合物半導体結晶層を作製する
のに有効であることが確かめられた。
【００６９】〔第２実施例〕図８に、この発明の第２実
施例の時間軸に沿った各パラメータの変化を示す。同図
において、Ｌ２１はIII族元素ガスのモル流量に対する
Ｖ族元素ガスのモル流量の比(Ｖ／III比)の時間的な変
化を示し、Ｌ２２は基板温度の時間的な変化を示す。ま
た、Ｌ２２の下には、各時間における材料導入パターン
および成長層の概略を示している。この第２実施例によ
る製造工程を、図８を参照しながら説明する。
【００７０】まず、ＧａＡｓ基板１１を反応容器１の中
に入れて、反応容器１を１０〜１００ｔｏｒｒに減圧
し、ガス導入口４からアルシンを導入する。
【００７１】次に、工程ａ２に示すように、高周波コイ
ル６に通電して、基板１１を加熱し、工程ａ２の終わり
までに基板１１の温度を６５０℃まで上昇させる。な
お、この上昇温度は、６００〜６８０℃であればよい。
また、上記基板１１を上記上昇温度(６５０℃)に３０分
間程度保って基板１１を清浄化してもよい。
【００７２】つぎに、工程ｂ２に進み、反応容器１内に
ＴＭＧを導入し、基板２上にＡｌXGa1-XＡｓ(０≦ｘ≦
１)バッファ層１２を成長させる。この実施例では、こ
のバッファ層１２をＧａＡｓバッファ層とした。次に、
上記ＴＭＧの導入を停止し、ＧａＡｓバッファ層１２の
成長を停止する。この工程ｂ２において、III族ガス(Ｔ
ＭＧ)のモル流量に対するＶ族ガス(ＡｓＨ3)のモル流量
の比(Ｖ／III比)は、略１００である。
【００７３】次に、工程ｃ２に進み、反応容器１へ導入
するガスを、アルシンからホスフィンへ切り換えて、こ
の切り換えからｔ＝５秒後に、予め所定の混合比に調整
したＴＭＡとＴＭＧとＴＭＩを反応容器１へ導入し、Ｉ
ｎＧａＡｌＰ層１３の成長を開始する。なお、上記切り
換えからｔ＝５秒後ではなく、ｔ＝０秒〜１５秒後に混
合ガスの導入を開始してもよい。
【００７４】また、上記工程ｃ２に進んだときに、上記
Ｖ／III比を略１００から略５００に上昇させ、この工
程ｃ２の間中、上記Ｖ／III比を略５００に保持する。
また、上記工程ｃ２の間中、基板温度を上昇させ続け
て、工程ｃ２の終わりには、基板温度を７５０℃に到達
させている。なお、工程ｃ２の終わりの基板温度は７２
０℃〜８００℃の範囲内で設定すればよい。
【００７５】次に、工程ｄ２に進み、上記Ｖ／III比を
略５００から低下させていき、この工程ｄ２の終わりに
は上記Ｖ／III比を４００にする。
【００７６】次に、工程ｅ２に進み、上記Ｖ／III比を
略４００に一定に保持する。
【００７７】このように、この第２実施例によれば、工
程ｅ２とｄ２において、基板温度を７４５〜７５５℃に
しているから、良好なＩｎＧａＡｌＰ層１３を成長させ
る温度条件を達成している。
【００７８】一方、工程ｃ２の最初において、導入ガス
をアルシンからホスフィンへ切り換える。この切り換え
時には、基板温度は６５０℃である。したがって、この
切り換え時には、ＧａＡｓバッファ層１２が急速に分解
することを防ぐことができる。したがって、ＧａＡｓバ
ッファ層１２を分解させることなく、上記切り換え時間
ｔを長くすることができ、上記アルシン(ＡｓＨ3)から
ホスフィン(ＰＨ3)へ十分に置換できる。したがって、
ＩｎＧａＡｌＰ層１３へのＡｓ混入を防止でき、かつ、
ＩｎＧａＡｌＰ層１３のＰ(燐)抜けを低減できる。
【００７９】また、この第２実施例では、第１実施例と
同様に、工程ｃ２の最初に、Ｖ／III比を５００にした
ので、Ｐ(燐)抜けに起因する結晶欠陥を大幅に抑えるこ
とができると共に、その後の工程ｄ２で、Ｖ／III比を
４００に低下させているので、良好な結晶を成長させる
ことができる。
【００８０】このように、この第２実施例の方法は、Ｖ
／III比と基板温度との両方を制御することにより、従
来に比べて、一層良好な結晶性を有する高Ａｌ組成のＩ
ｎＧａＡｌＰ層を有する化合物半導体結晶層を作製でき
る。
【００８１】図９に、工程ｂ２から工程ｃ２への切り換
えた時（導入ガスをアルシンからホスフィンに切り換え
るとき）の基板温度を変化させたときに、ＩｎＧａＡｌ
Ｐ層の表面欠陥密度がどのように変化するのかを示す。
図９に示すように、上記基板温度が７２０℃以下なら
ば、上記表面欠陥密度を１０2ｃｍ-2以下に低減でき
る。
【００８２】また、図１０に、上記アルシンからホスフ
ィンへ導入ガスを切り換えた時から上記ＩｎＧａＡｌＰ
層の成長を開始する時までの時間ｔを変化させたとき
に、ＩｎＧａＡｌＰ層の表面欠陥密度がどのように変化
するのかを示す。図１０に示すように、上記時間ｔを１
５秒以下で０秒以上にすれば、上記表面欠陥密度を１０
2ｃｍ-2よりも低くすることができる。
【００８３】また、図１１に、工程ｃ２での基板表面温
度つまりＩｎＧａＡｌＰ層の温度を変化させたときのＰ
Ｌ(フォトルミネセンス)の発光半値幅の変化を示す。図
１１に示すように、工程ｃ２での基板表面温度を７２０
℃〜８００℃の間の値にすれば、ＰＬの発光半値幅を３
０ｍｅＶ以下にすることができる。
【００８４】また、図１２に、工程ｃ２での基板表面温
度を変化させたときのＩｎＧａＡｌＰ層の表面欠陥密度
の変化を示す。図１２に示すように、基板表面温度を７
００〜８００℃の範囲内の値にすれば、表面欠陥密度を
１０2ｃｍ-2以下にすることができる。
【００８５】上記図９,１０,１１,１２に示した特性か
らわかるように、この第２実施例によれば、従来に比べ
て、結晶欠陥が少なく、発光特性が優れた化合物半導体
結晶層を作製できる。また、図２（Ａ）に示した積層構
造を有するＩｎＧａＡｌＰ系の半導体レーザ素子を、こ
の第２実施例によって作製した化合物半導体結晶層を用
いて作製した場合、５０℃で、光出力５０ｍＷにおい
て、１００００時間以上にわたって安定に動作した。こ
のことから、この第２実施例の製造方法は、従来に比べ
てより一層結晶性の良いＩｎＧａＡｌＰ層を作製できる
ことが分かる。
【００８６】〔第３実施例〕図１３はこの発明の第１実
施例の化合物半導体結晶層の製造方法を用いて、半導体
レーザを製造する場合のＧaＡs基板の表面温度パター
ン,材料導入パターンおよび成長層の概略を示してい
る。
【００８７】まず、ＧaＡs基板１１を反応容器１（図
１）内に入れ、上記反応容器１内を１０〜１００torrに
減圧して、アルシンを導入する。そして、上記ＧaＡs基
板１１を加熱して、ＧaＡs基板１１の表面温度を略６５
０℃(６００〜６８０℃が望ましい)に設定する。なお、
必要であればＧaＡs基板１１の表面温度を６５０℃にて
３０分間保持して、ＧaＡs基板１１を清浄化する。その
後、ＴＭＧを導入して、ＧaＡs基板１１上にＡlxＧa1-x
Ａsバッファ層(０≦x≦１)、例えばＧaＡsバッファ層１
２を成長させる。次に、ＴＭＧの導入を止めて、ＧaＡs
バッファ層１２の成長を停止する(図１３中の工程Ｉ)。
【００８８】次に、アルシンの導入を停止して、ホスフ
ィンを導入する切り替えを行なう。そして、例えば時間
ｔ＝５秒(０〜１５秒が望ましい)経過後、予め所定の混
合比に調整されたＴＭＡ,ＴＭＧおよびＴＭＩを導入し
て、ＩnＧaＡlＰ層の成長を開始する。その後、ＩnＧa
ＡlＰ層を成長させながら、良好な結晶が得られる成長
温度である略７５０℃(７２０〜８００℃が望ましい)ま
でＧaＡs基板を昇温する(図１３中の工程II)。
【００８９】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に安定させた状態で、ＩnＧaＡlＰ層１３を
所定の厚さに成長させる(図１３中の工程III)。
【００９０】図１４は本実施例でのアルシンからホスフ
ィンへの切り替え時のＧaＡs基板の表面温度に対する表
面欠陥密度の関係を示している。図３２に示す従来の化
合物半導体結晶層の製造方法では、表面欠陥密度を１０
2cm-2より低減できなかったが、図１４に示すように、
ＧaＡs基板の表面温度が７２０℃以下では表面欠陥密度
を１０2cm-2以下であり、工程IIでのアルシンからホス
フィンへの切り替え時のＧaＡs基板の表面温度を７２０
℃以下にすることによって、表面欠陥密度を低減できる
ことがわかる。
【００９１】また、図１５は本実施例でのアルシンから
ホスフィンへの切り替え後、ＩnＧaＡlＰ層を成長開始
するまでの時間ｔに対する表面欠陥密度の関係を示して
いる。上記アルシンからホスフィンへの切り替え時にＧ
aＡs基板の表面温度を７５０℃にした場合、表面欠陥密
度を１０2cm-2より低減できなかったが、図１５に示す
ように、アルシンからホスフィンへの切り替え時にＧa
Ａs基板の表面温度を６５０℃にした場合、時間ｔが１５
秒以下で表面欠陥密度を１０2cm-2以下に低減できてお
り、工程IIのアルシンからホスフィンへの切り替え後の
ＩnＧaＡlＰ層を成長開始するまでの時間ｔは、０〜１
５秒が望ましいことがわかる。ただし、アルシンからホ
スフィンへ十分置換するという観点から言えば、時間ｔ
は１〜１５秒が望ましい。そして、この発明の第１実施
例では、アルシンからホスフィンへの切り替えを６５０
℃という低い温度で行うことによりＧaＡsバッファ層１
２が急速に分解するのを防ぐので、アルシンの導入から
ホスフィンの導入への切り替えからＩnＧaＡlＰ層１３
の成長開始までの時間ｔを約５秒もの長い時間に設定し
ている。したがって、反応容器内の雰囲気をアルシンか
らホスフィンへ十分に置換することができるので、Ｉn
ＧaＡlＰ層へのＡsの混入が防止される。
【００９２】図１６は本実施例の工程IIIで成長させた
ＩnＧaＡlＰ層のＧaＡs基板の表面温度に対するＰＬ(フ
ォトルミネセンス)の発光半値幅の関係を示している。
図３２に示す従来の化合物半導体結晶層の製造方法で
は、ＰＬの半値幅は３０meＶ以下に低減できなかった
が、本実施例では、図１６に示すように、ＧaＡs基板の
表面温度が７２０〜８００℃の範囲でＰＬの半値幅を３
０meＶ以下に低減することができた。また、図１７は、
上記工程IIIで成長させたＩnＧaＡlＰ層のＧaＡs基板の
表面温度に対する表面欠陥密度を示している。図３２に
示す従来の化合物半導体結晶層の製造方法では、表面欠
陥密度を１０2cm-2より低減できなかったが、本実施例
では、図１７に示すように、ＧaＡs基板の表面温度が７
００〜８００℃の範囲で表面欠陥密度を１０1cm-2台ま
で低減することができた。
【００９３】このように、上記工程IIでは、ＧaＡs基板
の表面温度が６００〜６８０℃の低温でアルシンからホ
スフィンへの置換が行なわれるため、ＧaＡsバッファ層
が急速に分解されるのを防止できる。また、上記ＧaＡs
バッファ層が急速に分解されるのを防止するので、十分
なアルシンからホスフィンへの置換の時間ｔを確保し
て、ＩnＧaＡlＰ層へのＡsの混入を防止できる。また、
上記ＧaＡs基板の表面温度が６００〜６８０℃の低温で
ＩnＧaＡlＰ層１３の初期成長を開始するため、ＧaＡs
バッファ層１２とのヘテロ界面付近のＩnＧaＡlＰ層１
３で発生しやすいＰ(燐)抜けを防ぐこともできる。した
がって、ＧaＡsバッファ層とのヘテロ界面近傍でのＩn
ＧaＡlＰ層１３内の結晶欠陥を低減でき、良好なヘテロ
界面が得ることができる。
【００９４】また、本実施例の方法を用いて、図２
（Ａ）の構造を有するＩnＧaＡlＰ系の半導体レーザ素
子を作成したところ、５０℃,光出力４０mＷにて、１
０,０００時間以上にわたり安定に動作した。したがっ
て、本発明の方法を用いて短波長で高特性,高信頼性を
有する半導体レーザを実現することができる。
【００９５】〔第４実施例〕図１８はこの発明の第４実
施例の化合物半導体結晶層の製造方法を用いて、半導体
レーザを製造する場合のＧaＡs基板の表面温度パター
ン,材料導入パターンおよび成長層の概略を示してい
る。
【００９６】以下、本実施例の製造方法を図１８を用い
て説明する。
【００９７】まず、ＧaＡs基板１１を反応容器１内（図
１）に入れ、反応容器１内を１０〜１００torrに減圧
し、アルシンを導入する。そして、ＧaＡs基板１１を加
熱し、ＧaＡs基板１１の表面温度を略６５０℃(６００
〜６８０℃が望ましい)から略７００℃(７２０℃以下が
望ましい)まで昇温しながら、ＴＭＧ,ＴＭＡを導入し
て、ＧaＡs基板１１上にＡlＧaＡsバッファ層１２を成
長させる(図１８中の工程Ｉ)。
【００９８】次に、ＴＭＧ、ＴＭＡの導入を止めて、Ａ
lＧaＡsバッファ層１２の成長を停止する。そして、上
記アルシンの導入からホスフィンの導入に切り替え、そ
の切り替えから時間ｔ経過後、予め所定の混合比に調整
されたＴＭＡ,ＴＭＧおよびＴＭＩを導入して、ＡlＧa
Ａsバッファ層１２上にＩnＧaＡlＰ層１３の成長を開始
する。その後、上記ＩnＧaＡlＰ層１３を成長させなが
ら、良好な結晶が得られる略７５０℃(７２０〜８００
℃が望ましい)の表面温度までＧaＡs基板１１を昇温す
る(図１８中の工程II)。
【００９９】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に保って、ＩnＧaＡlＰ層１３を所定の厚さ
に成長させる(図１８中の工程III)。
【０１００】このように、上記工程IIでＧaＡs基板の表
面温度が７２０℃以下の低温でアルシンからホスフィン
への置換が行なわれるため、ＡlＧaＡs層１２が急速に
分解されるのを防ぐことができる。また、上記ＡlＧaＡ
s層１２が急速に分解されるのを防止するので、十分な
アルシンからホスフィンへの置換の時間ｔを確保して、
成長初期においてＩnＧaＡlＰ層１３へのＡsの混入を防
止できる。また、上記ＧaＡs基板の表面温度が７２０℃
以下の低温でＩnＧaＡlＰ層の初期成長を開始するた
め、ＡlＧaＡsバッファ層とのヘテロ界面付近のＩnＧa
ＡlＰ層で発生しやすいＰ(燐)抜けを防ぐことができ
る。この結果、ＡlＧaＡsバッファ層１２とのヘテロ界
面付近におけるＩnＧaＡlＰ層１３の結晶欠陥を低減で
き、良好なヘテロ界面を得ることができる。
【０１０１】また、この第４実施例では、ＡlＧaＡsバ
ッファ層１２もＧaＡs基板１１の表面温度を６５０℃の
低温から７００℃に昇温しながら成長させるため、Ａl
ＧaＡsバッファ層１２の結晶欠陥も低減できるので、そ
のＡlＧaＡsバッファ層１２上に成長させるＩnＧaＡlＰ
層１３の結晶性がさらに向上する。
【０１０２】〔第５実施例〕図１９はこの発明の第５実
施例の化合物半導体結晶層の製造方法を用いて、半導体
レーザを製造する場合のＧaＡs基板の表面温度パター
ン,材料導入パターンおよび成長層の概略を示してい
る。
【０１０３】以下、本実施例の製造方法を図１９を用い
て説明する。
【０１０４】まず、ＧaＡs基板を反応容器１（図１）内
に入れ、反応容器１内を１０〜１００torrに減圧し、ア
ルシンを導入する。次に、上記ＧaＡs基板１１を加熱
し、ＧaＡs基板１１の表面温度を略６５０℃(７２０℃
以下が望ましい)まで昇温して、ＴＭＧを導入すること
によって、ＧaＡs基板１１上にＧaＡsバッファ層１２を
成長させる。そして、ＴＭＧの導入を止めて、ＧaＡsバ
ッファ層１２の成長を停止する(図１９中の工程Ｉ)。
【０１０５】次に、上記アルシンの導入からホスフィン
の導入に切り替え、その切り替えから時間ｔ経過後、予
め所定の混合比に調整されたＴＭＡ,ＴＭＧおよびＴＭ
Ｉを導入して、ＧaＡsバッファ層上にＩnＧaＡlＰ層１
３の成長を開始する(図１９中の工程II)。
【０１０６】そして、上記ＩnＧaＡlＰ層１３の成長開
始から所定の時間経過した後にＩnＧaＡlＰ層１３を成
長をさせながら、良好な結晶が得られる略７５０℃(７
２０〜８００℃が望ましい)の表面温度までＧaＡs基板
１１を昇温する(図１９中の工程III)。
【０１０７】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に保って、ＩnＧaＡlＰ層１３を所定の厚さ
に成長させる(図１９中の工程IV)。
【０１０８】このように、上記工程IIでＧaＡs基板１１
の表面温度が６５０℃の低温でアルシンからホスフィン
への置換が行なわれるため、ＧaＡsバッファ層１２が急
速に分解されるのを防ぐことができる。また、上記Ｇa
Ａsバッファ層１２が急速に分解されるのを防止するの
で、十分なアルシンからホスフィンへの置換の時間ｔを
確保して、ＩnＧaＡlＰ層へのＡsの混入を防止できる。
また、上記ＧaＡs基板１１の表面温度が略６５０℃の低
温でＧaＡsバッファ層１２を成長させ、略６５０℃で続
けてＩnＧaＡlＰ層１３の初期成長を開始するため、Ｇa
Ａsバッファ層１２とのヘテロ界面付近のＩnＧaＡlＰ層
１３で発生しやすいＰ(燐)抜けを防ぐことができる。し
たがって、成長初期におけるＩnＧaＡlＰ層１３の結晶
欠陥を効果的に低減して、ＧaＡsバッファ層１２とＩn
ＧaＡlＰ層１３との良好なヘテロ界面を得ることができ
る。
【０１０９】本実施例では、ＧａＡｓバッファ層１２と
のヘテロ界面付近で発生しやすい燐抜けによる結晶欠陥
を低減する効果が向上し、したがってＩｎＧａＡｌＰ層
１３の結晶性が向上した。
【０１１０】〔第６実施例〕図２０はこの発明の第６実
施例の化合物半導体結晶層の製造方法を用いて、半導体
レーザを製造する場合のＧaＡs基板の表面温度パター
ン,材料導入パターンおよび成長層の概略を示してい
る。
【０１１１】以下、本実施例の製造方法を図２０を用い
て説明する。
【０１１２】まず、ＧaＡs基板１１を反応容器１（図
１）内に入れ、反応容器１内を１０〜１００torrに減圧
し、アルシンを導入する。次に、上記ＧaＡs基板１１を
加熱して、ＧaＡs基板１１の表面温度を略６５０℃にし
た後、ＴＭＧを導入することによって、ＧaＡs基板１１
上にＧaＡsバッファ層１２を成長させる。次に、上記Ｔ
ＭＧの導入を止めて、ＧaＡsバッファ層１２の成長を停
止する。その後、上記ＧaＡs基板１１の表面温度を略７
００℃(７２０℃以下が望ましい)まで昇温する(図２０
中の工程Ｉ)。
【０１１３】次に、上記ＧaＡs基板１１の表面温度７０
０℃でアルシンの導入からホスフィンの導入に切り替
え、その切り替えから時間ｔ経過後、ＴＭＧ,ＴＭＡお
よびＴＭＩを導入して、ＧaＡsバッファ層１２上にＩn
ＧaＡlＰ層１３の成長を開始する(図２０中の工程II)。
【０１１４】そして、ＩnＧaＡlＰ層１３の成長開始か
ら所定の時間経過した後にＩnＧaＡlＰ層１３を成長を
させながら、良好な結晶が得られる略７５０℃(７２０
〜８００℃が望ましい)の表面温度までＧaＡs基板１１
を昇温する(図２０中の工程III)。
【０１１５】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に保って、ＩnＧaＡlＰ層１３を所定の厚さ
に成長させる(図２０中の工程IV)。
【０１１６】このように、上記工程IIでＧaＡs基板１１
の表面温度が７２０℃以下の低温でアルシンからホスフ
ィンへの置換が行なわれるため、ＧaＡsバッファ層１２
が急速に分解されるのを防止することができる。また、
上記ＧaＡsバッファ層１２が急速に分解されるのを防止
するので、十分なアルシンからホスフィンへの置換の時
間ｔを確保して、ＩnＧaＡlＰ層１３へのＡsの混入を防
止できる。また、上記ＧaＡs基板１１の表面温度６５０
℃の低温でＧaＡsバッファ層１２を成長させ、ＧaＡs基
板１１の表面温度が略７００℃でＩnＧaＡlＰ層１３の
初期の成長を開始するため、結晶欠陥密度の小さい結晶
成長ができ、ＩnＧaＡlＰ層１３の成長初期の結晶欠陥
を低減することができる。また、上記ＧaＡs基板１１の
表面温度が略７００℃でＩnＧaＡlＰ層１３の初期の成
長を行うため、ＧaＡsバッファ層１２とのヘテロ界面付
近のＩnＧaＡlＰ層１３で発生しやすいＰ(燐)抜けを防
くことができる。これらのことから、従来の方法に比し
て良好なヘテロ界面を得ることができ、ＩnＧaＡlＰ層
１３の結晶性を向上させることができる。
【０１１７】〔第７実施例〕図２１はこの発明の第７実
施例の化合物半導体結晶層の製造方法を用いて、半導体
レーザを製造する場合のＧaＡs基板の表面温度パター
ン,材料導入パターンおよび成長層の概略を示してい
る。
【０１１８】以下、この実施例の製造方法を図２１を用
いて説明する。
【０１１９】まず、ＧaＡs基板１１を反応容器１（図
１）内に入れ、反応容器１内を１０〜１００torrに減圧
し、アルシンを導入する。次に、上記ＧaＡs基板１１を
加熱して、ＧaＡs基板１１の表面温度を７２０〜８００
℃の高温にした後、ＴＭＧを導入して、ＧaＡs基板１１
上にＧaＡsバッファ層１２を成長させる。そして、ＴＭ
Ｇの導入を止めて、ＧaＡsバッファ層１２の成長を停止
する(図２１中の工程Ｉ)。
【０１２０】次に、上記ＧaＡs基板１１の表面温度を略
６５０℃(６００〜６８０℃が望ましい)まで下げる(図
２１中の工程II)。
【０１２１】次に、アルシンの導入からホスフィンの導
入に切り替え、その切り替えから時間ｔ経過後、ＴＭ
Ｇ,ＴＭＡおよびＴＭＩを導入して、ＧaＡsバッファ層
上にＩnＧaＡlＰ層１３の成長を開始し、ＩnＧaＡlＰ層
１３を成長をさせながら、良好な結晶が得られる略７５
０℃(７２０〜８００℃が望ましい)までＧaＡs基板の表
面温度を昇温する(図２１中の工程III)。
【０１２２】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に保って、ＩnＧaＡlＰ層１３を所定の厚さ
に成長させる(図２１中の工程IV)。
【０１２３】このように、上記工程Ｉにおいて、ＧaＡs
バッファ層１２をＧaＡs基板１１の表面温度７２０〜８
００℃の高温で成長させることによって、ＧaＡsバッフ
ァ層１２の結晶欠陥を低減することができる。また、一
旦ＧaＡs基板１１の表面温度を６５０℃の低温まで下げ
て、ＩnＧaＡlＰ層１３の初期の成長を開始するため、
ＧaＡsバッファ層１２とのヘテロ界面付近で発生しやす
いＰ(燐)抜けを防いで、ＩnＧaＡlＰ層１３の結晶欠陥
を効果的に低減して、ＩnＧaＡlＰ層１３の結晶性をさ
らに向上することができる。
【０１２４】本実施例の化合物半導体結晶層の製造方法
を用いて、図２（Ａ）に示した構造を有するＩnＧaＡl
Ｐ系の半導体レーザ素子を作成したところ、この半導体
レーザ素子は５０℃、光出力５０mＷにて１０,０００時
間以上にわたり安定に動作した。したがって、この実施
例の方法は短波長で高特性,高信頼性を有する半導体レ
ーザを実現することができる。
【０１２５】〔第８実施例〕図２２はこの発明の第８実
施例の化合物半導体結晶層の製造方法を用いて、図２
（Ｂ）に示した構造を有する半導体レーザを製造する場
合のＧaＡs基板の表面温度パターン,材料導入バッファ
および成長層の概略を示している。
【０１２６】以下、本実施例の製造方法を図２２を用い
て説明する。なお、本実施例は、第１〜７実施例とは異
なり、バッファ層１２を形成することなくＧａＡｓ基板
１１上に直接ＩnＧaＡlＰ層１３を形成するものであ
る。
【０１２７】まず、ＧaＡs基板１１を反応容器１（図
１）内に入れ、反応容器１内を１０〜１００torrに減圧
し、アルシンを導入する。そして、上記ＧaＡs基板１１
を加熱して、ＧaＡs基板１１の表面温度が６５０℃(７
２０℃以下が望ましい)でアルシンの導入からホスフィ
ンの導入に切り替え、その切り替えから時間ｔ経過後、
ＴＭＧ,ＴＭＡおよびＴＭＩを導入して、ＧaＡs基板１
１上にＩnＧaＡlＰ層１３の成長を開始する(図２２中の
工程Ｉ)。
【０１２８】その後、上記ＩnＧaＡlＰ層１３を成長さ
せながら、良好な結晶が得られる略７５０℃(７２０〜
８００℃が望ましい)までＧaＡs基板１１の表面温度を
昇温する(図２２中の工程II)。
【０１２９】そして、上記ＧaＡs基板１１の表面温度を
略７５０℃に保って、ＩnＧaＡlＰ層１３を所定の厚さ
に成長させる(図２２中の工程III)。
【０１３０】このように、上記工程Iでは、ＧaＡs基板
１１の表面温度が６５０℃の低温でアルシンからホスフ
ィンへの置換が行なわれるため、ＧaＡs基板１１が急速
に分解されるのを防止することができる。また、上記Ｇ
aＡs基板１１が急速に分解されるのを防止するので、十
分なアルシンからホスフィンへの置換の時間ｔを確保し
て、ＩnＧaＡlＰ層へのＡsの混入を防止できる。また、
上記ＧaＡs基板１１の表面温度が６５０℃の低温でＩn
ＧaＡlＰ層１３の初期の成長を開始するため、ＧaＡs基
板１１とのヘテロ界面付近のＩnＧaＡlＰ層で発生しや
すいＰ(燐)抜けを防いで、ＩnＧaＡlＰ層の結晶欠陥を
効果的に低減できる。この結果、ＩnＧaAlＰ層１３とＧ
aＡs基板１１との良好なヘテロ界面が得ることができ、
ＩnＧaＡlＰ層１３の結晶性を向上することができる。
【０１３１】本実施例は、バッファ層１２を形成せずに
行う化合物半導体結晶層の製造方法であり、ＩnＧaＡl
Ｐ層１３のＡl組成比が０.３より低い場合は、この第８
実施例の化合物半導体結晶層の製造方法の方がＧaＡsバ
ッファ層またはＡlＧaＡsバッファ層を形成したものよ
り効果が認められた。
【０１３２】〔第９実施例〕図２３はこの発明の第９実
施例の化合物半導体結晶層の製造方法を用いて、図２
（Ｂ）に示した構造を有する半導体レーザを製造する場
合のＧaＡs基板の表面温度パターン,材料導入パターン
および成長層を示している。
【０１３３】以下、本実施例の製造方法を図２３を用い
て説明する。なお、本実施例も、上記第８実施例と同様
に、バッファ層１２を形成することなくＧａＡｓ基板１
１上に直接ＩnＧaＡlＰ層１３を形成するものである。
【０１３４】まず、ＧaＡs基板１１を反応容器１（図１
参照）内に入れ、反応容器１内を１０〜１００torrに減
圧し、アルシンを導入する。そして、ＧaＡs基板１１の
表面温度が６５０℃(６００〜７２０℃以下が望ましい)
になるまでＧａＡｓ基板１１を加熱する（図２３の工程
Ｉ）。そして６５０℃になると、アルシンの導入をホス
フィンの導入に切り替え、その切り替えから時間ｔ経過
後、予め所定の混合比に調整したＴＭＧ,ＴＭＡおよび
ＴＭＩを反応容器１内に導入して、ＧaＡs基板１１上に
Ｉny（Ｇa1-xＡlx）1-yＰ層１３(本実施例では、ｘ＝
０.７、ｙ＝０.５）を成長させる。そして、ＩｎＧａＡ
ｌＰ層１３の成長開始からある時間経過後、ＴＭＧ,Ｔ
ＭＡおよびＴＭＩの導入を停止して、ＩnＧaＡlＰ層１
３の成長を一旦停止する(図２３中の工程II)。工程IIで
は基板温度は６５０℃に保持される。
【０１３５】ＩｎＧａＡｌＰ層１３の成長を一旦停止さ
せた後、ＧａＡｓ基板１１を加熱して、良好な結晶が得
られる略７５０℃(７２０〜８００℃が望ましい)までＧ
aＡs基板１１の表面温度を昇温する(図２３中の工程II
I)。本実施例では、このＧａＡｓ基板１１の昇温時にＩ
ｎＧａＡｌＰ層１３の成長を停止している。この理由は
次の通りである。通常、ＩｎＧａＡｌＰ層の成長温度が
変化した場合には、このＩｎＧａＡｌＰ層の中の格子整
合とキャリア濃度が変化するため、昇温しながら格子整
合とキャリア濃度を一定にしようとすると、ＩｎＧａＡ
ｌＰ層のための原料ガスとドーピング材料の流量を調整
する必要がある。そして、これら材料の流量を変化させ
ると、基板の昇温速度を調整する必要が生じる。このよ
うに、昇温しながらＩｎＧａＡｌＰ層を成長させるのは
流量および昇温速度の調整を要求するため、非常に面倒
である。したがって、本実施例では、昇温中の流量調整
や昇温速度の調整を行わなくても済むように、昇温中は
ＩｎＧａＡｌＰ層の成長を停止するのである。本実施例
では、昇温速度の調整が必要ではないので、基板温度を
短時間で上昇させることができ、工程時間の短縮化を図
ることができる。また、この間はIII族原料ガスやドー
ピング材料の導入を停止するため、材料の使用量を減ら
すことができる。
【０１３６】ＧaＡs基板の表面温度が７５０℃に達する
と、この温度を保って、ＩnＧaＡlＰ層の成長を再開
し、所定の厚さに成長させる(図２３中の工程IV)。な
お、この工程IIIでは、組成ｘは１.０、組成ｙは０.５
に設定している。このように本実施例では、工程IIと工
程IVにおけるＩｎＧａＡｌＰ層１３の組成を異ならせて
いるが、もちろん同じであってもよい。
【０１３７】図２４は本実施例でのアルシンからホスフ
ィンへの切り替え時のＧaＡs基板の表面温度に対する表
面欠陥密度の関係を示している。図３２に示す従来の化
合物半導体結晶層の製造方法では、表面欠陥密度を１０
2cm-2より低減できなかったが、図２４に示すように、
ＧaＡs基板の表面温度が７２０℃以下では表面欠陥密度
を１０2cm-2よりも低くできており、工程IIでのアルシ
ンからホスフィンへの切り替え時のＧaＡs基板の表面温
度が６００℃以上７２０℃以下が望ましいことがわか
る。
【０１３８】また、図２５は本実施例でのアルシンから
ホスフィンへの切り替え後、ＩnＧaＡlＰ層１３を成長
開始するまでの時間ｔに対する表面欠陥密度の関係を示
している。上記従来例の場合には、表面欠陥密度を１０
2cm-2以下に低減できなかったが、本実施例のようにア
ルシンからホスフィンへの切り替え時にＧaＡs基板の表
面温度を６５０℃にした場合には、図２５に示すよう
に、時間ｔが１５秒以下では表面欠陥密度を１０2cm-2
よりも低くできており、このことから、Ｐ（燐）抜けに
起因する欠陥欠陥を減らすには、工程IIでのアルシンか
らホスフィンへの切り替え後のＩnＧaＡlＰ層を成長開
始するまでの時間ｔは、０〜１５秒が望ましいことがわ
かる。ただし、アルシンからホスフィンへの十分な置換
を考慮した場合には、１〜１５秒が望ましい。本実施例
では、アルシンからホスフィンへの切り替えを６５０℃
という低い温度で行うことによりＧaＡs基板１１が急速
に分解するのを防ぐので、アルシンの導入からホスフィ
ンの導入への切り替えからＩnＧaＡlＰ層１３の成長開
始までの時間ｔを約５秒もの長い時間に設定している。
したがって、反応容器内の雰囲気をアルシンからホスフ
ィンへ十分に置換することができるので、ＩnＧaＡlＰ
層１３へのＡsの混入が防止される。以上のことより、
本実施例では、良好な（急峻な）ヘテロ界面を得ること
ができた。
【０１３９】図２６は本実施例の工程IVで成長させたＩ
nＧaＡlＰ層１３のＧaＡs基板１１の表面温度に対する
ＰＬ(フォトルミネセンス)の発光半値幅の関係を示して
いる。上記従来の方法では、ＰＬの半値幅は２５meＶ以
下にすることができなかったが、本実施例では、図２６
に示すように、ＧaＡs基板１１の表面温度が７２０〜８
００℃の範囲でＰＬの半値幅を２５meＶより小さくする
ことができた。特に７５０℃付近では、略２０ｍｅＶま
でも低減することができた。また、図２７は、上記工程
IVで成長させたＩnＧaＡlＰ層１３のＧaＡs基板１１の
表面温度に対する表面欠陥密度を示している。上記従来
の方法では、表面欠陥密度を１０2cm-2より低減できな
かったが、本実施例では、図２７に示すように、ＧaＡs
基板１１の表面温度が７００〜８００℃の範囲で表面欠
陥密度を１０1cm-2台まで低減することができた。
【０１４０】以上のデータより、本実施例の方法で製造
したＩｎＧａＡｌＰ層１３の諸特性は、図３２に示す従
来の方法で製造したＩｎＧａＡｌＰ層の特性よりも大き
く改善されており、本実施例が有効であることがわか
る。
【０１４１】また、本実施例の方法を用いて、図２
（Ｂ）に示した構造を有するＩnＧaＡlＰ系の半導体レ
ーザ素子を作成したところ、５０℃,光出力４０mＷに
て、１０,０００時間以上にわたり安定に動作した。こ
のことからも、本実施例の有効性が証明された。したが
って、本発明の方法を用いて短波長で高特性,高信頼性
を有する半導体レーザを実現することができる。
【０１４２】本実施例では、工程IIと工程IVで成長させ
るＩｎy(Ｇａ1-xＡｌx)y-1Ｐ層１３の組成ｘ，ｙを変化
させたが、必ずしも変える必要はない。工程IIと工程IV
で同じ組成のＩｎＧａＡｌＰ層１３を成長させた場合
も、良好な結果が得られた。
【０１４３】〔第１０実施例〕図２８はこの発明の第１
０実施例の化合物半導体結晶層の製造方法を用いて、図
２（Ｂ）に示した構造を有する半導体レーザを製造する
場合のＧaＡs基板の表面温度パターン,材料導入パター
ンおよび成長層を示している。
【０１４４】以下、本実施例の製造方法を図２８を用い
て説明する。なお、図２８に示した本実施例の全工程
中、工程Ｉ，IIは、図２３に示した第９実施例の工程
Ｉ，IIと同じであるので、これについては説明を省略
し、工程III,IVについてのみ説明する。
【０１４５】ＩｎＧａＡｌＰ層１３の成長を一旦停止さ
せた後、工程III,IVにおいて、ＧａＡｓ基板１１を加熱
して、良好な結晶が得られる略７５０℃(７２０〜８０
０℃が望ましい)までＧaＡs基板１１の表面温度を昇温
する。一方、ＧａＡｓ基板１１を６５０℃から７５０℃
まで昇温する間に、この実施例では７２０℃付近で、Ｔ
ＭＡ，ＴＭＧ，ＴＭＩを導入してＩｎＧａＡｌＰ層１３
の成長を再開する。そして、基板温度が７５０℃に達し
た後はこの温度を保持してＩｎＧａＡｌＰ層１３を所定
の厚さになるまで成長させ続ける。
【０１４６】基板温度を７５０℃まで昇温させる間全く
ＩｎＧａＡｌＰ層１３を成長させない第９実施例では、
ＧａＡｓ基板あるいはＧａＡｓバッファ層上に成長させ
る場合ほどではないが、基板温度の昇温中に燐抜けによ
る結晶欠陥は依然発生しやすい。本実施例はその不都合
を考慮に入れたものであり、基板温度が比較的低い段階
でＩｎＧａＡｌＰ層１３の成長を再開するため、第９実
施例において起こりやすい基板昇温中のＰ（燐）抜けを
防止できる。したがって、本実施例は上記第９実施例よ
りも結晶欠陥の発生を減らすことができる。実際に、第
９実施例の方法を用いて半導体レーザ素子を製造する場
合よりも、本実施例の方法を用いて半導体レーザ素子を
製造する場合の方が、歩留りがよく、しかも、異なるレ
ーザ波長を有する種々の半導体レーザ素子において安定
した素子特性が得られた。
【０１４７】〔第１１実施例〕図２９はこの発明の第１
１実施例の化合物半導体結晶層の製造方法を用いて、図
２（Ａ）に示す構造を有する半導体レーザを製造する場
合のＧaＡs基板の表面温度パターン,材料導入パターン
および成長層を示している。
【０１４８】以下、本実施例の製造方法を図２９を用い
て説明する。本実施例は、ＧａＡｓ基板にバッファ層を
形成した後に、ＩnＧaＡlＰ層を形成するものである。
【０１４９】まず、ＧaＡs基板１１を反応容器１（図
１）内に入れ、反応容器１内を１０〜１００torrに減圧
し、アルシンを導入する。そして、ＧaＡs基板の表面温
度が６５０℃(６００〜７２０℃以下が望ましい)になる
までＧａＡｓ基板１１を加熱する。そして６５０℃にな
ると、ＴＭＧを反応容器１内に導入してＧａＡｓバッフ
ァ層１２を成長させる。この間、基板温度は６５０℃に
保持されている（工程Ｉ）。
【０１５０】次に、基板温度を６５０℃に保持したま
ま、アルシンの導入をホスフィンの導入に切り替える。
そして、その切り替えから５秒（ｔ＝５秒）経過後、Ｇ
ａＡｓ基板を加熱して、基板温度を、ＩｎＧａＡｌＰ層
の良好な結晶が得られる温度である７５０℃（７２０〜
８００℃が望ましい。）まで上昇させつつ、予め所定の
混合比に調整したＴＭＧ，ＴＭＡおよびＴＭＩを反応容
器内に導入して、ＧaＡs基板上にＩｎy(Ｇａ1-xＡｌx)
y-1Ｐ層（０≦ｘ≦１，０≦ｙ≦１）１３を成長させる
（工程II)。ここで成長するＩｎy(Ｇａ1-xＡｌx)y-1Ｐ
層（０≦ｘ≦１，０≦ｙ≦１）１３の組成ｘ，ｙの値は
それぞれｘ＝０.７０，ｙ＝０.５０である。
【０１５１】基板温度が７５０℃に達すると、ＧａＡｓ
基板１１をその温度に保持したまま、ＴＭＧ，ＴＭＡ，
ＴＭＩの混合比を工程IIでの混合比と変えて導入して、
工程IIとは組成ｘ，ｙの異なるＩｎy(Ｇａ1-xＡｌx)y-1
Ｐ層（ｘ＝１.０，ｙ＝０.５０）を成長させる(工程II
I)。
【０１５２】本実施例でも、他の幾つかの実施例同様、
切り替え時間を十分にとってのアルシンからホスフィン
への切り替えならびにＩｎＧａＡｌＰ層の成長開始を７
２０℃以下の基板温度で行うと共に、ＩｎＧａＡｌＰ層
の成長過程で基板温度を７５０℃まで上昇させているの
で、成長初期のＩｎＧａＡｌＰ層への砒素の混入を防止
でき、かつ、ヘテロ界面付近でのＰ（燐）抜けに起因す
る結晶欠陥を低減できるので、急峻なヘテロ界面を形成
できる。したがって良好な結晶性をもつＩｎＧａＡｌＰ
層を得ることができる。
【０１５３】また、本実施例で使用するＩｎＧａＡｌＰ
層成長時の基板温度は、ＩｎＧａＡｌＰ層の組成ｘ，ｙ
の値に応じて設定したものである。つまり、本実施例で
は、ＩｎＧａＡｌＰ層の組成に適した温度でＩｎＧａＡ
ｌＰ層を成長している。したがって、組成を変えないで
ＩｎＧａＡｌＰ層を成長させる上記第３実施例（図１
３）等に比べて、一層良好な結晶性を有するＩｎＧａＡ
ｌＰ層を得ることができる。
【０１５４】工程ＩＩ，ＩＩＩで成長させるＩｎＧａＡ
ｌＰ層１３の組成は上述のもの以外のものに設定できる
ことはもちろんである。
【０１５５】〔第１２実施例〕図３０はこの発明の第１
２実施例の化合物半導体結晶層の製造方法を用いて、半
導体レーザを製造する場合のＧaＡs基板の表面温度パタ
ーン,材料導入パターンおよび成長層を示している。
【０１５６】本実施例の方法は、工程Ｉ,IIにおいて成
長させるＩｎy(Ｇａ1-xＡｌx)y-1Ｐ層（０≦ｘ≦１，０
≦ｙ≦１）１３の組成に関してのみ、第１１実施例の方
法と異なる。つまり、第１１実施例では、基板温度の昇
温中と昇温後とでＩｎy(Ｇａ1-xＡｌx)y-1Ｐ層１３（０
≦ｘ≦１，０≦ｙ≦１）の組成ｘ，ｙの値を２通りに変
化させていたが、本実施例では、基板温度を昇温させて
いる間、ＩｎＧａＡｌＰ層１３の組成を種々変化させて
いる。より具体的には、ＩｎＧａＡｌＰ層の成長開始時
にはｘ＝０．５０，ｙ＝０．５０、また、昇温終了時に
はｘ＝１．０，ｙ＝０．５０として、昇温中にｘの値を
０．５０から１，０まで徐々に変化させている。
【０１５７】本実施例ではＩｎＧａＡｌＰ層の組成を徐
々に変化させることにより、組成の急激な変化を回避で
き、第１１実施例に比してさらに良好な結晶性を有する
ＩｎＧａＡｌＰ層を得ることができる。
【０１５８】この例では、昇温中のみＩｎＧａＡｌＰ層
の組成を変化させたが、昇温後のみに変化させても効果
はあった。全成長時間にわたって変化させてももちろん
よい。あるいは、全成長時間のうち一部の期間のみでも
よい。
【０１５９】ところで、異なるレーザ波長を有する半導
体レーザはＩｎＧａＡｌＰ活性層１４の組成が互いに異
なっているが、上述の各実施例の方法を用いてＩｎＧａ
ＡｌＰクラッド層１３やバッファ層１２を形成した半導
体レーザは、ＩｎＧａＡｌＰ活性層１４の組成に拘わら
ず、従来よりも信頼性、特性が向上しており、本発明が
有効であることがわかった。
【０１６０】尚、上記各実施例では、化合物半導体結晶
層の材料として、メチル系有機金属であるトリメチルア
ルミニウム(ＴＭＡ)とトリメチルガリウム(ＴＭＧ)とト
リメチルインジウム(ＴＭＩ)およびアルシン(ＡｓＨ3)
とホスフィン(ＰＨ3)とを使用したが、他の材料、例え
ば、エチル系有機金属であるトリエチルアルミニウム
(ＴＥＡ)とトリエチルガリウム(ＴＥＧ)とトリエチルイ
ンジウム(ＴＥＩ)および有機系Ｖ族材料であるターシャ
ルブチルホスフィン(ＴＢＰ)とターシャルブチルアルシ
ン(ＴＢＡｓ)などを用いても良い。
【０１６１】また、上記各実施例は半導体レーザの製造
に関連して説明したが、この発明の化合物半導体結晶層
の製造方法は発光ダイオードの製造にも適用できるのは
勿論である。
【０１６２】
【発明の効果】以上より明らかなように、請求項１の発
明は、Ｖ族原料ガスを砒素系材料から燐系材料に切り替
えてＩｎy(Ｇａ1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦1)
（以下、「ＩｎＧａＡｌＰ層」という。）の成長を開始す
るときに、III族原料ガスのモル流量ＱIIIに対するＶ族
原料ガスのモル流量ＱVの比ＱV／ＱIIIを、Ｐ抜けに起
因する欠陥の発生を低減することのできる高い値に設定
できるので、ＧａＡｓ基板とＩｎＧａＡｌＰ層とのヘテ
ロ界面付近でＰ(燐)抜けが発生することを抑制でき、し
たがって、ＩｎＧａＡｌＰ層の結晶欠陥を低減できる。
また、上記ＩｎＧａＡｌＰ層の初期成長成長途中では、
良質なＩｎＧａＡｌＰの結晶を得るのに最適な値を上記
比ＱV／ＱIIIの所定値として設定することにより、良質
な結晶性を有するＩｎＧａＡｌＰ層を成長させることが
できる。
【０１６３】請求項２の発明は、上記比ＱV／ＱIIIを上
記高い値から上記所定値にするときに上記比ＱV／ＱIII
を連続的に減少させている。したがって、ＩｎＧａＡｌ
Ｐ層を成長させているときに、上記比ＱV／ＱIIIが急変
することを抑制できる。したがって、ＩｎＧａＡｌＰ層
の結晶質を向上させることができる。
【０１６４】請求項３の発明では、上記比ＱV／ＱIIIの
高い値を５００以上にしたので、ＩｎＧａＡｌＰ層の表
面欠陥密度を最も低くすることができる上に、ＰＬ(フ
ォトルミネッセンス)の発光半値幅を最も小さくするこ
とができる。
【０１６５】請求項４，５の発明によれば、砒素系材料
（例えば、ＡｓＨ3）から燐系材料（例えば、ＰＨ3）へ
の切り替え時にＧａＡｓ基板を高温にしないので、Ｇａ
Ａｓの分解を招くことなく、砒素系材料から燐系材料へ
の切り換え時間を長くとることができ、反応容器中の砒
素系材料が燐系材料に十分に置換されてから、ＩｎＧａ
ＡｌＰ層の成長を開始することができる。したがって、
ＩｎＧａＡｌＰ層へのＡｓの混入を防ぐことができる。
また、ヘテロ界面付近における燐抜けによる結晶欠陥の
発生を防止することができる。この結果、良好なヘテロ
界面を得ることができる。特に請求項５の発明では、上
記低い温度を７２０℃以下の温度としているので、ヘテ
ロ界面付近の表面欠陥密度を従来よりも小さくできる。
また、上記高い温度を７２０〜８００℃の温度にしてい
るので、フォトルミネッセンスの半値幅を従来よりも低
いレベルまで下げることができる。
【０１６６】請求項６の発明は、上記ＧａＡｓ基板上に
ＡｌxＧａ1-xＡｓ(0≦x≦1)バッファ層（以下、ＡｌＧ
ａＡｓバッファ層と言う）を成長させ、その上に、上記
ＩｎＧａＡｌＰ層を成長させるものである。このバッフ
ァ層のお陰で、ＧａＡｓ基板表面の平坦性を向上させる
ことができる。また、この発明においても、Ｖ族原料ガ
スを砒素系材料から燐系材料へ切り替えてＡｌＧａＡｓ
バッファ層を成長させる時に、基板温度を低温にしてい
るので、請求項４の発明と同様、ＡｌＧａＡｓバッファ
層の急速な分解を招くことなく、砒素系材料から燐系材
料への導入の切り換え時間を十分にとることができ、し
たがって、ＩｎＧａＡｌＰ層へのＡｓの混入を抑制でき
る。また、ＡｌＧａＡｓバッファ層とＩｎＧａＡｌＰ層
とのヘテロ界面付近で発生し易いＰ(燐)抜けに起因する
結晶欠陥も低減できる。これらのことより、急峻なヘテ
ロ界面を得ることができる。
【０１６７】請求項７または９の発明によれば、上記Ｇ
aＡs基板の表面温度が７２０℃以下の低温（第１の温
度）で反応容器内の砒素系材料を燐系材料に置換するた
め、ＧaＡs基板（またはＡｌＧａＡｓバッファ層）の急
速な分解を防止できる。そして、上記ＧaＡs基板（また
はＡｌＧａＡｓバッファ層）の急速な分解を防止するの
で、砒素系材料から燐系材料への置換の時間を十分に確
保することができる。この結果、ＩｎＧａＡｌＰ層の成
長開始前に反応容器内の砒素系材料を燐系材料に十分に
置換することができるので、ＩｎＧａＡｌＰ層にＡsが
混入するのを防止できる。また７２０℃以下の温度（第
２の温度）でＩｎＧａＡｌＰ層の成長を開始するので、
ＧａＡｓ基板（またはＡｌＧａＡｓバッファ層）とのヘ
テロ界面近傍での燐抜けによる結晶欠陥の発生を抑制で
きる。したがって、上記ＧaＡs基板（またはＡｌＧａＡ
ｓバッファ層）とＩｎＧａＡｌＰ層との良好なヘテロ界
面を得ることができる。
【０１６８】請求項８の発明は、７２０℃以下の基板温
度（第２の温度）で成長を開始したＩｎＧａＡｌＰ層の
成長過程で、基板温度を７２０〜８００℃（第３の温
度）に上昇させるものである。７２０〜８００℃の温度
は、良好な結晶が得られる温度である。したがって、こ
の発明によれば、ＩｎＧａＡｌＰの成長初期における結
晶欠陥の発生の抑制とＡｓの混入の抑制とによる急峻な
ヘテロ界面の形成と相俟って、ＩｎＧａＡｌＰ層の良好
な結晶を得ることができる。
【０１６９】請求項１０の発明は、基板温度を上昇させ
ながらＡｌＧａＡｓバッファ層を成長させるので、上記
ＡｌＧａＡｓバッファ層の結晶欠陥が低減し、したがっ
てそのＡｌＧａＡｓバッファ層上に形成されるＩｎＧａ
ＡｌＰ層の結晶性をさらに向上できる。
【０１７０】請求項１１の発明は、上記ＡｌＧａＡｓ層
の成長時の基板温度よりも、上記ＩｎＧａＡｌＰ層の成
長開始時の基板温度（第２の温度）を高くしたものであ
る。この場合、ＡｌＧａＡｓバッファ層の成長時の温度
でＩｎＧａＡｌＰ層を成長させたときに比べて、ＩｎＧ
ａＡｌＰ層成長初期の結晶欠陥をより低減することがで
き、結晶欠陥密度の小さい結晶を成長させることができ
る。したがって、上記ＩｎＧａＡｌＰ層の結晶欠陥が低
減して、ＩｎＧａＡｌＰ層の結晶性をさらに向上でき
る。
【０１７１】請求項１２の発明は、ＡｌＧａＡｓバッフ
ァ層の成長時の基板温度より、上記ＩｎＧａＡｌＰ層の
成長開始時の基板温度（第２の温度）を低くしたもので
ある。この場合、例えば、ＡｌＧａＡｓバッファ層の成
長時の基板温度をその成長に最適な温度、例えば７８０
℃、にすることによって、ＡｌＧａＡｓバッファ層の結
晶欠陥を低減できる。このように、ＡｌＧａＡｓバッフ
ァ層の結晶欠陥を低減することによって、その上に形成
されるＩｎＧａＡｌＰ層の結晶性を特に向上できる。
【０１７２】請求項１３の発明は、ＩｎＧａＡｌＰ層の
成長開始後、上記基板温度を７２０〜８００℃（第３の
温度）に上昇させる間の少なくとも一部の期間で、Ｉｎ
ＧａＡｌＰ層の成長を停止させるため、この成長停止期
間中は昇温速度調整を行う必要がなく、それ故、ＧａＡ
ｓ基板を短時間で昇温させることができ、工程時間の短
縮を図ることができる。また、この成長停止期間中は、
反応容器内へのIII族原料ガスやドーピング材料の導入
を停止するので、材料の使用量を減らすことができる。
【０１７３】請求項１４の発明は、基板温度を上記第２
の温度から上記第３の温度まで上昇させる間ずっとＩｎ
ＧａＡｌＰ層の成長を停止させるため、上記第２の温度
から上記第３の温度まで上昇させるのに要する時間を最
も短くすることができる。
【０１７４】請求項１４の発明では、基板温度の昇温中
にＩｎＧａＡｌＰ層を全く成長させないため、昇温中の
燐抜けによる結晶欠陥の発生は免れない。ただし、この
場合は下地がＩｎＧａＡｌＰ層であるためＧａＡｓ層が
下地になっている場合に比べてその欠陥の発生量は少な
い。請求項１５の発明はこの点を考慮に入れたもので、
上記基板温度を上記第２の温度から上記第３の温度（７
２０〜８００℃）に上昇させる間の一部の期間のみでＩ
ｎＧａＡｌＰ層の成長を停止し、基板温度を上記第３の
温度まで上昇させる途中に比較的低い基板温度でＩｎＧ
ａＡｌＰの成長を再開するものである。したがって、請
求項１５の発明によれば、基板昇温中におけるＩｎＧａ
ＡｌＰ層の結晶欠陥の発生を抑制できる。
【０１７５】請求項１６の発明は、基板温度を上記第２
の温度から上記第３の温度まで上昇する間のＩｎy(Ｇａ
1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦1)の組成ｘ，ｙと、
上記第３の温度に到達後のＩｎy(Ｇａ1-XＡｌX)1-yＰ層
の組成ｘ，ｙを異ならせたものである。したがって、こ
の発明によれば、基板温度を、ＩｎＧａＡｌＰ層の組成
に適した成長温度に設定でき、良好な結晶性をもつＩｎ
ＧａＡｌＰ層を得ることができる。
【０１７６】請求項１７の発明は、Ｉｎy(Ｇａ1-XＡ
ｌX)1-yＰ層の少なくとも一部の成長期間において、上
記組成ｘ，ｙを変化させながらこの結晶層を成長させる
ものである。この場合、ＩｎＧａＡｌＰの組成が急激に
変化しないので、ＩｎＧａＡｌＰ層にさらに良好な結晶
性を持たせることができる。
【０１７７】以上のことをまとめれば、上記いずれの請
求項の発明によっても、ＩｎＧａＡｌＰ層の成長初期に
おける燐（Ｐ）抜けや砒素の混入を防止することがで
き、しかも、その後のＩｎＧａＡｌＰ層の成長を、良好
な結晶姓を得ることのできるモル流量比や基板温度を用
いて行うので、高特性、高信頼性を有するＩｎＧａＡｌ
Ｐ層を再現性よく形成できる。したがって、上記いずれ
の請求項の発明によっても、高特性、高信頼性を有する
短波長の半導体レーザおよび発光ダイオードを実現でき
る。
【図面の簡単な説明】
【図１】 この発明の化合物半導体結晶層の製造方法の
各実施例で使用する気相成長装置の概略断面図である。
【図２】 本発明の各実施例を用いて作製する半導体レ
ーザの構造を示す断面図で、（Ａ）は基板上にバッファ
層を設けたもの、（Ｂ）はバッファ層を設けないもので
ある。
【図３】 この発明の第１実施例の製造プロセスを時間
軸に沿って説明するプロセス図である。
【図４】 第１実施例の工程ｄ１でのＩｎＧａＡｌＰ層
の成長開始時におけるＶ／III比と表面欠陥密度との関
係を示す図である。
【図５】 第１実施例の工程ｄ１の時間と表面欠陥密度
との関係を示す図である。
【図６】 第１実施例の工程ｄ１でのＩｎＧａＡｌＰ層
の成長開始時のＶ／III比とＰＬ(フォトルミネッセン
ス)の発光半値幅との関係を示す図である。
【図７】 第１実施例での工程ｅ１でのＶ／III比とＰ
Ｌの発光半値幅との関係を示す図である。
【図８】 第２実施例の製造プロセスを時間軸に沿って
説明するプロセス図である。
【図９】 第２実施例において、アルシンからホスフィ
ンへ切り替えたときの基板表面温度と表面欠陥密度との
関係を示す図である。
【図１０】 第２実施例において、アルシンからホスフ
ィンへの切り替え後、ＩｎＧａＡｌＰ層を成長させるま
での時間と表面欠陥密度との関係を示す図である。
【図１１】 第２実施例において、工程ｃでのＧａＡｓ
基板表面温度とＰＬ(フォトルミネッセンス)の発光半値
幅との関係を示す図である。
【図１２】 第２実施例において、工程ｃでのＧａＡｓ
基板表面温度と表面欠陥密度との関係を示す図である。
【図１３】 この発明の第３実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図１４】 第３実施例において、アルシンからホスフ
ィンへの切り替え時のＧaＡs基板の表面温度と表面欠陥
密度の関係を示す図である。
【図１５】 第３実施例において、アルシンからホスフ
ィンへ切り替えてからＩnＧaＡｌＰ層の成長を開始する
までの時間と表面欠陥密度の関係を示す図である。
【図１６】 第３実施例の工程IIIにおけるＧaＡs基板
の表面温度とＰＬの発光半値幅の関係を示す図である。
【図１７】 第３実施例の工程IIIにおけるＧaＡs基板
の表面温度と表面欠陥密度の関係を示す図である。
【図１８】 この発明の第４実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図１９】 この発明の第５実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図２０】 この発明の第６実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図２１】 この発明の第７実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図２２】 この発明の第８実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図２３】 この発明の第９実施例の製造プロセスを時
間軸に沿って説明するプロセス図である。
【図２４】 第９実施例において、アルシンからホスフ
ィンへの切り替え時のＧaＡs基板の表面温度と表面欠陥
密度の関係を示す図である。
【図２５】 第９実施例において、アルシンからホスフ
ィンへ切り替えてからＩnＧaＡｌＰ層の成長を開始する
までの時間と表面欠陥密度の関係を示す図である。
【図２６】 第９実施例の工程IIIにおけるＧaＡs基板
の表面温度とＰＬの発光半値幅の関係を示す図である。
【図２７】 第９実施例の工程IIIにおけるＧaＡs基板
の表面温度と表面欠陥密度の関係を示す図である。
【図２８】 この発明の第１０実施例の製造プロセスを
時間軸に沿って説明するプロセス図である。
【図２９】 この発明の第１１実施例の製造プロセスを
時間軸に沿って説明するプロセス図である。
【図３０】 この発明の第１１２実施例の製造プロセス
を時間軸に沿って説明するプロセス図である。
【図３１】 従来の化合物半導体結晶層の製造方法で製
造した半導体レーザの構造を示す図である。
【図３２】 従来の化合物半導体結晶層の製造方法を時
間軸に沿って説明するプロセス図である。
【符号の説明】
１…反応容器、３…サセプタ、４…ガス導入口、５…ガ
ス排出口、６…高周波コイル、７…熱電対、１１…ｎ−
ＧａＡｓ基板、１２…ｎ−ＡｌxＧａ1-xＡｓバッファ
層、１３…ｎ−Ｉｎy(Ｇａ1-XＡｌX)1-yＰクラッド層、
１４…Ｉｎy(Ｇａ1-XＡｌX)1-yＰ活性層、１５…ｐ−Ｉ
ｎy(Ｇａ1-XＡｌX)1-yＰクラッド層、１６…ｎ−Ａｌx
Ｇａ1-xＡｓ電流ブロック層、１７…ｐ−ＧａＡｓコン
タクト層。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 III族元素を含んだIII族原料ガスおよび
    Ｖ族元素を含んだＶ族原料ガスを用い、有機金属気相成
    長法によって、ＧａＡｓ基板上に直接またはバッファ層
    を介してＩｎy(Ｇａ1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦
    1)を成長させる化合物半導体結晶層の製造方法におい
    て、 （ａ） 結晶成長用の反応容器内にＶ族原料ガスとして
    砒素系材料を含むガスを導入する工程と、 （ｂ） 上記Ｖ族原料ガスを上記砒素系材料を含むガス
    から燐系材料を含むガスへ切り替え、その後、III族原
    料ガスを上記反応容器内に導入してＩｎy(Ｇａ1-XＡ
    ｌX)1-yＰ層を成長させる工程とを備え、 上記（ｂ）工程は、Ｉｎy(Ｇａ1-XＡｌX)1-yＰ層の成長
    開始時を含む第１の期間と、上記第１の期間に続く第２
    の期間とからなり、 上記第１の期間には上記III族原料ガスのモル流量ＱIII
    に対するＶ族原料ガスのモル流量ＱVの比ＱV／ＱIIIを
    所定値よりも高い値に設定する一方、上記第２の期間に
    は、上記比ＱV／ＱIIIを上記高い値から上記所定値まで
    下げた後、上記所定値に維持することを特徴とする化合
    物半導体結晶層の製造方法。
  2. 【請求項２】 請求項１に記載の化合物半導体結晶層の
    製造方法において、上記比ＱV／ＱIIIの上記高い値を上
    記所定値まで連続的に減少させることを特徴とする化合
    物半導体結晶層の製造方法。
  3. 【請求項３】 請求項１に記載の化合物半導体結晶層の
    製造方法において、上記高い値を５００以上にし、上記
    所定値を５００以下にしたことを特徴とする化合物半導
    体結晶層の製造方法。
  4. 【請求項４】 請求項１に記載の化合物半導体結晶層の
    製造方法において、上記（ｂ）工程において、上記Ｖ族
    原料ガスの切り替え並びにＩｎy(Ｇａ1-XＡｌX)1-yＰ層
    の成長開始を、ＧａＡｓを分解させない低い基板温度で
    行うと共に、上記基板温度を上昇させながらＩｎy(Ｇａ
    1-XＡｌX)1-yＰ層を成長させることを特徴とする化合物
    半導体結晶層の製造方法。
  5. 【請求項５】 請求項４に記載の化合物半導体結晶層の
    製造方法において、上記低い基板温度は７２０℃以下の
    温度であり、基板温度を上記低い温度よりも高くかつ７
    ２０℃乃至８００℃の範囲内にある高い温度まで上昇さ
    せた後、上記高い温度を保持することを特徴とする化合
    物半導体結晶層の製造方法。
  6. 【請求項６】 請求項４に記載の化合物半導体結晶層の
    製造方法において、上記（ａ）工程は、上記ＧａＡｓ基
    板上に、ＡｌxＧａ1-xＡｓ(0≦x≦1)バッファ層を成長
    させる工程を含んでいることを特徴とする化合物半導体
    結晶層の製造方法。
  7. 【請求項７】 III族元素を含んだIII族原料ガスおよび
    Ｖ族元素を含んだＶ族原料ガスを用い、有機金属気相成
    長法によって、ＧａＡｓ基板上に直接またはバッファ層
    を介してＩｎy(Ｇａ1-XＡｌX)1-yＰ層(0≦x≦1,0≦y≦
    1)を成長させる化合物半導体結晶層の製造方法におい
    て、 （ｃ） 結晶成長用の反応容器内に砒素系材料を導入す
    る工程と、 （ｄ） 上記（ｃ）工程の後、上記ＧaＡs基板の基板温
    度を７２０℃以下の第１の温度にして、上記砒素系材料
    を燐系材料へ切り替える工程と、 （ｅ） 上記（ｄ）工程の後、所定時間経過後に、上記
    ＧaＡs基板の基板温度を７２０℃以下の第２の温度にし
    て、Ｉny(Ｇa1-xＡlx)1-yＰ層の成長を開始する工程と
    を備えたことを特徴とする化合物半導体結晶層の製造方
    法。
  8. 【請求項８】 請求項７に記載の化合物半導体結晶層の
    製造方法において、上記（ｅ）工程の後に、Ｉny(Ｇa1-x
    Ａlx)1-yＰ層の成長過程で上記基板温度を上記第１及び
    第２の温度よりも高く７２０〜８００℃の範囲内にある
    第３の温度に上昇させ、この第３の温度を維持したまま
    Ｉny(Ｇa1-xＡlx)1-yＰ層を成長させる工程を備えたこ
    とを特徴とする化合物半導体結晶層の製造方法。
  9. 【請求項９】 請求項８に記載の化合物半導体結晶層の
    製造方法において、上記（ｃ）工程は、上記基板上にＡl
    xＧa1-xＡsバッファ層(０≦x≦１)を成長させる工程を
    含むことを特徴とする化合物半導体結晶層の製造方法。
  10. 【請求項１０】 請求項９に記載の化合物半導体結晶層
    の製造方法において、 上記ＡlxＧa1-xＡsバッファ層の成長過程で、上記基板
    温度を、上記ＡlxＧa1- xＡsバッファ層の成長か開始し
    た時点の温度から上記第１の温度まで上昇させることを
    特徴とする化合物半導体結晶層の製造方法。
  11. 【請求項１１】 請求項９に記載の化合物半導体結晶層
    の製造方法において、 Ｉny(Ｇa1-xＡlx)1-yＰ層の成長開始時における上記Ｇ
    ａＡｓ基板の上記第２の温度を、ＡlxＧa1-xＡsバッフ
    ァ層の成長時の温度よりも高くすることを特徴とする化
    合物半導体結晶層の製造方法。
  12. 【請求項１２】 請求項９に記載の化合物半導体結晶層
    の製造方法において、 Ｉny(Ｇa1-xＡlx)1-yＰ層の成長開始時における上記Ｇ
    ａＡｓ基板の上記第２の温度を、ＡlxＧa1-xＡsバッフ
    ァ層(０≦x≦１)の成長時の温度よりも低くすることを
    特徴とする化合物半導体結晶層の製造方法。
  13. 【請求項１３】 請求項８に記載の化合物半導体結晶層
    の製造方法において、 Ｉny(Ｇa1-xＡlx)1-yＰ層の成長開始後、上記基板温度
    を上記第２の温度から上記第３の温度に上昇させる間の
    少なくとも一部の期間で、Ｉny(Ｇa1-xＡlx)1-yＰ層の
    成長を停止させることを特徴とする化合物半導体結晶層
    の製造方法。
  14. 【請求項１４】 請求項１３に記載の化合物半導体結晶
    層の製造方法において、 上記基板温度を上記第２の温度から上記第３の温度に上
    昇させる間の全期間、Ｉny(Ｇa1-xＡlx)1-yＰ層の成長
    を停止させ、上記第３の温度に到達後にＩny(Ｇa1-xＡl
    x)1-yＰ層の成長を再開することを特徴とする化合物半
    導体結晶層の製造方法。
  15. 【請求項１５】 請求項１３に記載の化合物半導体結晶
    層の製造方法において、 上記基板温度が上記第３の温度に上昇する途中でＩn
    y(Ｇa1-xＡlx)1-yＰ層の成長を再開することを特徴とす
    る化合物半導体結晶層の製造方法。
  16. 【請求項１６】 請求項８に記載の化合物半導体結晶層
    の製造方法において、 基板温度が上記第２の温度から上記第３の温度まで上昇
    する間のＩny(Ｇa1-xＡlx)1-yＰ層の組成ｘ，ｙ (0≦x
    ≦1,0≦y≦1) と、上記第３の温度に到達後のＩny(Ｇa
    1-xＡlx)1-yＰ層の組成ｘ，ｙを異ならせることを特徴
    とする化合物半導体結晶層の製造方法。
  17. 【請求項１７】 請求項１６に記載の化合物半導体結晶
    層の製造方法において、 Ｉny(Ｇa1-xＡlx)1-yＰ層の全成長期間のうち少なくと
    も一部の期間において、上記組成ｘ，ｙを変化させなが
    らＩny(Ｇa1-xＡlx)1-yＰ層を成長させることを特徴と
    する化合物半導体結晶層の製造方法。
JP8959795A 1994-06-30 1995-04-14 化合物半導体結晶層の製造方法 Expired - Lifetime JP3124209B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8959795A JP3124209B2 (ja) 1994-06-30 1995-04-14 化合物半導体結晶層の製造方法
US08/456,870 US5498568A (en) 1994-06-30 1995-06-01 Method of producing a compound semiconductor crystal layer with a steep heterointerface
TW084105616A TW267258B (en) 1994-06-30 1995-06-05 Method of producing a compound semiconductor crystal layer with a steep heterointerface
NL1000561A NL1000561C2 (nl) 1994-06-30 1995-06-14 Werkwijze voor vervaardiging van een samengestelde halfgeleiderkristal- laag met een steil heterogrensvlak.
KR1019950018154A KR0177877B1 (ko) 1994-06-30 1995-06-29 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP14909594 1994-06-30
JP6-290978 1994-11-25
JP6-149095 1994-11-25
JP29097894 1994-11-25
JP8959795A JP3124209B2 (ja) 1994-06-30 1995-04-14 化合物半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPH08203837A true JPH08203837A (ja) 1996-08-09
JP3124209B2 JP3124209B2 (ja) 2001-01-15

Family

ID=27306159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8959795A Expired - Lifetime JP3124209B2 (ja) 1994-06-30 1995-04-14 化合物半導体結晶層の製造方法

Country Status (5)

Country Link
US (1) US5498568A (ja)
JP (1) JP3124209B2 (ja)
KR (1) KR0177877B1 (ja)
NL (1) NL1000561C2 (ja)
TW (1) TW267258B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465812B1 (en) 1999-09-27 2002-10-15 Sharp Kabushiki Kaisha Semiconductor light emitting device
US7049212B2 (en) 2003-01-08 2006-05-23 Sharp Kabushiki Kaisha Method for producing III-IV group compound semiconductor layer, method for producing semiconductor light emitting element, and vapor phase growing apparatus
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2015041761A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178303B1 (ko) * 1995-10-27 1999-04-15 김은영 CBr4 개스를 이용한 반도체 패턴 측면의 에피성장율 조절방법
JP3537246B2 (ja) * 1995-11-14 2004-06-14 三菱電機株式会社 化合物半導体装置の製造方法
US5661076A (en) * 1996-03-29 1997-08-26 Electronics And Telecommunications Research Institute Method for fabricating a vertical-cavity surface-emitting laser diode
CN1324653C (zh) * 2004-04-20 2007-07-04 中国科学院半导体研究所 提高铟镓砷化合物半导体中n型掺杂浓度的方法
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
TWI614052B (zh) * 2017-04-10 2018-02-11 王樑華 槍枝避震結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630340B2 (ja) * 1984-07-28 1994-04-20 ソニー株式会社 半導体発光装置の製造方法とこれに用いる気相成長装置
JPS61275191A (ja) * 1985-05-29 1986-12-05 Furukawa Electric Co Ltd:The ＧａＡｓ薄膜の気相成長法
JPH02102200A (ja) * 1988-10-07 1990-04-13 Denki Kagaku Kogyo Kk 化合物半導体結晶膜の製造方法
US5204284A (en) * 1989-01-19 1993-04-20 Hewlett-Packard Company Method of making a high band-gap opto-electronic device
JPH02254715A (ja) * 1989-03-29 1990-10-15 Toshiba Corp 化合物半導体結晶層の製造方法
NL9001193A (nl) * 1990-05-23 1991-12-16 Koninkl Philips Electronics Nv Straling-emitterende halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465812B1 (en) 1999-09-27 2002-10-15 Sharp Kabushiki Kaisha Semiconductor light emitting device
US7049212B2 (en) 2003-01-08 2006-05-23 Sharp Kabushiki Kaisha Method for producing III-IV group compound semiconductor layer, method for producing semiconductor light emitting element, and vapor phase growing apparatus
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
US8177911B2 (en) 2005-06-06 2012-05-15 Sumitomo Electric Industries, Ltd. Damage evaluation method of compound semiconductor member, production method of compound semiconductor member, gallium nitride compound semiconductor member and gallium nitride compound semiconductor membrane
JP2015041761A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置

Also Published As

Publication number Publication date
US5498568A (en) 1996-03-12
TW267258B (en) 1996-01-01
JP3124209B2 (ja) 2001-01-15
NL1000561C2 (nl) 1998-07-15
NL1000561A1 (nl) 1996-01-02
KR0177877B1 (ko) 1999-04-15
KR960002531A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US5990495A (en) Semiconductor light-emitting element and method for manufacturing the same
JP3728332B2 (ja) 化合物半導体発光素子
US8882910B2 (en) AlGaN substrate and production method thereof
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US6146916A (en) Method for forming a GaN-based semiconductor light emitting device
JP3198912B2 (ja) ３−５族化合物半導体の製造方法
JPH08115880A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法
JP3124209B2 (ja) 化合物半導体結晶層の製造方法
JP4333426B2 (ja) 化合物半導体の製造方法、及び半導体装置の製造方法
JP3322179B2 (ja) 窒化ガリウム系半導体発光素子
JPH10215035A (ja) 化合物半導体素子及びその製造方法
US5824151A (en) Vapor deposition method
JP4900126B2 (ja) 半導体デバイスの作製方法
JP2002154900A (ja) 窒化ガリウム系化合物半導体の結晶成長方法と窒化ガリウム系化合物半導体
JP2519232B2 (ja) 化合物半導体結晶層の製造方法
JP2003530707A (ja) 窒素を含有する半導体結晶材料を成長させる方法
JPH1168235A (ja) ＡｌＧａＡｓ化合物半導体の結晶成長方法及び半導体レーザの製造方法
JP2001267257A (ja) 窒化物半導体の製造方法および半導体素子の製造方法
JP4466642B2 (ja) ３−５族化合物半導体の製造方法
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
JPH09169599A (ja) 窒化ガリウム系化合物半導体の製造方法
JPH10149992A (ja) 薄膜成長装置及びこれを用いた窒化ガリウム系化合物半導体の製造方法
JP3556593B2 (ja) 化合物半導体発光素子およびその製造方法
JP3915584B2 (ja) ３−５族化合物半導体の製造方法
JP4369970B2 (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term