KR960002531A - 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법 - Google Patents

급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법 Download PDF

Info

Publication number
KR960002531A
KR960002531A KR1019950018154A KR19950018154A KR960002531A KR 960002531 A KR960002531 A KR 960002531A KR 1019950018154 A KR1019950018154 A KR 1019950018154A KR 19950018154 A KR19950018154 A KR 19950018154A KR 960002531 A KR960002531 A KR 960002531A
Authority
KR
South Korea
Prior art keywords
temperature
layer
substrate
compound semiconductor
semiconductor crystal
Prior art date
Application number
KR1019950018154A
Other languages
English (en)
Other versions
KR0177877B1 (ko
Inventor
히로유끼 호소바
준이찌 나까무리
마사노리 와따나베
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR960002531A publication Critical patent/KR960002531A/ko
Application granted granted Critical
Publication of KR0177877B1 publication Critical patent/KR0177877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

GaAs 기판이 반응 용기 내로 설정된 후, 반응 용기 내의 압력은 10-100torr로 감소되고, 아르신은 반응용기 내로 공급된다. GaAs 버퍼층은 GaAs 기판의 표면 온도가 650℃일 때 TMG를 도입함으로써 상기 GaAs 기판 상에 형성된다. 그 다음, TMG의 공급을 정지시킴으로써, GaAs 버퍼층의 성장은 정지된다(단계 I). 아르신은 포스핀으로 대체된다. 대체하는 시간 t후, TMA, TMG 및 TMI는 용기 내로 도입되어, GaAs 버퍼층 상의 InGaAlP층의 형성을 개시한다. 성장 프로세스 동안, GaAs 기판의 표면 온도는 750℃로 상승된다(단계 II), InGaAlP층은 750℃를 유지하는 GaAs 기판의 표면 온도에 대해 선정된 두께로 성장된다(단계 III).

Description

급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도의 본 발명의 각 실시예에서 화합물 반도체의 결정층의 제조 방법에 사용된 화학적 진공 증착 장치의 개략적인 단면도.

Claims (17)

  1. Iny(Ga1-xAlx)1-yP층(0≤x≤1, 0≤y≤1)을 III족 원소 또는 원소들을 포함하는 III족 원료 가스 및 V족 원소 또는 원소들을 포함하는 V족 원료 가스를 이용하여 금속 유기 화학 증기 증착법을 통해 GaAs 기판 상에 직접 성장시키거나 버퍼층을 통해 성장시키는 화합물 반도체 결정층을 제조하는 방법에 있어서, (a) 결정의 형성을 위해 반응 용기 내로 V족 원료 가스로서 아르신계 재료를 포함하는 가스를 도입하는 단계, 및 (b) 상기 아르신계 재료를 포함하는 가스에서 포스포러스계 재료를 포함하는 가스로 V족 원료 가스를 대체하고, 상기 반응 용기 내로 상기 III족 원료 가스를 도입하여 Iny(Ga1-xAlx)1-yP층을 형성하는 단계를 포함하고, 상기 단계(b)는 상기 Iny(Ga1-xAlx)1-yP층이 성장을 개시할 때의 시간을 포함하는 제1주기 및 상기 제1주기 다음에 이어지는 제2주기로 구성되며, 상기 제1주기에서는 III족 원료 가스의 몰 유량 QIII에 대한 V족 원료 가스의 몰 유량 QV의 QV/QIII비는 선정돈 값보다 높은 값으로 설정되고, 상기 제2주기에서는 QV/QIII비는 상기 높은 값에서 상기 선정된 값까지 떨어진 다음, 상기 선정된 값으로 유지되는 것을 특징으로 하는 화합물 반도체 결정층의 제조방법.
  2. 제1항에 있어서, 상기 높은 값에서 상기 선정된 값까지 상기 QV/QIII비가 연속적으로 떨어지는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  3. 제1항에 있어서, 상기 높은 값은 500 이상이고, 상기 선정된 값은 500 이하인 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  4. 제1항에 있어서, 상기 단계 (b)에서, 상기 V족 원료 가스를 대체하여, GaAs를 분해하지 않는 기판의 저온에서 상기 Iny(Ga1-xAlx)1-yP층의 성장을 개시한 다음, 상기 기판의 온도를 상승시키면서 상기 Iny(Ga1-xAlx)1-yP층을 성장시키는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  5. 제4항에 있어서, 상기 기판의 저온은 720℃ 이하이고, 상기 저온에서 상기 저온보다 높은 고온까지 상기 기판의 온도를 상승시키고, 720℃ 내지 800℃ 범위 내에 있으며, 상기 고온으로 상기 기판의 온도를 유지하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  6. 제4항에 있어서, 상기 단계 (a)는 상기 GaAs 기판 상에 AlxGa1-xAS 버퍼층(0≤x≤1)을 성장하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  7. Iny(Ga1-xAlx)1-yP층(0≤x≤1, 0≤y≤1)을 III족 원소 또는 원소들을 포함하는 III족 원료 가스 및 V족 원소 또는 원소들을 포함하는 V족 원료 가스를 이용하여 금속 유기 화학 증기 증착법을 통해 GaAs 기판 상에 직접 성장시키거나 버퍼층을 통해 성장시키는 화합물 반도체 결정층을 제조하는 방법에 있어서, (c) 결정의 형성을 위해 반응 용기 내로 아르신계 재료를 도입하는 단계 (d) 720℃ 이하의 제1온도로 상기 GaAs 기판의 기판 온도를 설정하고, 상기 아르신계 재료를 포스포러스계 재료로 대체하는 단계; 및 (e) 선정된 시간 후에 720℃ 이하의 제2온도로 GaAs 기판의 기판 온도를 서정하고, Iny(Ga1-xAlx)1-yP층을 성장을 개시하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  8. 제7항에 있어서, 상기 단계(e) 후에, 상기 Iny(Ga1-xAlx)1-yP층의 성장동안 상기 기판 온도를 제3온도로 상승시키는 단계를 포함하고, 상기 제3온도는 상기 제1 및 제2온도 이상이며, 또 720℃ 내지 800℃ 범위 내에 있기 때문에, 상기 Iny(Ga1-xAlx)1-yP층은 상기 기판이 제3온도로 유지도면서 성장되는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  9. 제8항에 있어서, 상기 단계 (c)는 상기 기판 상에 AlxGa1-xAS 버퍼층(0≤x≤1)을 성장하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  10. 제9항에 있어서, 상기 AlxGa1-xAS 버퍼층의 성장시, 상기 AlxGa1-xAS 버퍼층의 성장이 개시되는 온도에서 상기 제1온도까지 상기 기판 온도를 상승시키는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  11. 제9항에 있어서, 상기 Iny(Ga1-xAlx)1-yP층의 성장이 개시되는 상기 GaAs 기판의 상기 제2온도를 상기 AlxGa1-xAS 버퍼층이 성장될 때의 온도 이상으로 설정하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  12. 제9항에 있어서, 상기 Iny(Ga1-xAlx)1-yP층의 성장이 개시되는 상기 GaAs 기판의 상기 제2온도를 상기 AlxGa1-xAS 버퍼층이 성장될 때의 온도 이하로 설정하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  13. 제8항에 있어서, 상기 Iny(Ga1-xAlx)1-yP층이 성장 개시 후에 상기 기판 온도가 상기 제2온도에서 상기 제3온도로 상승되는 주기의 적어도 일부분에서 상기 Iny(Ga1-xAlx)1-yP층의 성장을 정지시키는 것을 특징으로 하는 화합물 반도체 결정층으 제조 방법.
  14. 제13항에 있어서, 상기 기판 온도가 상기 제2온도에서 상기 제3온도로 상승하는 전체 주기에서 상기 Iny(Ga1-xAlx)1-yP층의 성장을 정지시키고, 상기 제3온도에 도달한 후, 상기 Iny(Ga1-xAlx)1-yP층의 성장을 재개시키는 것을 특징으로 하는 호합물 반도체 결정층의 제조 방법.
  15. 제13항에 있어서, 상기 기판 온도가 상기 제3온도로 상승하는 주기 내의 소정의 포인트에서 상기 Iny(Ga1-xAlx)1-yP층의 성창을 재개하는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
  16. 제8항에 있어서, 상기 기판 온도가 상기 제2온도에서 상기 제3온도로 상승하는 동안 성장된 상기 Iny(Ga1-xAlx)1-yP층의 조성 x 및/또는 y(0≤x≤1, 0≤y≤1)는 상기 제3온도에 도달한 후에 성장된 사기 Iny(Ga1-xAlx)1-yP층의 조성과는 다르게 형성되는 것을 특징으로 하는 호합물 반도체 결정층의 제조 방법.
  17. 제16항에 있어서, 상기 Iny(Ga1-xAlx)1-yP층의 전체 성장 시간의 적어도 일부에서 조성 x 및/또는 y를 변경하여 상기 Iny(Ga1-xAlx)1-yP층을 성장시키는 것을 특징으로 하는 화합물 반도체 결정층의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018154A 1994-06-30 1995-06-29 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법 KR0177877B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP94-149095 1994-06-30
JP14909594 1994-06-30
JP29097894 1994-11-25
JP94-290978 1994-11-25
JP95-089597 1995-04-14
JP8959795A JP3124209B2 (ja) 1994-06-30 1995-04-14 化合物半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
KR960002531A true KR960002531A (ko) 1996-01-26
KR0177877B1 KR0177877B1 (ko) 1999-04-15

Family

ID=27306159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018154A KR0177877B1 (ko) 1994-06-30 1995-06-29 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법

Country Status (5)

Country Link
US (1) US5498568A (ko)
JP (1) JP3124209B2 (ko)
KR (1) KR0177877B1 (ko)
NL (1) NL1000561C2 (ko)
TW (1) TW267258B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178303B1 (ko) * 1995-10-27 1999-04-15 김은영 CBr4 개스를 이용한 반도체 패턴 측면의 에피성장율 조절방법
JP3537246B2 (ja) * 1995-11-14 2004-06-14 三菱電機株式会社 化合物半導体装置の製造方法
US5661076A (en) * 1996-03-29 1997-08-26 Electronics And Telecommunications Research Institute Method for fabricating a vertical-cavity surface-emitting laser diode
JP4024463B2 (ja) 1999-09-27 2007-12-19 シャープ株式会社 半導体発光素子の製造方法
JP4241051B2 (ja) 2003-01-08 2009-03-18 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体発光素子の製造方法
CN1324653C (zh) * 2004-04-20 2007-07-04 中国科学院半导体研究所 提高铟镓砷化合物半导体中n型掺杂浓度的方法
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
JP6368980B2 (ja) * 2013-08-20 2018-08-08 正幸 安部 半導体装置
TWI614052B (zh) * 2017-04-10 2018-02-11 王樑華 槍枝避震結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630340B2 (ja) * 1984-07-28 1994-04-20 ソニー株式会社 半導体発光装置の製造方法とこれに用いる気相成長装置
JPS61275191A (ja) * 1985-05-29 1986-12-05 Furukawa Electric Co Ltd:The ＧａＡｓ薄膜の気相成長法
JPH02102200A (ja) * 1988-10-07 1990-04-13 Denki Kagaku Kogyo Kk 化合物半導体結晶膜の製造方法
US5204284A (en) * 1989-01-19 1993-04-20 Hewlett-Packard Company Method of making a high band-gap opto-electronic device
JPH02254715A (ja) * 1989-03-29 1990-10-15 Toshiba Corp 化合物半導体結晶層の製造方法
NL9001193A (nl) * 1990-05-23 1991-12-16 Koninkl Philips Electronics Nv Straling-emitterende halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.

Also Published As

Publication number Publication date
NL1000561C2 (nl) 1998-07-15
JPH08203837A (ja) 1996-08-09
JP3124209B2 (ja) 2001-01-15
NL1000561A1 (nl) 1996-01-02
US5498568A (en) 1996-03-12
KR0177877B1 (ko) 1999-04-15
TW267258B (en) 1996-01-01

Similar Documents

Publication Publication Date Title
US8674399B2 (en) Semiconductor layer
US7687814B2 (en) Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device
JP2008531458A (ja) 格子不整合基板のための単一工程の高温核生成方法
US20070045662A1 (en) Substrate for film growth of group iii nitrides, method of manufacturing the same, and semiconductor device using the same
EP0460710B1 (en) Gallium nitride group compound semiconductor and luminous element comprising it and the process of producing the same
KR960002531A (ko) 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법
US5650198A (en) Defect reduction in the growth of group III nitrides
KR100533636B1 (ko) 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
US20070101931A1 (en) Method for producing semiconductor crystal
KR100450781B1 (ko) Gan단결정제조방법
KR20020029614A (ko) Ⅲ족 질화물 에피택셜 기판 및 그 사용 방법
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
JP2001274093A (ja) 半導体基材及びその製造方法
JPH088185A (ja) ＧａＮ系化合物半導体薄膜の積層構造および成長方法
JP2002093720A (ja) 半導体層の形成方法
EP1841902B1 (de) VERFAHREN ZUR HERSTELLUNG VON C-PLANE ORIENTIERTEN GaN- ODER AlxGa1-xN-SUBSTRATEN
JP2002193699A (ja) Ｉｉｉ族窒化物膜
KR100450785B1 (ko) 질화갈륨후막제조방법
KR100450784B1 (ko) Gan단결정제조방법
KR20130115584A (ko) 휨이 없는 질화갈륨 자립기판 제조 방법
US20030198301A1 (en) Method of epitaxial lateral overgrowth
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JPH089518B2 (ja) 化合物半導体単結晶の作製方法
JP4425871B2 (ja) Ｉｉｉ族窒化物膜の製造用下地膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 17

EXPY Expiration of term