TW201440124A - 低應力之磊晶用的矽晶圓 - Google Patents

低應力之磊晶用的矽晶圓 Download PDF

Info

Publication number
TW201440124A
TW201440124A TW102113110A TW102113110A TW201440124A TW 201440124 A TW201440124 A TW 201440124A TW 102113110 A TW102113110 A TW 102113110A TW 102113110 A TW102113110 A TW 102113110A TW 201440124 A TW201440124 A TW 201440124A
Authority
TW
Taiwan
Prior art keywords
germanium
dopant
epitaxial layer
concentration
substrate
Prior art date
Application number
TW102113110A
Other languages
English (en)
Other versions
TWI498944B (zh
Inventor
Wen Lin
Heng-De Qiu
Original Assignee
Wafer Works Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wafer Works Corp filed Critical Wafer Works Corp
Priority to TW102113110A priority Critical patent/TW201440124A/zh
Priority to CN201310216652.4A priority patent/CN104103679B/zh
Publication of TW201440124A publication Critical patent/TW201440124A/zh
Application granted granted Critical
Publication of TWI498944B publication Critical patent/TWI498944B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種低應力之磊晶用的矽晶圓包含：矽基板、形成於矽基板上的第一矽磊晶層，及形成於第一矽磊晶層上的第二矽磊晶層。矽基板含有一選自硼或磷的摻質，且摻質濃度為100X at%。第一矽磊晶層含有矽基板之摻質與鍺且具有相反的第一、二側部，第一側部鄰近矽基板，前述摻質濃度是實質等於矽基板中摻質之濃度，前述鍺濃度是自第一側部朝第二側部由0 at%遞增至100Y at%。第二矽磊晶層含有第一矽磊晶層之摻質與鍺，且摻質之濃度實質等於第一矽磊晶層中摻質之濃度，鍺之濃度實質等於第一矽磊晶層的第二側部中鍺之濃度。

Description

低應力之磊晶用的矽晶圓
本發明是有關於一種磊晶用基板(epitaxial substrate)，特別是指一種低應力之磊晶用的矽晶圓(Si wafer)。
經重摻雜(heavily doped)之矽晶圓基於其本身具有低電阻率(resistivity)的特性，而得以為半導體元件(semiconductor device)提供優異的電流路徑(current path)，以減少半導體元件的熱損耗(thermal lose)，並優化半導體元件的效率。因此，磊晶成長於經重摻雜之矽晶圓上的輕摻雜(lightly doped)矽磊晶層，現階段已被廣泛地拿來做為半導體元件使用，而常見的半導體元件則可見有積體電路(ICs)或分離式元件(discrete device)等。
雖然前述經重摻雜之矽晶圓可為電子元件提供優異的導通路徑。然而，長晶技術領域的相關技術人員皆知，經重摻雜之矽晶圓本身因部分矽原子於矽晶格(lattice)中的晶格位置被原子半徑較矽原子小的摻質(dopant)所取代，導致前述經重摻雜之矽晶圓本身的晶格常數(lattice constant)相對小於未經摻雜之矽晶圓的晶格常數，並存在晶 格收縮(contraction)的問題。因此，經重摻雜之矽晶圓與其上方所形成的輕摻雜矽磊晶層兩者間的界面，則是存在有晶格不匹配(lattice mismatch)的問題，以致於該輕摻雜矽磊晶層內部存在有大量的晶格應力(stress)，並因此造成晶格應變(strain)。該輕摻雜矽磊晶層為了釋放此晶格不匹配所衍生的晶格應變，其不可避免地必須在此界面間產生錯位差排(misfit dislocation)，甚或是在該輕摻雜矽磊晶層中產生出大量的線缺陷(line defect)，即，所謂的貫穿式差排(threading dislocation)。此等缺陷皆是半導體元件製程相關技術領域所不樂見的結果，其不僅使得矽晶圓因晶格應變而產生翹曲與變形，導致半導體元件製程中的微影程序(photolithography step)不易實施。此外，貫穿式差排更是電子元件產生漏電流的主因之一。
為解決晶格不匹配的問題，本案其中一發明人曾於US 4,769,689專利案(以下稱前案1)中公開一種p型磊晶結構，其具有一矽基板及一形成於該矽基板上的磊晶層。該矽基板具有一p型的導電性，並含有硼(boron，B)摻質與鍺(germanium，Ge)摻質，且鍺摻質不改變該矽基板的導電性。在前案1中，前述硼摻質與鍺摻質於該矽基板中的濃度比率是CGE 8CB，其中，CB與CGE分別代表硼摻質於該矽基板中的濃度與鍺摻質於該矽基板中的濃度，且C的單位是原子百分比。前案1的概念主要是利用相同於矽原子電性的鍺摻質原子，來取代矽原子於矽晶格中的晶格位置，其基於鍺摻質原子半徑大於矽原子半徑的概念，以 使得原本因硼摻質原子而縮減的晶格常數得以獲得補償，並從而改善該矽基板與該磊晶層間的晶格不匹配度。
此外，本案其中另一發明人亦曾於US 5,744,396專利案(以下稱前案2)中公開一種磊晶用的n型矽晶圓。該n型矽晶圓含有磷(phosphorus，P)摻質與鍺摻質。在前案2中，磷摻質的濃度是介於1×1018 atom/cm3~1.6×1020 atom/cm3之間，鍺摻質的濃度是1.5倍~2.5倍的磷摻質濃度，且該n型矽晶圓主要是採用傳統的柴氏長晶法(Czochralski technique)來製成。
以前案2的柴氏長晶法簡單地說明，其首先是在一氬氣(Ar)環境中，將18 kg的多晶矽(poly crystalline Si)以及95 g的鍺晶片(chip)置入於一個石英坩堝(quartz crucible)中，並加熱至1420℃以使多晶矽與鍺晶片在該石英坩堝中融解成矽熔湯；進一步地，將一內部放置有60 g的磷的石英燒杯放置在該矽熔湯表面的上方，以使磷蒸氣直接擴散進入該矽熔湯中。正如此技術領域的相關技術人士所知道的，此內部含有鍺與磷的矽熔湯是進一步地透過拉晶(crystal pulling)以成長成一圓柱狀n型的矽晶碇(ingot)，並經過晶碇的鋸切程序(sawing)以鋸切成該磊晶用的n型矽晶圓。
前案2主要是沿用前案1的概念，將前案1所使用的硼摻質更改為磷摻質，以形成n型矽晶圓，其同樣是利用原子半徑大於矽原子的鍺摻質原子來補償晶格收縮的體積，使鍺摻質原子在拉晶過程中得以取代矽晶格的部 分晶格位置，並藉此修正因磷摻質原子而縮減的晶格常數，以解決晶格不匹配的問題。然而，以前案2的n型矽晶圓舉例說明，長晶廠相關技術領域的技術人員皆知，矽熔湯中的磷摻質原子與鍺摻質原子的偏析係數(segregation coefficient)不同；相對地，在冷卻/拉晶的過程中，矽熔湯中的磷摻質原子與鍺摻質原子兩者的消耗速度亦不同。因此，伴隨著拉晶時間的改變，也使得n型矽晶碇內的鍺摻質原子濃度曲線未能平行於n型矽晶碇內的磷摻質原子曲線，從而導致原本用來補償矽晶格體積因磷摻質原子而收縮的鍺摻質原子含量，是隨著拉晶時間的增加而改變。因此，一晶格常數經修正/補償後的圓柱狀n型矽晶碇其本身的晶格常數，是沿著該圓柱狀n型矽晶碇的長度方向而改變。
換言之，前案1與前案2所公開的技術手段雖然可藉由鍺摻質原子的引入，以修正/補償矽晶格常數因硼(或磷)摻質原子而縮減的晶格常數，並藉此改善晶格收縮的問題。但避免不了的是，前案1與前案2所揭露的技術手段將因各摻質原子之偏析係數的差異，使長成的圓柱狀矽晶碇中只能有部份矽晶碇其鍺與摻質(硼或磷)的濃度比是理想值，即，其晶格常數是接近完全修正。但其餘部份圓柱狀矽晶碇的鍺與摻質(硼或磷)的濃度比則有異於理想值，其在作為輕摻磊晶基板時，該基板在改善晶格不匹配上的功效就有不同程度的減低，然而，其整體功效仍是正面的。簡言之，長成的圓柱狀矽晶碇其所切出的矽晶圓在 解決晶格不匹配的程度是不均勻的。因此，改善晶格收縮的問題仍有進一步提升的空間。
另，對於半導體元件製程等相關下游製造廠商而言，該晶格常數經修正/補償後的圓柱狀矽晶碇所鋸切而成的矽晶圓，雖然可降低矽晶圓與半導體元件間的晶格不匹配問題，並減少半導體元件因貫穿式差排所衍生的漏電流。然而，對於多數品質控管較為嚴謹的下游製造廠而言，該圓柱狀矽晶碇中僅有部分長度的晶格常數，才能符合其廠內要求。因此，剩餘的圓柱狀矽晶碇則未能符合半導體元件製程等下游製造商的需求。
經上述說明可知，磊晶用之矽晶圓本身晶格收縮的問題仍有改進的空間，尋求各種途徑以改善矽晶圓本身晶格收縮的問題，並符合各半導體元件製程等下游製造商的需求以增進長晶效益，是此技術領域的技術人員所待克服的課題。
因此，本發明之目的，即在提供一種低應力之磊晶用的矽晶圓。
於是本發明低應力之磊晶用的矽晶圓，包含：一矽基板、一第一矽磊晶層，及一第二矽磊晶層。該矽基板含有一選自硼或磷的摻質D，且摻質D濃度為100X at%。該第一矽磊晶層形成於該矽基板上並含有該矽基板之摻質D與鍺，且具有相反設置的一第一側部及一第二側部，該第一側部是鄰近該矽基板，前述摻質D之濃度是實質等於 該矽基板中摻質D之濃度，且前述鍺之濃度是自前述第一側部朝前述第二側部由0 at%遞增至100Y at%。該第二矽磊晶層形成於該第一矽磊晶層上並含有該第一矽磊晶層之摻質D與鍺，且摻質D之濃度是實質等於該第一矽磊晶層中摻質D之濃度，鍺之濃度是實質等於該第一矽磊晶層的第二側部中鍺之濃度。
其中，X與Y是原子分率(atomic fraction)，100X與100Y的單位為at%，當該矽基板之摻質D是硼時，Y介於5.8X至8X之間，當該矽基板之摻質D是磷時，Y介於1.5X至2.5X之間，且該矽基板、該第一矽磊晶層與該第二矽磊晶層呈單晶結構。
本發明之功效：直接以該矽基板內的摻質D濃度為基準，並藉該第一矽磊晶層與第二矽磊晶層內部均勻分布的摻質D與遞增式分布的鍺，來降低磊晶用之矽晶圓本身晶格收縮的問題，使得磊晶用矽之矽晶圓可符合各半導體元件製程等下游製造商的需求。
2‧‧‧矽基板
3‧‧‧第一矽磊晶層
31‧‧‧第一側部
32‧‧‧第二側部
4‧‧‧第二矽磊晶層
T1‧‧‧第一厚度
T2‧‧‧第二厚度
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一縱深成分分布(depth profile)比對圖，說明本發明低應力之磊晶用的矽晶圓的一第一、二、三及四較佳實施例之一第一矽磊晶層及一第二矽磊晶層內的摻質D濃度與鍺濃度的成分分布。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明低應力之磊晶用的矽晶圓之一第一較佳實施例，包含：一矽基板2、一第一矽磊晶層3，及一第二矽磊晶層4。
該矽基板2含有一選自硼或磷的摻質D，且摻質D濃度為100X at%。
該第一矽磊晶層3形成於該矽基板2上，並含有該矽基板2之摻質D與鍺，且具有相反設置的一第一側部31及一第二側部32，該第一側部31是鄰近該矽基板2，前述摻質D之濃度是實質等於該矽基板2中摻質D之濃度，且前述鍺之濃度是自前述第一側部31朝前述第二側部32由0 at%遞增至100Y at%。前面所提及之遞增的定義，可以是線性(linear)的遞增、非線性(non-linear)的遞增，亦可以是步進式(stepwise)的遞增。
該第二矽磊晶層4形成於該第一矽磊晶層3上，並含有該第一矽磊晶層3之摻質D與鍺，且摻質D之濃度是實質等於該第一矽磊晶層3中摻質D之濃度，鍺之濃度是實質等於該第一矽磊晶層3的第二側部32中鍺之濃度。
其中，X與Y是原子分率，100X與100Y的單位為at%，當該矽基板2之摻質D是硼時，Y介於5.8X至8X之間，當該矽基板2之摻質D是磷時，Y介於1.5X至 2.5X之間，且該矽基板2、該第一矽磊晶層3與該第二矽磊晶層4呈單晶結構。
較佳地，當該矽基板2之摻質D是硼時，Y實質等於8X；當該矽基板2之摻質D是磷時，Y實質等於2.5X。
較佳地，該第一矽磊晶層3具有一第一厚度T1，T1是介於2 μm至之8 μm間；該第二矽磊晶層4具有一第二厚度T2，T2是介於3 μm至之6 μm間。此處需補充說明的是，本發明該第一較佳實施例是將該矽基板2預先設置於一化學氣相沉積系統(CVD system，圖未示)的一反應爐內，並於該反應爐內引入一反應氣體以透過化學氣相沉積法在該矽基板2上依序磊晶成長該第一矽磊晶層3與該第二矽磊晶層4；其中，該反應氣體是混合有氫氣(H2)、氯矽烷類(chlorosilanes)之氣體分子、摻質D之氣體分子，及鍺烷(germane，GeH4)。適用於本發明之氯矽烷類之氣體分子可以是選自四氯矽烷(silicon tetrachloride，SiCl4)、三氯矽烷(tri-chlorosilane，SiHCl3)、或二氯矽烷(dichlorosilane，SiH2Cl2)；適用於本發明之摻質D之氣體分子可以是選自硼乙烷(diborane，B2H6)，或磷化氫(phosphine，PH3)。
又，此處需進一步地以B2H6(或PH3)及GeH4來舉例補充說明的是，於實際磊晶成長該第一矽磊晶層3與該第二矽磊晶層4時，B2H6(或PH3)及GeH4是預先經H2稀釋後，才被引入該化學氣相沉積系統的反應爐內以混合成該反應氣體。單就經氫氣稀釋後的B2H6(或PH3)濃度來說，其濃度約為10 ppm~1000 ppm左右。此外，該第一矽磊晶 層3的第一厚度T1與該第二矽磊晶層4的第二厚度T2，主要是由其反應爐內的成長溫度及其工作壓力來決定，且基於該第一矽磊晶層3內的鍺濃度，是自其第一側部31朝其第二側部32由0 at%遞增至100Y at%；因此，於實際磊晶成長該第一矽磊晶層3時，GeH4的氣體流量是隨著成長時間的增加而遞增。
在本發明該第一較佳實施例中，該矽基板2的摻質D是硼，且該矽基板2的摻質D(硼)濃度大於0.002 at%(即，100X at%>0.002 at%，X>2×10-5)。此外，本發明該第一較佳實施例之第一矽磊晶層3於第二側部32中的鍺濃度約為1.6×10-2 at%(即，Y=8X，Y=8×2×10-5=16×10-5，100Y at%=100×16×10-5 at%=1.6×10-2 at%)，以致於當該矽基板2摻質D是硼時，本發明該第一較佳實施例之磊晶用的矽晶圓的電阻率是低於0.038 Ω-cm。
此處需進一步補充說明的是，本發明該第一較佳實施例所使用的矽基板2，雖然其本身因含有濃度大於0.002 at%的摻質D(硼)而衍生有晶格收縮的問題。然而，本發明利用磊晶成長的技術手段來磊製該第一矽磊晶層3與該第二矽磊晶層4，以修正/補償縮減的晶格常數。
本發明該第一較佳實施例在磊晶成長的過程中，是在該反應爐內同時引入氯矽烷類氣體分子、H2、B2H6與GeH4，以分別磊製各矽磊晶層3、4。在實施磊晶成長各矽磊晶層3、4等步驟之前，發明人是先行根據該矽基板2內的摻質D(硼)濃度(即，大於0.002 at%)來分別計算X值與 Y值(X>2×10-5，Y=16×10-5)；後續，根據計算後所得到的X值與Y值並配合磊晶成長相關領域的實務經驗來調整B2H6與GeH4的氣體流量。在磊製該第一矽磊晶層3與該第二矽磊晶層4時，B2H6的氣體流量是維持固定，以使得該矽基板2、該第一矽磊晶層3與該第二矽磊晶層4中的摻質D(硼)濃度一致。此外，在磊製該第一矽磊晶層3與該第二矽磊晶層4時，GeH4的氣體流量則是在該第一矽磊晶層3之磊晶成長的起始階段至終止階段遞增，且GeH4的氣體流量是維持在該第一矽磊晶層3之磊晶成長的終止階段的氣體流量，接續磊製完成該第二矽磊晶層4。因此，與矽原子電性相同但原子半徑大於矽的鍺原子得以在該第一矽磊晶層3中，均勻地自該第一矽磊晶層3的第一側部31朝該第一矽磊晶層3的第二側部32遞增，並取代矽晶體的部分晶格位置，以藉此改善該矽基板2本身的晶格收縮問題，從而使得本發明該第一較佳實施例之矽晶圓整體是處於低應力的狀態。
經上段說明說明可知，不被此技術領域的相關技術人員所樂見的晶格收縮問題，可藉由遞增的鍺原子來取代矽晶格的部分晶格位置而有效地獲得改善。再者，經解決晶格收縮問題後的矽晶圓亦不易使得後續所成長的元件產生錯位差排，甚或是繁殖出貫穿式差排，可有效地減緩漏電流的問題並提升半導體元件的良率。
再參圖1，本發明低應力之磊晶用的矽晶圓之一第二較佳實施例大致上是相同於該第一較佳實施例，其不 同處是在於，本發明該第二較佳實施例之矽基板2的摻質D是磷。此外，本發明該第二較佳實施例之第一矽磊晶層3於該第二側部32中的鍺濃度約為5.0×10-3 at%(即，Y=2.5X，Y=5.0×10-5，100Y at%=5.0×10-3 at%)，以致於當該矽基板2摻質D是磷時，本發明該第二較佳實施例之磊晶用的矽晶圓的電阻率是低於0.022 Ω-cm。
再參圖1，本發明低應力之磊晶用的矽晶圓之一第三較佳實施例大致上是相同於該第一較佳實施例，其不同處是在於，本發明該第三較佳實施例之該矽基板2中摻質D(硼)之濃度，是實質等於前述摻質D於該矽基板2中的固溶限(solid solubility limit)。在本發明該第三較佳實施例中，硼在該矽基板2中的固溶限為2.0 at%(即，100X at%=2.0 at%，X=0.02)。此外，本發明該第三較佳實施例之第一矽磊晶層3於該第二側部32中的鍺濃度約為16 at%(即，Y=8X，Y=0.16，100Y at%=16 at%)，以致於當該矽基板2之摻質D是硼時，本發明該第三較佳實施例之磊晶用的矽晶圓的電阻率最低為0.00012 Ω-cm。
再參圖1，本發明低應力之磊晶用的矽晶圓之一第四較佳實施例大致上是相同於該第三較佳實施例，其不同處是在於，本發明該第四較佳實施例之矽基板2的摻質D是磷。在本發明該第四較佳實施例中，磷在該矽基板2中的固溶限為2.6 at%(即，100X at%=2.6 at%，X=0.026)。此外，本發明該第四較佳實施例之第一矽磊晶層3於該第二側部32中的鍺濃度約為6.5 at%(即，Y=2.5X，Y=0.065，100Y at%=6.5 at%)，以致於當該矽基板2之摻質D是磷時，本發明該第四較佳實施例之磊晶用的矽晶圓的電阻率最低為0.00015 Ω-cm。
如同上述第一較佳實施例所述般，本發明各較佳實施例直接以各矽基板2中的摻質D(硼或磷)濃度為基準，利用磊晶成長的技術手段，在磊晶成長各矽磊晶層3、4的過程中，於該反應爐內同時引入氯矽烷類氣體分子、H2、B2H6(或PH3)與GeH4。一方面使得各矽磊晶層3、4中的摻質D(硼或磷)濃度相同於該矽基板2。另一方面，亦使得鍺原子得以呈遞增式地取代矽晶格的部分晶格位置，從而修正/補償縮減的晶格常數以有效地改善晶格收縮的問題，並降低本發明各較佳實施例之磊晶用的矽晶圓整體的壓縮應力；因此，本發明各較佳實施例之矽晶圓上方的第二矽磊晶層4整體的晶格常數，是實質等於甚或是至少趨近於未經摻雜的矽。
本發明主要的技術概念在於，以各矽基板2中的摻質D(硼或磷)濃度為基準，利用磊晶成長的技術手段以有效地解決晶格收縮問題，並使本發明各較佳實施例磊晶用之矽晶圓的晶格常數趨近於未經摻雜的矽。品質要求不同之各家半導體元件製程等下游製造廠商，皆可以在元件製作的起始階段便取得品質佳的矽晶圓。因此，磊晶用之矽晶圓的晶格縮減問題得完善地獲得改進。此外，對於半導體元件製程而言，矽晶圓上方所磊製的半導體元件亦不易形成錯位差排甚或是繁殖出貫穿式差排，半導體元件的 良率更可因減緩的漏電流問題而獲得提升。
綜上所述，本發明低應力之磊晶用的矽晶圓直接以該矽基板2內的摻質D(硼或磷)濃度為基準，利用磊晶成長的技術手段完成各矽磊晶層3、4，使各矽磊晶層3、4中的摻質D濃度(硼或磷)相同於該矽基板2，並藉由呈遞增式分布的鍺以完善地降低磊晶用之矽晶圓本身晶格收縮的問題，使得矽晶圓可符合各半導體元件製程等下游製造商的需求，並大幅地增進長晶的效益，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧矽基板
3‧‧‧第一矽磊晶層
31‧‧‧第一側部
32‧‧‧第二側部
4‧‧‧第二矽磊晶層
T1‧‧‧第一厚度
T2‧‧‧第二厚度

Claims (9)

  1. 一種低應力之磊晶用的矽晶圓，包含：一矽基板，含有一選自硼或磷的摻質D，且摻質D濃度為100X at%；一第一矽磊晶層，形成於該矽基板上並含有該矽基板之摻質D與鍺，且具有相反設置的一第一側部及一第二側部，該第一側部是鄰近該矽基板，前述摻質D之濃度是實質等於該矽基板中摻質D之濃度，且前述鍺之濃度是自前述第一側部朝前述第二側部由0 at%遞增至100Y at%；及一第二矽磊晶層，形成於該第一矽磊晶層上並含有該第一矽磊晶層之摻質D與鍺，且摻質D之濃度是實質等於該第一矽磊晶層中摻質D之濃度，鍺之濃度是實質等於該第一矽磊晶層的第二側部中鍺之濃度；其中，X與Y是原子分率，100X與100Y的單位為at%，當該矽基板之摻質D是硼時，Y介於5.8X至8X之間，當該矽基板之摻質D是磷時，Y介於1.5X至2.5X之間，且該矽基板、該第一矽磊晶層與該第二矽磊晶層呈單晶結構。
  2. 如請求項1的低應力之磊晶用的矽晶圓，其中，當該矽基板之摻質D是硼時，Y實質等於8X。
  3. 如請求項1的低應力之磊晶用的矽晶圓，其中，當該矽基板之摻質D是磷時，Y實質等於2.5X。
  4. 如請求項2的低應力之磊晶用的矽晶圓，其中，該矽基 板的摻質D濃度大於0.002 at%，以致於當該矽基板摻質D是硼時，該低應力之磊晶用矽晶圓的電阻率是低於0.038 Ω-cm。
  5. 如請求項2的低應力之磊晶用的矽晶圓，其中，該矽基板中摻質D之濃度是實質等於前述摻質D於該矽基板中的固溶限，以致於當該矽基板之摻質D是硼時，該低應力之磊晶用矽晶圓的電阻率最低為0.00012 Ω-cm。
  6. 如請求項3的低應力之磊晶用的矽晶圓，其中，該矽基板的摻質D濃度大於0.002 at%，以致於當該矽基板摻質D是磷時，該低應力之磊晶用的矽晶圓的電阻率是低於0.022 Ω-cm。
  7. 如請求項3的低應力之磊晶用的矽晶圓，其中，該矽基板中摻質D之濃度是實質等於前述摻質D於該矽基板中的固溶限，以致於當該矽基板之摻質D是磷時，該低應力之磊晶用的矽晶圓的電阻率最低為0.00015 Ω-cm。
  8. 如請求項2或3的低應力之磊晶用的矽晶圓，其中，該第一矽磊晶層具有一第一厚度T1，T1是介於2 μm至之8 μm間。
  9. 如請求項2或3的低應力之磊晶用的矽晶圓，其中，該第二矽磊晶層具有一第二厚度T2，T2是介於3 μm至之6 μm間。
TW102113110A 2013-04-12 2013-04-12 低應力之磊晶用的矽晶圓 TW201440124A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102113110A TW201440124A (zh) 2013-04-12 2013-04-12 低應力之磊晶用的矽晶圓
CN201310216652.4A CN104103679B (zh) 2013-04-12 2013-06-03 低应力的外延硅晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102113110A TW201440124A (zh) 2013-04-12 2013-04-12 低應力之磊晶用的矽晶圓

Publications (2)

Publication Number Publication Date
TW201440124A true TW201440124A (zh) 2014-10-16
TWI498944B TWI498944B (zh) 2015-09-01

Family

ID=51671666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113110A TW201440124A (zh) 2013-04-12 2013-04-12 低應力之磊晶用的矽晶圓

Country Status (2)

Country Link
CN (1) CN104103679B (zh)
TW (1) TW201440124A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
CN1462058A (zh) * 2002-05-31 2003-12-17 黄风义 应力补偿的复合层可协变衬底及制备方法
JP4333426B2 (ja) * 2004-03-19 2009-09-16 ソニー株式会社 化合物半導体の製造方法、及び半導体装置の製造方法
JP2006024728A (ja) * 2004-07-08 2006-01-26 Toshiba Ceramics Co Ltd 歪みシリコンウエハの製造方法
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
JP5205738B2 (ja) * 2006-10-16 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの支持方法、熱処理治具および熱処理ウェーハ
DE102007005346B4 (de) * 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法

Also Published As

Publication number Publication date
TWI498944B (zh) 2015-09-01
CN104103679B (zh) 2017-04-12
CN104103679A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
US11637014B2 (en) Methods for selective deposition of doped semiconductor material
US10388509B2 (en) Formation of epitaxial layers via dislocation filtering
US9793115B2 (en) Structures and devices including germanium-tin films and methods of forming same
EP2016205B1 (en) SEMICONDUCTOR STRAIN RELAXED SiGe BUFFER STRUCTURES
CN1828836B (zh) 外延半导体衬底的制造方法和半导体器件的制造方法
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
EP2104135B1 (en) A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP2012038973A (ja) シリコンウエハ及びその製造方法
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
WO2007140375A2 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
KR20080016988A (ko) Ｃｖｄ를 이용한 치환형 탄소가 높게 도핑된 결정질 실리콘층의 제조 방법
WO2012002994A1 (en) Selective epitaxy of si-containing materials and substitutionally doped crystalline si-containing materials
JP2018522412A (ja) 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
CN111681947B (zh) 一种降低外延片堆垛层错缺陷的外延方法及其应用
CN117672815A (zh) 一种SiC外延片及其制备方法
JP4158607B2 (ja) 半導体基板の製造方法
JP2003209059A (ja) エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
TW201440124A (zh) 低應力之磊晶用的矽晶圓
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
US11519097B1 (en) Strained diamond growing and doping method based on chemical vapor deposition (CVD) method
US20230349069A1 (en) Structures with boron- and gallium-doped silicon germanium layers and methods and systems for forming same
CN117403322A (zh) 用于在多个衬底上形成外延叠层的方法和衬底处理设备
CN114481297A (zh) 消除重掺硼小角晶界的方法
JP2004349374A (ja) 歪みシリコン基板ウエハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法