JPH07118450B2 - 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造 - Google Patents

単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造

Info

Publication number
JPH07118450B2
JPH07118450B2 JP1108188A JP10818889A JPH07118450B2 JP H07118450 B2 JPH07118450 B2 JP H07118450B2 JP 1108188 A JP1108188 A JP 1108188A JP 10818889 A JP10818889 A JP 10818889A JP H07118450 B2 JPH07118450 B2 JP H07118450B2
Authority
JP
Japan
Prior art keywords
elements
affinity
buffer layer
gaas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1108188A
Other languages
English (en)
Other versions
JPH02191318A (ja
Inventor
信幸 大塚
雅志 尾関
邦紀 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH02191318A publication Critical patent/JPH02191318A/ja
Publication of JPH07118450B2 publication Critical patent/JPH07118450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔概要〕 ガリウムヒ素（GaAs）等の化合物半導体層をシリコンウ
ェハ上にエピタキシャル成長させたヘテロエピタキシャ
ル成長化合物半導体基板及びその成長方法に関し、 シリコンウェハ上に化合物半導体層をバッファ層を介し
て成長させる際、バッファ層中における島状構造の形成
を抑止することを目的とし、 第１の元素よりなる単成分半導体基板上に、前記第１の
元素に対して固有の親和力をそれぞれ有する第２及び第
３の元素を構成成分とするバッファ層を第２及び第３の
元素が交互に単原子層の形で積層されるようにエピタキ
シャル成長させ、 前記第１の元素に対して固有の親和力をそれぞれ有する
第４及び第５の元素を構成成分とする化合物半導体層を
前記バッファ層上にエピタキシャル成長させ、 前記第1,第2,第3,第４及び第５の元素を、第２及び第３
の元素の第１の元素に対する親和力が第4,第５の元素の
第１の元素に対する親和力と同等若しくは大きくなるよ
うに、且つ第２及び第３の元素のうちの一方の元素の第
１の元素に対する親和力が第４又は第５の元素のそれよ
りも大きくなるように選定し構成してなる。
〔産業上の利用分野〕
本発明は一般に半導体装置の製造に関し、特にガリウム
ヒ素（GaAs）等の化合物半導体層をシリコンウェハ上に
エピタキシャル成長させたヘテロエピタキシャル成長化
合物半導体基板及びその成長方法に関する。
〔従来の技術〕
GaAsは典型的な化合物半導体であり特徴的なバンド構造
と高い電子移動度とを有するためレーザダイオードやME
SFET,HEMT,HBT等の高速半導体装置として使われてい
る。かかる半導体装置はGaAs単結晶インゴットから切出
されたGaAsウェハ上に、あるいはシリコンウェハ上にエ
ピタキシャル成長させられたGaAs基板上に形成される。
後者の構成では製造時に重くてもろいGaAsウェハを取扱
う際の困難が回避され、基板を軽量で強く、しかも確立
された製造過程によって形成されたシリコンウェハ上に
形成できるので有利である。また、後者の構成では大径
のウェハを容易に得ることができる。その結果、ウェハ
の取扱いが容易になるのみならず半導体装置の製造費用
を安くできる。また、かかる構成のウェハはGaAsレーザ
ダイオードとシリコントランジスタが共通の半導体チッ
プ上に形成されたいわゆる光電子集積回路（OEIC）を形
成する際にも有利である。
〔発明が解決しようとする課題〕
しかし、GaAsをシリコン基板上にエピタキシャル成長さ
せる際には様々な問題が生じる。かかる問題点は主にSi
とGaAsとの間の大きな格子定数差及び熱膨張に起因して
生じる。例えばSiの格子定数はGaAsのものよりも約４％
小さく、熱膨張係数は約230％小さい。格子定数の値に
もとづいた単純計算によればかかるシリコンウェハ上に
形成されたGaAs基板中には1012/cm2程度の転位密度で転
位が生じてしまう。このため一般にシリコンウェハ上に
GaAs基板を直接に成長させることはできず、仮りにでき
たとしても基板中には半導体装置の基板として不適当な
多数の欠陥が形成されてしまう。
これらの問題点を解決し、半導体装置の基板として十分
な品質のGaAs基板を形成するため、シリコンウェハとGa
As基板との間にバッファ層を挿入し、ウェハと基板との
間の格子定数及び熱膨張の不整合による応力を吸収させ
ることが提案されている。
一の例においては、各々数原子層を含みまた相互に格子
定数の異なった超格子層がGaAs基板の堆積に先立ってシ
リコンウェハ上に積層させられる。これによりGaAs基板
層中への欠陥の伝播が阻止される。しかし、かかる超格
子構造の形成には非常に精密な結晶成長の制御が必要で
あり、今日可能な技術ではこれと信頼性をもって形成す
ることは困難である。
一方、シリコンウェハとGaAs基板との間の格子定数及び
熱膨張法の不整合を吸収する目的で多結晶GaAsバッファ
層を形成することも提案されている。この方法では典型
的に約10nmの厚さの薄い多結晶のGaAsバッファ層がGaAs
基板の堆積に先立って堆積に先立ってシリコンウェハ上
に約400℃〜450℃の温度で堆積される。次いで温度を約
600〜750℃に上昇させる。GaAs基板を数ミクロンの厚さ
に堆積させる。温度が第１の温度から第２の温度に昇温
する際、多結晶GaAsバッファ層は再結晶して単結晶とな
り、このバッファ層上に形成されるGaAs基板層はその下
のGaAsバッファ層に対してエピタキシャルに成長する。
しかし、この技術においては得られた単結晶GaAs基板の
表面を完全に平坦にすることが困難である。これはGaAs
バッファ層がシリコンウェハ表面において島状構造をと
り、かかるGaAsバッファ層の平坦でない表面モフォロジ
ーがその上に形成されるGaAs基板に転写されるためであ
る。換言すればGaAS基板表面はバッファ層の島状構造に
対応して凹凸を生じてしまう。かかる島状構造はバッフ
ァ層を形成する時にその成長速度を下げるべく成長温度
を上記400〜450℃程度まで下げても十分に消去できな
い。また、基板表面の凹凸はGaAs基板層の厚さを数ミク
ロン以上にしても消去できない。
この他に、他の材料、例えばシリコンゲルマニウム固溶
体SiyGel-yをバッファ層として使用し組成ｙをシリコン
ウェハ表面からGaAs基板底面まで連続的に変化させる構
成が特開昭62−87490号に記載されている。また、InxGa
1-xAs等のGaAs系混晶をｘ＝4.5×10-3程度の組成範囲で
バッファ層として使用することも提案されている（特開
昭62−291909号）。しかし、これらのいずれも表面モフ
ォロジーの問題の満足すべき解決とはならない。
一方、出願人はアルミヒ素（AlAs）等のIII−Ｖ族化合
物をGaAs基板上に原子層エピタキシー（ALE）により堆
積する実験を行っていたところ、GaAs基板のAs面上に堆
積されたアルミニウムは基板表面を迅速に被覆し、その
際の基板表面上におけるAlの面密度が堆積されるIII−
Ｖ族化合物の２又は３分子層に相当する面密度に等しく
なることを見出した（特願昭62−71747,尾関他，「パル
ス化気相法を使ったGaAs及びAlAsの原子層エピタキシー
の動的過程」，真空科学技術B.5（４）,1184〜1186頁
（1987年）;Ozeki et al.“Kinetic processes in atmi
c layer epitaxy of GaAs and AlAs using pulsed vapo
r method",J.Vac.Sci.Technol.B 5（４）Jul/Ang 1987
PP.1184−1186）。さらに、AlAs堆積時に飽和ないしセ
ルフリミティング効果が生じることが見出された。より
具体的に説明すると、AlはGaAs表面にAlAsにして２又は
３分子層に対応する表面密度で堆積した後は実質的な堆
積を生じないことが見出された。しかし、この研究の時
点においては同様なセルフリミティング効果がAlを閃亜
鉛鉱形の結晶構造を有するGaAsでなくダイヤモンド構造
を有するシリコン上に堆積させた場合にも同様に生じる
か否かは不明であった。
本発明において出願人はIII−Ｖ族化合物のシリコン上
へのヘテロエピタキシャル成長を研究し、少なくとも一
の成分元素としてシリコンに対して強い親和力を有する
元素を含むIII−Ｖ族化合物をシリコン層上に成分元素
が原子層単位で交互に堆積されるように成長させた場
合、島状構造の形成が効果的に抑止されることを見出し
た。
本発明は以上の点に鑑み、シリコンウェハ上に化合物半
導体層をバッファ層を介して成長させる際、バッファ層
中における島状構造の形成を抑止することができる方法
及びかかる方法により形成された化合物半導体基板化を
提供することを目的とする。
〔課題を解決するための手段〕
上記目的は第１の元素よりなる単成分半導体基板上に、
前記第１の元素に対して固有の親和力をそれぞれ有する
第２及び第３の元素を構成成分とするバッファ層を第２
及び第３の元素が交互に単原子層の形で積層されるよう
にエピタキシャル成長させ、 前記第１の元素に対して固有の親和力をそれぞれ有する
第４及び第５の元素を構成成分とする化合物半導体層を
前記バッファ層上にエピタキシャル成長させ、 その際前記第2,第3,第４及び第５の元素を、第２及び第
３の元素の第１の元素と対する親和力が第4,第５の元素
の第１の元素に対する親和力と同等若しくは大きくなる
ように、且つ第２及び第３のうちの一方の元素の第１の
元素に対する親和力が第４又は第５の元素のそれよりも
大きくなるように選ぶことにより達成される。
〔作用〕
本発明によれば、バッファ層を構成する成分元素は基板
を構成する第１の元素と迅速に結合して基板表面を覆う
ためバッファ構成元素の基板表面上におけるクラスタリ
ングないしバッファ層の島状成長が回避され、バッファ
上に形成される半導体基板層の表面を平坦に形成するこ
とができる。
〔実施例〕
第１図は本発明一実施例におけるシリコンウェハ上への
バッファ層を介したIII−Ｖ族半導体基板層の、勇気金
属CVD（MOCVD）技術にもとづいたALE成長に際して使わ
れるガス供給シーケンスを示す図、第２図はその際に使
われる温度履歴を示す図、また第３図は使用される装置
を説明する図である。
以下説明する本実施例においてはIII−Ｖ族化合物とし
てGaAsを使用し、バッファ層としてAlAsを使用する。Al
Asはそのうえに成長されるGaAsと実質的に同一の格子定
数及び熱膨張係数を有している。また、GaAs及びAlAsは
いずれも化合結合にイオン性を含む極性化合物である。
これらの理由により、GaAsがAlAs上にエピタキシャル成
長された場合には優れた格子の整合性が得られることが
わかっている。
まず第３図を参照するに、使用装置はチムニー形の反応
室20を有し、その頂部のポート20aより排気される構造
を有する。反応室20中には高周波加熱を加えられる際に
反応室中に保持された基板22を加熱するサセプタ21と、
サセプタ21を支持する支持パイブ23とが設けられ、また
反応室20外に高周波加熱のための励起コイル24が設けら
れる。反応室20の下方にはガス又は混合ガスを反応室中
に導入するためのミキサ26と、ソースガス及びパージガ
スを反応室20中に選択的に導入するための弁27a〜27dと
が設けられ、弁27a〜27d側にはその動作を制御するコン
トローラ28が協働する。
最初、第２図「段階Ｉ」として示すようにシリコンウェ
ハ22は減圧下約1000℃の温度でベーキングされて酸化膜
や汚れが除去される。その際、反応室20の圧力は約20To
rrに維持され、全部で2SLM水素が室20中を全過程にわた
り流し続けられる。約20分間のベーキングの後、ウェハ
22の温度は第２図中「段階」IIに対応して約500℃に下
げられ、ウェハ22上にAlAsバッファ層がALEにより成長
させられる。
以下、段階IIにおけるガス供給シーケンスを第１図を参
照して説明する。
まず、反応室20にトリメチルアルミニウム（（CH3）3A
l）（以下TMAと略す）が弁27Aよりバブラ温度22℃、20S
CCMの流量で7.5秒間導入される。導入されたTMAは反応
室20中で分解してアルミニウムを形成し、後程説明する
ようにシリコン基板表面を単原子層の形で被覆する。次
に、残ったTMAガスあるいは分解残留成分が弁27dより水
素ガスを約３秒間導入することにより反応室20から排除
される。次に水素で10％濃度まで希釈されたアルシン
（A3H3）ガスが弁27bより反応室20に約480SCCMの流量で
10秒間導入される。導入されたアルシンは反応室20中で
分解してヒ素を形成し、シリコン基板上に先に堆積され
ているAl単原子層上に堆積する。次いで、残留アルシン
ガスあるいはその分解残留成分が弁27dより水素を導入
することによりパージされる。これにより、AlAsバッフ
ァ層を成長させる際の１ガスサイクルが終了する。この
ようにして形成ないし放出されたAsはウェハ表面に堆積
されているAl単原子層上に堆積してAlを再配列させるも
のと考えられる。この再配列の結果、シリコンウェハの
面の性質如何ににより、２又は３分子層のAlAsが形成さ
れる。
この後、上記ガス供給シーケンスをくりかえして、望ま
しい厚さのAlAs層がシリコンウェハ22上に形成される。
AlAsの厚さはシリコンウェハとGaAs基板との間に格子定
数及び熱膨張のミスマッチが緩和されるに十分な程度と
される。一例では100分子層のAlAsがガス供給シーケン
スをくりかえしながら成長される。この場合はガス供給
シーケンスを50回くりかえす。
次に、第２図の「段階III」に対応して基板22の温度が
約600℃に上昇される。この段階ではGaAs基板がシリコ
ンウェハ上に通常のMOCVD等の適当なエピタキシャル成
長技術により成長させられる。この過程ではソースガス
とバージガスを選択的に導入する必要はなく、Ga及びAs
のソースガスを同時に導入してもよい。一例では以下TM
Gと略するトリメチルガリウム（（CH3）3Ga）及びアル
シンをそれぞれ流量2SCCM及び40SCCMで約２時間導入す
ることにより約２〜３μｍの厚さのGaAs層を形成でき
る。
第４図はシリコンウェハ22表面に対して行ったオージェ
電子分光測定の結果をAlAsバッファ層による被覆の様々
な段階に対応して示す図である。図中、縦軸はバッファ
層で部分的に又は完全に被覆されたウェハ表面中のSiか
ら放出されたオージェ電子の強度を全く被覆されていな
いウェハ表面からのものと比較して示す図である。換言
すれば、縦軸の相対的オージェ電子強度はバッファ層に
よるシリコンウェハの表面の被覆の程度をあらわす。図
中、縦軸の値が１である場合はシリコンウェハ表面が完
全に霧出されていることを意味し、一方値がゼロである
場合はシリコン基板表面が完全に被覆されていることを
意味する。
第４図中、横軸はシリコンウェハ22の表面上に堆積され
たAlAs分子層の数をあらわす。そこで第４図中、「ALE
AlAs」と記した実線はウェハ22表面が約20分子層のAl
Asの堆積後ほとんど被覆されてしまっていることをあら
わす。
さらに、約30分子量のAlAs堆積後においてはシリコンウ
ェハ表面はAlAsにより完全に被覆されていることがわか
る。これは、シリコンウェハ表面が実質的な島状構造の
形成なしに急速に被覆されていっている状態を示してい
る。第４図中には「理想層状成長」と記した点線によ
り、バッファが一層毎に理想的にウェハ表面を被覆した
場合をも比較のため示してある。
第４図中には、また従来の使われているGaAsバッファ層
が通常の分子ビームエピタキシ（MBE）によりシリコン
ウェハ上に堆積されて場合を比較のため破線で示してあ
る。明らかに、この場合にはシリコンウェハ表面の被覆
は100分子以上のバッファ層が堆積されても不完全であ
り、実質的な島状構造の形成が進んでいることを示して
いる。
第４図中にはさらに、GaAsを使ったバッファ層がシリコ
ンウェハ上にALEにより形成された場合が示されている
（「ALE GaAs」と記した実線）。この場合と比較的し
てもAlAsを使ったバッファ時Siウェハ表面をより迅速に
被覆する。
第５図はAlAsバッファ層上に成長されたGaAs基板の表面
をシリコンウェハ上にALEにより成長されたGaAsバッフ
ァ層上にさらに成長されたGaAs基板の表面と比較して評
価した結果を示す図である。
評価はGaAs基板にArレーザビームをあて、ラマン散乱を
測定することにより行った。第５図中、「L0」と記した
強いピークはGaAsの（100）面に起因するものであり、
一方「T0」と記した弱いピークはGaAsの他の面及び／又
は欠陥に起因するものである。この図より、GaAs基板を
AlAsバッファ層上に形成した場合には（100）面のみが
観測されGaAs基板の品質が良好であることが示されるの
に対しGaAsバッファ層を用いた場合にはGaAs基板の結晶
面に歪みが存在することがわかる。
次に、バッファ層及び基板層をシリコンウェハ上に成長
させる過程を第６図（Ａ）〜（Ｄ）を参照して説明す
る。
第６図（Ａ）で、第２図中段階IIに対応したTMAの熱分
解の結果生じたAl原子がシリコンウェハＩの（100）面
上に単原子層ｍの形で堆積する。これはAlとSiとの間に
強い親和力のためである。ここで親和力とは２つの元素
が結合する際の化学結合の強さないし結合により形成さ
れる化合物の生成熱をあらわす定性的な尺度をあらわす
ものとする。Al元素が占める席は完全には確認されてい
ないが、AlのSi基板Ｉ上にAlAs2分子層を対応する面密
度で、クラスタリングを起すことなく一様に分布してい
ると考えられる。定性的には、この現象はAlはSiに対し
て強い親和力を有するため互いにクラスターを形成する
よりもシリコンウェハ表面のSiと結合した方が安定にな
ることを意味する。また、本出願人先にGaAs上へのAlの
堆積の際に見出したセルフリミティング効果（特願昭62
−71747号）と同様なセルフリミティング効果がAlをAlA
s2分子層に対応する面密度以上に堆積させようとした場
合にも現われることが確認された。かかるSi上へのAlの
セルフリミティング効果は本発明の基礎となる研究で初
めて明らかになったものである。またAlがSiの（110）
面上に堆積する場合はGaAsの（110）面上へのAlの堆積
の場合と同様なAlAs3分子層に対応するAl面密度におけ
るAlの堆積速度の飽和ないしセルフリミティング効果が
観察された。
次に、アルシンの熱分解により形成されAs原子がアルミ
ニウム単原子層ｍ上に堆積される。As原子はAl単原子層
ｍに到達するとAl原子を再配列させ、第６図（Ｂ）に示
すようにAl Asの２分子層IIが形成される。ウェハＩ上
におけるAlの初期分布は一様であるので、その上にAsが
堆積されても層IIは島状にはならない。TMAとアルシン
を先に説明したように間に水素によるパージを含みなが
ら交互に供給することにより、層IIを所望の厚さまで成
長し、バッファ層IIを形成する。この層II中でAlとAsは
交互に積層されている。バッファ層IIの形成後、GaAs層
IIIが先に説明したように通常のMOCVDにより、あるいは
MBEにより形成される。GaAsの格子定数と熱膨張係数はA
lAsのものとほとんど変らないので、GaAsをAlAsバッフ
ァ層上に堆積させるのに困難はない。このようにして形
成された構造は第６図（Ｄ）に示すようにシリコンウェ
ハＩと、AlAsバッファ層IIと、GaAs基板層IIIとよりな
る。先にも説明したように、バッファ層IIはウェハＩと
基板層IIIとの間の格子定数及び熱膨張係数の不整合に
伴う応力を吸収するためのものである。AlAsはGaAsと同
一の格子定数および熱膨張係数を有するため、Ga As層I
IIはほとんど欠陥を含まず、化合物半導体基板として問
題なく使用できる。
また、バッファIIを形成する際にシリコンウェハ上にAs
を最初に堆積させ、次いでAlを堆積させてもよいことが
見出された。この場合は第１図においてALEの条件は同
じにしてTMAとアルシンの供給順序のみを反転させれば
よい。このようにしてバッファ層IIを形成した場合も島
状構造の形成は効果的に抑止され、得られたGa As基板
は平坦な表面を有する。この場合に島状構造の形成を抑
止する機構は確かではないが、AsがSi上に単原子層を形
成して一様に堆積し、AlがAs単原子層上に一様に堆積す
るものと想像される。
さらに、シリコン基板上に堆積されるＶ族元素はAsに限
定されるものではなく、基板を構成するGaやAsよりもSi
に対して強い親和力を有する窒素（Ｎ）や燐（Ｐ）も同
様に使用可能である。これらのＶ族元素はSiの結合する
ことによりシリコン基板表面を迅速に被覆し、島状構造
の形成は抑止される。ALEの過程におけるAlとＶ族元素
の堆積順序はAlAsバッファ層の形成の場合と同じく、逆
転させてかまわない。ＮあるいはＰをＶ族元素として使
う場合はソースガスとしてアンモニア（NH3）あるいは
ホスフィン（PH3）が使える。
またシリコンウェハ上に成長させたい基板がGaAsでなく
てInPである場合は、基板層を構成するInやＰよりもSi
に対して強い親和力を有するAl,Ga及びＮ等の元素より
なる化合物がバッファ層IIとして適当である。
さらに、バッファ層のALEは先に説明したMOCVDにもとづ
くものに限定されることなく、元素を交互に供給できる
ものであればMBEでもかまわない。さらに、基板を成長
させる技術はMOCVDに限られることなく通常のMBEでもよ
い。
以上、本発明を実施例により説明したが、本発明はその
主旨に従い種々の変形が可能であり、本発明からこれら
を排除するものではない。
〔発明の効果〕
以上説明した如く、本発明方法により形成された化合物
半導体基板は、バッファ層として単成分ウェハを構成す
るシリコン等の元素に対して強い親和力を有する元素を
含む化合物半導体を使用するためバッファ層がウェハ表
面を迅速に被覆しながら成長し、バッファ層の島状構造
形成が回避されるため、平坦な表面を有する。
【図面の簡単な説明】
第１図は本発明実施例に於ける原料ガスの供給状況を図
式的に示す図、 第２図は本発明実施例に於ける温度履歴を図式的に示す
図、 第３図は本発明実施例で使用する装置を示す模式図、 第４図はSiウエハ表面層による被覆の程度をあらわす
図、 第５図は得られたGaAs基板の表面状態をする図、 第６図（Ａ）〜（Ｄ）はSi（100）面上へのAlAsバッフ
ァ層及びGaAs基板層の堆積過程及び得られた構造を示す
図である。 図において、 20は反応室、 20aは排気ポート、 21はサセプタ、 23は支持パイプ、 24はRFコイル、 26は原料供給装置、 27a〜27dは切換バルブ 28は制御装置、 ＩはSiウェハ、 IIはバッファ層、 IIIは基板 を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ，57、ｎｏ, 10、（1985年）ＰＰ，4578〜4582

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１の元素よりなる単成分半導体基板上に
    化合物半導体層を成長させる方法であって、 該第１の元素に対して固有の親和力をそれぞれ有する第
    ２及び第３の元素を構成成分とするバッファ層を第２及
    び第３の元素が交互に単原子層の形で堆積されるように
    エピタキシャル成長させ、 該第１の元素に対して固有の親和力をそれぞれ有する第
    ４及び第５の元素を構成成分とする化合物半導体層を該
    バッファ層上にエピタキシャル成長させる工程よりな
    り、該第2,第3,第４及び第５の元素は、第２及び第３の
    元素の第１の元素に対する親和力が第4,第５の元素の第
    １の元素に対する親和力と同等若しくは大きくなるよう
    に、且つ第２及び第３の元素のうちの一方の元素の第１
    の元素に対する親和力が第４又は第５の元素のそれより
    も大きくなるように選ばれることを特徴とする方法。
  2. 【請求項２】該第１の元素はシリコンであり、第２及び
    第３の元素はアルミニウム及びヒ素であり、第４及び第
    ５の元素はガリウム及びヒ素であることを特徴とする請
    求項１記載の方法。
  3. 【請求項３】第１の元素よりなる単成分半導体基板と、
    第半導体基板上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第２及び第３の元素を構成成
    分とする単結晶バッファ層と、 該バッファ層上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第４及び第５の元素を構成成
    分とする単結晶化合物半導体層とよりなり、該第2,第3,
    第４及び第５の元素は、第２及び第３の元素の第２の元
    素に対する親和力が第4,第５の元素の第１の元素に対す
    る親和力と同等若しくは大きくなるように、且つ第２及
    び第３の元素のうちの一方の元素の第１の元素に対する
    親和力が第４又は第５の元素のそれよりも大きくなるよ
    うに選ばれる半導体構造において 前記第１の元素はシリコンであり、前記第２及び第３の
    元素はアルミニウム及びヒ素であり、前記第４及び第５
    の元素はガリウム及びヒ素であることを特徴とする半導
    体構造。
  4. 【請求項４】第１の元素よりなる単成分半導体基板と、
    第半導体基板上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第２及び第３の元素を構成成
    分とする単結晶バッファ層と、 該バッファ層上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第４及び第５の元素を構成成
    分とする単結晶化合物半導体層とよりなり、該第2,第3,
    第４及び第５の元素は、第２及び第３の元素の第２の元
    素に対する親和力が第4,第５の元素の第１の元素に対す
    る親和力と同等若しくは大きくなるように、且つ第２及
    び第３の元素のうちの一方の元素の第１の元素に対する
    親和力が第４又は第５の元素のそれよりも大きくなるよ
    うに選ばれる半導体構造において 前記第１の元素はシリコンであり、前記第２及び第３の
    元素はアルミニウム及び窒素であり、前記第４及び第５
    の元素はガリウム及びヒ素であることを特徴とする半導
    体構造。
  5. 【請求項５】第１の元素よりなる単成分半導体基板と、
    第半導体基板上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第２及び第３の元素を構成成
    分とする単結晶バッファ層と、 該バッファ層上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第４及び第５の元素を構成成
    分とする単結晶化合物半導体層とよりなり、該第2,第3,
    第４及び第５の元素は、第２及び第３の元素の第２の元
    素に対する親和力が第4,第５の元素の第１の元素に対す
    る親和力と同等若しくは大きくなるように、且つ第２及
    び第３の元素のうちの一方の元素の第１の元素に対する
    親和力が第４又は第５の元素のそれよりも大きくなるよ
    うに選ばれる半導体構造において 前記第１の元素はシリコンであり、前記第２及び第３の
    元素はアルミニウム及び窒素であり、前記第４及び第５
    の元素はインジウム及びリンであることを特徴とする半
    導体構造。
  6. 【請求項６】第１の元素よりなる単成分半導体基板と、
    第半導体基板上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第２及び第３の元素を構成成
    分とする単結晶バッファ層と、 該バッファ層上に形成され、該第１の元素に対して固有
    の親和力をそれぞれ有する第４及び第５の元素を構成成
    分とする単結晶化合物半導体層とよりなり、該第2,第3,
    第４及び第５の元素は、第２及び第３の元素の第２の元
    素に対する親和力が第4,第５の元素の第１の元素に対す
    る親和力と同等若しくは大きくなるように、且つ第２及
    び第３の元素のうちの一方の元素の第１の元素に対する
    親和力が第４又は第５の元素のそれよりも大きくなるよ
    うに選ばれる半導体構造において 前記第１の元素はシリコンであり、前記第２及び第３の
    元素はガリウム及び窒素であり、前記第４及び第５の元
    素はインジウム及びリンであることを特徴とする半導体
    構造。
JP1108188A 1988-04-27 1989-04-27 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造 Expired - Fee Related JPH07118450B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63105036 1988-04-27
JP63-105036 1988-04-27
JP26461888 1988-10-20
JP63-264618 1988-10-20

Publications (2)

Publication Number Publication Date
JPH02191318A JPH02191318A (ja) 1990-07-27
JPH07118450B2 true JPH07118450B2 (ja) 1995-12-18

Family

ID=26445388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1108188A Expired - Fee Related JPH07118450B2 (ja) 1988-04-27 1989-04-27 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造

Country Status (4)

Country Link
US (3) US5130269A (ja)
EP (1) EP0340113B1 (ja)
JP (1) JPH07118450B2 (ja)
DE (1) DE68918150D1 (ja)

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5221637A (en) * 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
JP2946280B2 (ja) * 1994-09-19 1999-09-06 光技術研究開発株式会社 半導体結晶成長方法
FI100409B (fi) * 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
EP1271625A3 (en) * 1994-12-27 2007-05-16 Fujitsu Limited Method of fabrication compound semiconductor device
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
WO1998044539A1 (fr) * 1997-03-28 1998-10-08 Sharp Kabushiki Kaisha Procede de fabrication de composes semi-conducteurs
DE19725900C2 (de) * 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
EP1016129B2 (en) * 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
SG94712A1 (en) 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
FI110311B (fi) * 1999-07-20 2002-12-31 Asm Microchemistry Oy Menetelmä ja laitteisto aineiden poistamiseksi kaasuista
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6750130B1 (en) 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
WO2001054175A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
TW496907B (en) * 2000-04-14 2002-08-01 Asm Microchemistry Oy Method and apparatus of growing a thin film onto a substrate
US7060132B2 (en) * 2000-04-14 2006-06-13 Asm International N.V. Method and apparatus of growing a thin film
AU2001257346A1 (en) * 2000-05-31 2001-12-11 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6592942B1 (en) * 2000-07-07 2003-07-15 Asm International N.V. Method for vapour deposition of a film onto a substrate
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US20030001207A1 (en) * 2000-11-22 2003-01-02 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant subtrate for materials used to form the same
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6765178B2 (en) * 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US20020083897A1 (en) * 2000-12-29 2002-07-04 Applied Materials, Inc. Full glass substrate deposition in plasma enhanced chemical vapor deposition
US6825447B2 (en) * 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US20020127336A1 (en) * 2001-01-16 2002-09-12 Applied Materials, Inc. Method for growing thin films by catalytic enhancement
US6811814B2 (en) 2001-01-16 2004-11-02 Applied Materials, Inc. Method for growing thin films by catalytic enhancement
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
KR100408733B1 (ko) 2001-02-02 2003-12-11 주성엔지니어링(주) 박막 증착 방법
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
US20020140013A1 (en) * 2001-04-02 2002-10-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing a stable template
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
US20020153524A1 (en) * 2001-04-19 2002-10-24 Motorola Inc. Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US6849545B2 (en) 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US20030022525A1 (en) * 2001-07-16 2003-01-30 Motorola, Inc. Semiconductor structure and device including a monocrystalline layer formed overlying a compliant substrate and a method of forming the same
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
JP2005504436A (ja) * 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
AU2002341803A1 (en) * 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US20030059535A1 (en) * 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6869838B2 (en) * 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US20030194825A1 (en) * 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
EP2267762A3 (en) 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
US20040065255A1 (en) * 2002-10-02 2004-04-08 Applied Materials, Inc. Cyclical layer deposition system
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
EP1588406B1 (en) 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US6818517B1 (en) 2003-08-29 2004-11-16 Asm International N.V. Methods of depositing two or more layers on a substrate in situ
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20080010083A1 (en) * 2005-07-01 2008-01-10 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Approval technique for media content alteration
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
WO2007034761A1 (en) * 2005-09-20 2007-03-29 Showa Denko K.K. Semiconductor device and method for fabrication thereof
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
US7872252B2 (en) * 2006-08-11 2011-01-18 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US8362460B2 (en) * 2006-08-11 2013-01-29 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US8821637B2 (en) * 2007-01-29 2014-09-02 Applied Materials, Inc. Temperature controlled lid assembly for tungsten nitride deposition
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
US20090035946A1 (en) * 2007-07-31 2009-02-05 Asm International N.V. In situ deposition of different metal-containing films using cyclopentadienyl metal precursors
US20090114274A1 (en) * 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures
US7790566B2 (en) * 2008-03-19 2010-09-07 International Business Machines Corporation Semiconductor surface treatment for epitaxial growth
US8383525B2 (en) * 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
KR101436564B1 (ko) * 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 비정질 실리콘 박막 형성 방법
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
JP2011193290A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計
DE102011054277A1 (de) * 2010-10-08 2012-04-12 Electronics And Telecommunications Research Institute Kondenserlinsengekoppelte photoleitende Antennenvorrichtung für Terahertzwellenerzeugung und -erkennung sowie Herstellungsverfahren dafür
US20120261721A1 (en) * 2011-04-18 2012-10-18 Raytheon Company Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
US4180825A (en) * 1977-09-16 1979-12-25 Harris Corporation Heteroepitaxial deposition of GaP on silicon substrates
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
US4734478A (en) * 1984-07-02 1988-03-29 Nippon Shokubai Kagaku Kogyo Co., Ltd. Water absorbing agent
JPS6164118A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61256663A (ja) * 1985-05-09 1986-11-14 Agency Of Ind Science & Technol 半導体装置
JPS621225A (ja) * 1985-06-26 1987-01-07 Sharp Corp 半導体ウエハ
JPS621224A (ja) * 1985-06-26 1987-01-07 Sharp Corp 半導体素子構造
US4835583A (en) * 1985-08-30 1989-05-30 Hitachi, Ltd. Semiconductor device having strained superlattice buffer layers with In-doped GaAs substrate
EP0214610B1 (en) * 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same
JPH0643500B2 (ja) * 1985-12-04 1994-06-08 住友精化株式会社 吸水性樹脂の造粒方法
EP0250603B1 (en) * 1985-12-09 1994-07-06 Nippon Telegraph and Telephone Corporation Process for forming thin film of compound semiconductor
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
US4767492A (en) * 1986-04-18 1988-08-30 Pola Chemical Industries, Inc. Ultrasonic fuse-bonding sealing apparatus with improved contact surfaces
JPS62291909A (ja) * 1986-06-11 1987-12-18 Sharp Corp ＧａＡｓエピタキシヤル成長方法
US4767494A (en) * 1986-07-04 1988-08-30 Nippon Telegraph & Telephone Corporation Preparation process of compound semiconductor
US4933300A (en) * 1987-02-12 1990-06-12 Hideomi Koinuma Process for forming multilayer thin film
JPS63228714A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
JPH0727861B2 (ja) * 1987-03-27 1995-03-29 富士通株式会社 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶の成長方法
GB2204066A (en) * 1987-04-06 1988-11-02 Philips Electronic Associated A method for manufacturing a semiconductor device having a layered structure
JPS63289812A (ja) * 1987-05-21 1988-11-28 Ricoh Co Ltd 半導体積層体
US4833103A (en) * 1987-06-16 1989-05-23 Eastman Kodak Company Process for depositing a III-V compound layer on a substrate
US4840921A (en) * 1987-07-01 1989-06-20 Nec Corporation Process for the growth of III-V group compound semiconductor crystal on a Si substrate
JPH0666274B2 (ja) * 1987-07-01 1994-08-24 日本電気株式会社 ▲ｉｉｉ▼−ｖ族化合物半導体の形成方法
US4835116A (en) * 1987-11-13 1989-05-30 Kopin Corporation Annealing method for III-V deposition
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
KR930003555B1 (ko) * 1988-12-16 1993-05-06 산켄 덴끼 가부시끼가이샤 반도체 장치의 제조방법
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓＶｏｌ，５７、ｎｏ，１０、（１９８５年）ＰＰ，４５７８〜４５８２

Also Published As

Publication number Publication date
EP0340113A1 (en) 1989-11-02
US5300186A (en) 1994-04-05
JPH02191318A (ja) 1990-07-27
US5484664A (en) 1996-01-16
US5130269A (en) 1992-07-14
EP0340113B1 (en) 1994-09-14
DE68918150D1 (de) 1994-10-20

Similar Documents

Publication Publication Date Title
JPH07118450B2 (ja) 単成分半導体基板上に化合物半導体層を成長させる方法及びかかる半導体構造
US6442184B1 (en) Nitride-based semiconductor light emitting device and manufacturing method therefor
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JPH0856015A (ja) 半導体薄膜の形成方法
US5402748A (en) Method of growing a compound semiconductor film
CA1265980A (en) Gallium arsenide crystal grown on silicon substrate and method of growing such crystal
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JP3137767B2 (ja) 半導体装置の製造方法
US20030070610A1 (en) Method and device for producing group III-N, group III-V-N and metal-nitrogen component structures on Si substrates
JP3946805B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
US6188090B1 (en) Semiconductor device having a heteroepitaxial substrate
US5438951A (en) Method of growing compound semiconductor on silicon wafer
JPH08264455A (ja) 半導体装置及びその製造方法
JP2845464B2 (ja) 化合物半導体の成長方法
TW202003894A (zh) Iii族氮化物半導體基板的製造方法
JP3577880B2 (ja) ３−５族化合物半導体の製造方法
JP3424507B2 (ja) 窒化ガリウム系化合物半導体薄膜の製造方法
US7049212B2 (en) Method for producing III-IV group compound semiconductor layer, method for producing semiconductor light emitting element, and vapor phase growing apparatus
JP3005281B2 (ja) 半導体素子の製造方法
JPH0719756B2 (ja) 化合物半導体層の形成方法
JP2000049104A (ja) 化合物半導体の結晶成長方法及び化合物半導体装置
JPH047819A (ja) ＧａＡｓ薄膜
JPH0964476A (ja) ３次元量子閉じ込めを利用した半導体装置の製造方法
JPS63129616A (ja) 半導体装置及びその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees