JP3137767B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3137767B2
JP3137767B2 JP28200592A JP28200592A JP3137767B2 JP 3137767 B2 JP3137767 B2 JP 3137767B2 JP 28200592 A JP28200592 A JP 28200592A JP 28200592 A JP28200592 A JP 28200592A JP 3137767 B2 JP3137767 B2 JP 3137767B2
Authority
JP
Japan
Prior art keywords
layer
group
growth
crystal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28200592A
Other languages
English (en)
Other versions
JPH06132236A (ja
Inventor
芳樹 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28200592A priority Critical patent/JP3137767B2/ja
Priority to US08/137,765 priority patent/US5429068A/en
Priority to FR9312492A priority patent/FR2697108B1/fr
Publication of JPH06132236A publication Critical patent/JPH06132236A/ja
Priority to US08/403,957 priority patent/US5503105A/en
Application granted granted Critical
Publication of JP3137767B2 publication Critical patent/JP3137767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/102—Apparatus for forming a platelet shape or a small diameter, elongate, generally cylindrical shape [e.g., whisker, fiber, needle, filament]

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、半導体、特にIII-Ｖ族半導体の
結晶に対して結晶成長を含めた熱プロセスを有する半導
体装置の製造方法に関する。
【０００２】III-Ｖ族半導体を用いた電子デバイスや光
デバイスの開発が盛んに行われている。これらのデバイ
スの作製では、結晶成長により異種の半導体を組み合わ
せたヘテロ構造を積むことが不可欠である。例えば分布
帰還型レーザ（ＤＦＢレーザ）では、半導体上面に形成
した回折格子の上に、回折格子の形を崩さずに結晶成長
を行う必要がある。
【０００３】ヘテロ構造の成長においては、最適な成長
温度が物質の種類により異なるため、成長中に温度を変
える必要が生じる場合がある。いずれにしても、結晶を
高温中に一定時間さらすことになる。
【０００４】ところが、一般に、III-Ｖ族半導体では、
結晶成長の温度域で容易に構成元素の一部（主にＶ族元
素）が脱離するため、何ら工夫せずに成長を行った場
合、上述した時間内に結晶の一部が熱的に解離して結晶
表面に凹凸が生じてモルフォロジが悪くなったり、ヘテ
ロ界面の急峻性が低下したりする。また、上記のＤＦＢ
レーザでは、予め形成した回折格子が同じく熱解離によ
り壊れてしまうこともあり、結晶の熱劣化がデバイス特
性の向上を阻害している。
【０００５】
【従来の技術】従来、III-Ｖ族半導体結晶の成長等の高
温プロセスを施すにあたっては、結晶の熱劣化を防止す
るために、例えばAsやＰ等のＶ族元素の供給源が充分存
在する雰囲気で処理を行っている。
【０００６】特に、気相からの結晶成長時に成長温度を
変えたり或いは原料ガスを切り換えたりする際に、結晶
の熱劣化を防止するために、例えばAsやＰ等のＶ族元素
を供給しながら行う。
【０００７】例えば、InP 層上にInGaAs層を成長する場
合、図７に示すようなシーケンスに従って成長が行われ
る。次に、そのシーケンスに基づく成長状態を図８に基
づいて説明する。
【０００８】即ち、まず、図８(a) に示すように、半絶
縁性InP 基板８１の上にＴＭIn（トリメチルインジウ
ム）とPH3 を供給してInP 層８２を成長する。次に、Ｔ
ＭIn導入を停止し、InP 層８２をPH3 の雰囲気に曝し
（図８(b))、ついで、ガスの供給をPH3 からAsH3に切り
換えてInP 層８２をAsH3の雰囲気に曝す（図８(c))。
【０００９】この後に、InP 層８２の表面にAsH3、ＴＭ
In及びＴＥGa（トリメチルガリウム）を供給すると、In
P 層８２の上にはInGaAs層８３が積層される（図８
(d))。
【００１０】
【発明が解決しようとする課題】しかし、この方法で
は、いかにガス交換時間を短縮したところで、InP 層８
２のＰが気相中のAs或いはAsH3と反応するため、原理的
に生じるInP 層８２からのＰの脱離や、Ｐ原子とAs原子
との交換反応を防ぐことは難しく（図８(c))、ヘテロ界
面の急峻性を制御するのに限界があった。
【００１１】逆に、InGaAs層８３上にInP 層（不図示）
を成長する場合にも、InGaAs層８３のAs面が脱離したり
Ｐ、PH3 と反応することが避けられない。本発明はこの
ような問題に鑑みてなされたものであって、半導体、特
にIII-Ｖ族半導体の結晶成長を含めた熱プロセスにおい
て、結晶表面と表面近傍から構成元素であるＶ族元素が
抜けたり、雰囲気に存在する別のＶ族元素との反応を防
止することができる半導体結晶の積層方法を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】上記した課題は、Ｖ族元
素の組成が異なるIII-Ｖ族半導体のヘテロ構造の膜成長
工程を含む半導体装置の製造方法において、ヘテロ界面
の成長に際し、下地となる第一の半導体結晶の表面に単
原子又は分子層の III族原子を堆積することにより、該
第一の半導体結晶のＶ族元素と第二の半導体結晶のＶ族
組成を決定する気相のＶ族原料との接触を断たせる工程
と、Ｖ族の原料ガスを変えて前記 III族原子の上に前記
第二の半導体結晶を成長する工程とを有することを特徴
とする半導体装置の製造方法によって解決される。
【００１３】
【００１４】
【００１５】
【作 用】本発明によれば、第一の半導体層の上に単原
子又は分子層の III族原子を堆積した状態で、その上に
第二の半導体層を積層し、第一の半導体層の熱による劣
化を防止するようにしている。
【００１６】例えば、原子層エピタキシャル成長による
InAs及びInP の成長条件を詳しく調べる実験を行ったと
ころ、最表面のAs原子或いはＰ原子が高温では著しく脱
離するのに対して、本発明のように III族元素である例
えばIn原子を最表面に堆積した状態では、それより下の
層のＶ族原子の脱離が著しく抑制される事実を見い出し
た。
【００１７】図１(a) は、ＴＭInとAsH3を用いてInAs層
を形成する原子層エピタキシ法のガス供給のタイミング
を示すもので、InAs層のホモエピタキシャル成長を行う
際に、ＴＭInガスを供給した後とAsH3ガスを供給した後
にそれぞれ行う水素によるパージ時間について、いずれ
か一方のパージ時間を変化して成長を行ったところ、図
１(b) に示すようなInAs層の成長率（ＭＬ／ｃ（mono l
ayer/cycle))の変化が得られた。なお、成長温度は４０
０℃である。
【００１８】この結果から、最表面にAsが露出している
状態では、水素によるパージ時間が長いほどAsが脱離す
るために成長率の低下がみられる。また、このような状
況で作製した膜の表面状態は良くない。
【００１９】これに対して、ＴＭIn供給後のパージ時間
依存性が示すように、最表面をIn原子で覆っておくと、
成長率の低下は全く無く、しかも表面状態も非常に良い
ことがわかる。
【００２０】この結果は、III-Ｖ族半導体に対して一般
化することができる。つまり、III-Ｖ族半導体におい
て、Ｖ族元素の蒸気圧は III族元素のそれに比べて大き
く、非常に抜けやすいとされている。
【００２１】しかし、ミクロスコッピックな見方をする
と、Ｖ族元素のうちでも結晶の最表面に存在するものと
表面下に存在するものでは、脱離の活性化エネルギーに
大きな差があることを示している。これは、最表面のＶ
族元素の結合手の数がバルク内のものより少ないことに
対応していると考えられる。
【００２２】従って、半導体の結晶成長を含めた熱プロ
セスに際して、Ｖ族の脱離、或いはＶ族同士の反応を考
える場合、結晶の最表面に III族元素を露出しておけば
結晶の劣化が防止でき、界面の急峻性が保たれる。
【００２３】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図２は、本発明に用いる膜成長装置の一例を示す概要構
成図である。
【００２４】図２において符号１は、チムニ型の減圧成
長装置で、高周波コイル２に囲まれた反応室３と、２つ
のマニホールド５，６に接続されて反応室のガス導入口
に接続されるガス導入管４と、反応室３内に吊り下げら
れて基板Ｗを取付けるサセプタ７と、反応室３の上に取
付けられた排気管８とから構成されている。
【００２５】そして、第一のマニホールド５からＴＭIn
又は水素を反応室３に供給し、また、第二のマニホール
ド６からAsH3、PH3 又は水素のいずれかを反応室３に供
給するように構成されている。なお、これらのマニホー
ルド５，６の上流側にはガス流量調整弁（不図示）が取
付けられ、反応室３に導入するガスの流量を調整してい
る。
【００２６】次に、上記した膜成長装置を使用して、１
分子層厚のInAsを量子井戸にしたInAs／InP 系の単一量
子井戸構造の作製例を図３、４に基づいて説明する。ま
ず、成長装置１のサセプタ７の下に半絶縁性のInP 基板
１１を搭載した後に、反応室３内のガスを排気管８から
排出して減圧した後に、１５Torrを保ちながら図３(a)
に示すようなシーケンスに従ってガスを反応室３内に供
給する。
【００２７】この後に、ＴＭInとPH3 の混合ガスをInP
基板１１の表面に供給し、６００℃のＭＯＣＶＤ法で障
壁層となるInP 層１２を２００nm程度成長し、それらの
ガスの供給を停止する（図４(a))。
【００２８】ついで、InP 層１２の上にＴＭInパルスを
供給し、ＡＬＥ（atomic layer epitaxy) 法により１層
のIn原子１３を堆積してInP 層１２の表面を覆った後に
（図４(b))、反応室３内の温度を５００℃まで降温す
る。
【００２９】続いてAsH3を供給し、ＡＬＥ法によりAs原
子をIn原子１３の上に積層して量子井戸層となるInAs１
分子層１４を形成し（図４(c))、AsH3を停止する。その
直後に、ＴＭInパルスを供給し、InAs１分子層１４の最
表面に１層のIn原子１５を形成し（図４(d))、ついで、
反応室３内の温度を再び６００℃まで昇温する。
【００３０】なお、ＡＬＥ法によれば、In原子は自動堆
積機構（セルフリミッティング機構）により形成され
る。ついで、PH3 をIn原子１５の表面に供給してＰを堆
積することによりInP 層１６を形成し（図４(e))、続い
てPH3 とＴＭInを供給し、InP 層１５をさらに厚くする
（図４(f))。
【００３１】なお、各種ガスの切り換えの時には、水素
ガスを反応室３内に導入してパージを行う。ところで、
上記したサンプル結晶の温度４．２Ｋにおけるフォトル
ミネッセンススペクトルを調べたところ、図３(b) に示
すように、波長１０００nm近辺に非常に強い発光が観測
され、１分子層厚のInAs量子井戸が、ガス交換や温度変
化に対しても影響を受けないことが示された。
【００３２】これは、III-Ｖ族半導体であるInP 層１
２、InAs１分子層１４を１層のIn原子で覆った状態にし
てガスの交換を行っているので、In原子１３，１５は保
護膜として機能し、水素によるパージの際にＰやAsが脱
離せず、しかも、Ｖ族元素同士の交換が行われず、結晶
性の良い井戸が形成されるからである。
【００３３】次に、従来のＭＯＣＶＤ法によりInAs量子
井戸を形成する工程について、図５(a) の原料ガスの供
給シーケンスと図６の成膜断面図に基づいて説明する。
まず、上記した実施例と同様にしてInP 基板１１の上に
InP 層１２を成長した後に、PH3 雰囲気中で５００℃ま
で降温する（図６(a))。そして、PH3 を水素でパージし
た後に供給ガスをAsH3に切り換え、Ｖ族元素が充分存在
する雰囲気にInP 層１２を曝した後に（図６(b))、さら
にAsH3にＴＭInを加えてＭＯＣＶＤ法により１分子量の
InAs層１７の成長を行う（図６(c))。
【００３４】InAs層１７の成長が終了したら、ＴＭInの
供給を停止してAsH3中で６００℃まで昇温し（図６
(d))、ついでAsH3を水素によりパージする。この後に、
InAs層１７の表面をPH3 に曝し（図６(e))、ついで、PH
3 とＴＭInの混合ガスを導入して再びInP 層１８の成長
を開始する（図６(f))。
【００３５】このサンプルについて、図５(a) のシーケ
ンスで成長した結晶の温度４．２Ｋにおけるフォトルミ
ネッセンススペクトルは図５(b) のようになり、極めて
弱い発光強度が観測された。
【００３６】このサンプルでは、InAs井戸層１７の形成
後、６００℃においてAsH3をH2でパージする際にAsが脱
離して量子井戸が破壊されたこと、及びAsH3からPH3 に
切り換える際にAsがＰに置換されて量子井戸が破壊され
たために、発光強度が弱くなったと考えられる。 （ｂ）本発明の他の実施例の説明 上記した実施例では、単一量子井戸構造を形成するため
に III族元素を１原子層形成したが、それ以上の層を形
成してもよい。なお、 III族元素としてはInの他のAl、
Ga等であってもよい。
【００３７】また、上記した実施例では、In層を形成す
る際に、ＴＭInを用いたが、その他に、トリエチルイン
ジウム、トリイソブチルインジウム等を使用してもよ
い。即ち、 III族原子の層の形成に際し、 III族原子と
メチル化合物、エチル化合物、トリイソブチル化合物、
ターシャルブチル化合物、塩化物、アミノ化合物のうち
少なくとも１種類以上と結合したガスを、一定時間結晶
表面に供給して、 III族原子よりなる保護膜を形成すれ
ばよい。
【００３８】さらに、 III族原子を有機原料にて供給す
るときは、その III族原子は、原料中の有機物と化合し
た状態で表面に残っていても良く、そのときの厚みは化
合していることから１分子層の厚みになる。
【００３９】
【発明の効果】以上述べたように本発明によれば、Ｖ族
元素が露出している半導体膜の表面にIII族原子の保護
層を堆積するようにしたので、Ｖ族元素脱離に伴う結晶
の劣化を防止することができ、急峻な界面、極薄膜を利
用したデバイス構造の作製に極めて有効である。
【図面の簡単な説明】
【図１】本発明の原理を示す説明するガス供給タイミン
グチャートと、結晶成長・パージ時間の関係を示す特性
図である。
【図２】成膜装置の一例を示す概要構成図である。
【図３】本発明の一実施例を示すガス供給タイミングチ
ャートと、フォトルミネッセンス・波長の特性図であ
る。
【図４】本発明の一実施例の膜成長を示す断面図であ
る。
【図５】従来方法によるInAs／InＰ系の単一量子井戸形
成のガス供給タイミングチャートと、フォトルミネッセ
ンス・波長の特性図である。
【図６】従来方法によるInAs／InＰ系の単一量子井戸の
膜成長を示す断面図である。
【図７】従来方法によるInＰ／InGaAs系の膜を成長する
ためのガス供給タイミングチャートである。
【図８】従来方法によるInＰ／InGaAs系の膜成長を示す
断面図である。
【符号の説明】
１１ InP 基板 １２ InP 層 １３ In原子 １４ InAs１分子層 １５ In原子 １６ InP 層 １７ InAs層 １８ InP 層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】Ｖ族元素の組成が異なるIII-Ｖ族半導体の
    ヘテロ構造の膜成長工程を含む半導体装置の製造方法に
    おいて、 ヘテロ界面の成長に際し、下地となる第一の半導体結晶
    の表面に単原子又は分子層の III族原子を堆積すること
    により、該第一の半導体結晶のＶ族元素と第二の半導体
    結晶のＶ族組成を決定する気相のＶ族原料との接触を断
    たせる工程と、 Ｖ族の原料ガスを変えて前記 III族原子の上に前記第二
    の半導体結晶を成長する工程とを有することを特徴とす
    る半導体装置の製造方法。
JP28200592A 1992-10-20 1992-10-20 半導体装置の製造方法 Expired - Fee Related JP3137767B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28200592A JP3137767B2 (ja) 1992-10-20 1992-10-20 半導体装置の製造方法
US08/137,765 US5429068A (en) 1992-10-20 1993-10-19 Deposition method for compound semiconductor forming device
FR9312492A FR2697108B1 (fr) 1992-10-20 1993-10-20 Procede de depot d'un semiconducteur composite formant un dispositif a semiconducteur.
US08/403,957 US5503105A (en) 1992-10-20 1995-03-14 Deposition method for compound semiconductor forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28200592A JP3137767B2 (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06132236A JPH06132236A (ja) 1994-05-13
JP3137767B2 true JP3137767B2 (ja) 2001-02-26

Family

ID=17646903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28200592A Expired - Fee Related JP3137767B2 (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US5429068A (ja)
JP (1) JP3137767B2 (ja)
FR (1) FR2697108B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI100409B (fi) 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6905547B1 (en) * 2000-12-21 2005-06-14 Genus, Inc. Method and apparatus for flexible atomic layer deposition
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
FI20106181A0 (fi) * 2010-11-11 2010-11-11 Pekka Laukkanen Menetelmä substraatin muodostamiseksi ja substraatti
JP6206190B2 (ja) * 2014-01-07 2017-10-04 三菱電機株式会社 半導体レーザ装置および電界吸収型光変調器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2149534B (en) * 1983-11-08 1986-12-10 Cowells Sewerage Systems Limit Liquid level control system
SE449883B (sv) * 1984-02-10 1987-05-25 Waertsilae Oy Ab Anordning vid ett vakuumtransportsystem for vetskor t ex vakuumavloppssystem
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
GB2162207B (en) * 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
WO1987003740A1 (en) * 1985-12-09 1987-06-18 Nippon Telegraph And Telephone Corporation Process for forming thin film of compound semiconductor
JPS6483597A (en) * 1987-09-25 1989-03-29 Nec Corp Method for vapor growth of compound semiconductor
JPH01290221A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 半導体気相成長方法
US4931132A (en) * 1988-10-07 1990-06-05 Bell Communications Research, Inc. Optical control of deposition of crystal monolayers
US5270247A (en) * 1991-07-12 1993-12-14 Fujitsu Limited Atomic layer epitaxy of compound semiconductor
US5296088A (en) * 1991-08-08 1994-03-22 Fujitsu Limited Compound semiconductor crystal growing method

Also Published As

Publication number Publication date
US5503105A (en) 1996-04-02
FR2697108B1 (fr) 1996-07-26
JPH06132236A (ja) 1994-05-13
US5429068A (en) 1995-07-04
FR2697108A1 (fr) 1994-04-22

Similar Documents

Publication Publication Date Title
JP3396356B2 (ja) 半導体装置，及びその製造方法
US5019529A (en) Heteroepitaxial growth method
JP3239622B2 (ja) 半導体薄膜の形成方法
EP0865088B1 (en) Method of preparing an epitaxial wafer having a GaN epitaxial layer deposited on a GaAs substrate
JP2008531458A (ja) 格子不整合基板のための単一工程の高温核生成方法
JPH10173288A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
JP2006074032A (ja) 高性能／高スループット複数チャンバｍｏｃｖｄ成長装置
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
JP3137767B2 (ja) 半導体装置の製造方法
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JPH08316151A (ja) 半導体の製造方法
JP3654307B2 (ja) 半導体装置の製造方法
JP4528413B2 (ja) 気相成長方法
JPH1174202A (ja) 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体の気相成長装置並びに窒化ガリウム系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP2743443B2 (ja) 化合物半導体の気相成長方法およびその装置
JPH0649633B2 (ja) 化合物結晶のエピタキシャル成長におけるドーピング方法
JPH05335241A (ja) 化合物半導体とその製造方法
JP3242571B2 (ja) 気相成長方法
JPH0547668A (ja) 化合物半導体結晶成長方法
US7049212B2 (en) Method for producing III-IV group compound semiconductor layer, method for producing semiconductor light emitting element, and vapor phase growing apparatus
JPH02221196A (ja) ３―ｖ族化合物半導体薄膜の形成方法
JPH0535719B2 (ja)
JPH0684805A (ja) 化合物半導体結晶成長方法
JPS63182299A (ja) ３−５族化合物半導体の気相成長方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees