WO2009116153A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2009116153A1
WO2009116153A1 PCT/JP2008/055114 JP2008055114W WO2009116153A1 WO 2009116153 A1 WO2009116153 A1 WO 2009116153A1 JP 2008055114 W JP2008055114 W JP 2008055114W WO 2009116153 A1 WO2009116153 A1 WO 2009116153A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
barrier layer
quantum dots
semiconductor light
gaas
Prior art date
Application number
PCT/JP2008/055114
Other languages
English (en)
French (fr)
Inventor
伸明 羽鳥
剛之 山本
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2010503706A priority Critical patent/JP5182363B2/ja
Priority to PCT/JP2008/055114 priority patent/WO2009116153A1/ja
Publication of WO2009116153A1 publication Critical patent/WO2009116153A1/ja
Priority to US12/877,624 priority patent/US8304757B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1237—Lateral grating, i.e. grating only adjacent ridge or mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3403—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation
    • H01S5/3406—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation including strain compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34366—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AS

Definitions

  • the present invention relates to a semiconductor light emitting device using quantum dots in an active layer, a method for manufacturing the same, an optical module, a transmission device, and an optical communication system.
  • a technique related to a semiconductor light emitting device using quantum dots as an active layer for example, a technique of forming InAs quantum dots on a GaAs substrate, covering the entire surface of InAs quantum dots with an InGaAs layer, and then laminating a GaAs layer.
  • a spacer layer for example, GaAs
  • a quantum dot for example, InAs quantum dot
  • a capping layer for example, GaAs, GaInNAs
  • the InGaAs layer covering the entire surface of the InAs quantum dots has a compressive strain like the InAs quantum dots.
  • quantum dots having compressive strain are stacked on an InGaAs layer having compressive strain. For this reason, distortion is accumulated as the number of layers is increased, and it is difficult to realize a desired number of layers. Note that since the InGaAs layer has compressive strain, the strain of the quantum dots is not relaxed even if the thickness of the InGaAs layer is increased.
  • a spacer layer is formed so as to cover the strained quantum dots, thereby forming a spacer layer having a strained region, and forming an active layer quantum dot on the strained region of the spacer layer. is doing.
  • the upper quantum dot is formed by maintaining the distortion of the lower quantum dot and positively using the distortion of the lower quantum dot. In such a structure that leaves the distortion of quantum dots, it is difficult to realize a desired number of layers by multilayering quantum dots.
  • the InAs quantum dots are formed on the GaAs spacer layer, and the entire surface of the InAs quantum dots is covered with the GaAs capping layer, the InAs quantum is formed. Since the difference in band gap between the dot and the GaAs capping layer is large, the efficiency of carrier injection into the quantum dot is not good. Therefore, it is desirable to improve the quality of the quantum dots and facilitate the multilayering of the quantum dots by increasing the efficiency of carrier injection into the quantum dots and reducing the distortion of the quantum dots.
  • the semiconductor light emitting device, the optical module, the transmission device, and the optical communication system include a GaAs substrate and an active layer provided on the GaAs substrate, and the active layer includes a lower barrier layer lattice-matched with the GaAs substrate. , Having a quantum dot formed on the lower barrier layer, a strain relaxation layer covering the side surface of the quantum dot, and an upper barrier layer in contact with the upper part of the quantum dot, and the upper barrier layer is in contact with at least the upper part of the quantum dot It is a requirement that the portion is lattice-matched with the GaAs substrate or has a lattice constant smaller than that of the GaAs substrate and has a band gap larger than that of the quantum dots and smaller than that of GaAs.
  • the lower cladding layer is formed on the GaAs substrate, the lower barrier layer is formed on the lower cladding layer, the quantum dots are formed on the lower barrier layer, and the side surfaces of the quantum dots are formed.
  • a strain relaxation layer is formed so as to cover, and on the quantum dot and the strain relaxation layer, the lattice matching with the GaAs substrate is performed, or the lattice constant is smaller than that of the GaAs substrate, and the band gap is larger than that of the quantum dot. It is necessary to form a smaller upper barrier layer and to form an upper cladding layer on the upper barrier layer.
  • the efficiency of quantum dots can be improved by increasing the efficiency of carrier injection into the quantum dots and reducing the distortion of the quantum dots.
  • multilayering of quantum dots can be easily realized.
  • FIG. 1A is a schematic cross-sectional view showing an outline of the semiconductor light emitting device according to the first embodiment of the present invention
  • FIG. 1B is an energy band diagram thereof.
  • 2A and 2B are diagrams for explaining the problem of the present invention.
  • FIG. 3A is a schematic cross-sectional view showing a configuration example of the semiconductor light emitting device according to the first embodiment of the present invention
  • FIG. 3B is an energy band diagram thereof.
  • It is a schematic diagram which shows the structural example of the semiconductor light-emitting device concerning 3rd Embodiment of this invention.
  • FIG. 7A and 7B are schematic views showing a configuration example of the semiconductor light emitting device according to the fifth embodiment of the present invention, and FIG. 7A is a cross-sectional view taken along the light traveling direction. FIG. 7B is a cross-sectional view along a direction perpendicular to the light traveling direction. It is typical sectional drawing which shows the structural example of the semiconductor light-emitting device concerning the modification of 5th Embodiment of this invention. It is a schematic diagram which shows the structural example of an optical module provided with the semiconductor light-emitting device of each embodiment of this invention, and a transmitter. It is a schematic diagram which shows the structural example of an optical communication system provided with the transmitter which has the semiconductor light-emitting device of each embodiment of this invention.
  • the semiconductor light emitting device is, for example, a quantum dot semiconductor light emitting device (semiconductor laser; for example, a 1.3 ⁇ m band quantum dot laser) that operates as a light source for optical fiber communication, as shown in FIG.
  • the lower cladding layer 2, the active layer (quantum dot active layer) 3, and the upper cladding layer 4 are provided on the GaAs substrate 1.
  • the active layer 3 includes a lower barrier layer 31 lattice-matched with the GaAs substrate 1, InAs quantum dots 32 formed on the lower barrier layer 31, and InAs quantum dots 32.
  • a strain relaxation layer 33 covering the side surface and an upper barrier layer 34 in contact with the top of the InAs quantum dots 32 are provided.
  • an AlGaAs lower cladding layer, a GaAs lower barrier layer, an InAs quantum dot, an InGaAs strain are formed on the GaAs substrate.
  • the difference in band gap between the InAs quantum dots and the GaAs upper / lower barrier layers is large as shown in FIG. It was found that the carrier injection efficiency was not good.
  • the band gap difference between the well layer and the barrier layer is about 200 meV.
  • InAs quantum dots (band gap of about 0.954 eV) emitting in the 1.3 ⁇ m band and GaAs upper / lower barrier layers (band gap 1) Band gap difference of about .424 eV) is as large as about 470 meV.
  • the upper barrier layer 34 may be formed of a semiconductor material having a band gap larger than that of the InAs quantum dots 32 and smaller than that of GaAs. Thereby, the height of the energy barrier with respect to InAs quantum dot 32 can be made low, and the injection
  • the upper barrier layer 34 is formed of a semiconductor material whose band gap is smaller than that of the lower barrier layer 31.
  • the upper barrier layer 34 may be a GaInNAs upper barrier layer.
  • the band gap of the GaInNAs upper barrier layer 34 is smaller than that of the GaAs lower barrier layer 31 and the height of the energy barrier with respect to the InAs quantum dots 32 is lowered, carriers present in the GaInNAs upper barrier layer 34 are InAs quantum. Injection into the dots 32 is facilitated, and the injection efficiency is improved. That is, the band gap of one barrier layer (specifically, the upper barrier layer 34) is smaller than that when the upper and lower GaAs barrier layers are used (see FIG. 2B), and the energy barrier for the InAs quantum dots 32 is reduced. Since the height is lowered, the efficiency of carrier injection into the InAs quantum dots 32 is increased.
  • the 1.3 ⁇ m band quantum dot laser of the present embodiment has an n-type AlGaAs lower cladding layer 2, an i-InAs quantum on an n-type GaAs substrate (n-type conductive substrate) 1. It has a semiconductor laminated structure in which an active layer 3 including dots 32, a p-type AlGaAs upper cladding layer 4, and a p-type GaAs contact layer 5 are laminated. Further, as shown in FIG. 3A, a ridge structure (ridge waveguide structure) 6 formed by etching part of the p-type AlGaAs upper cladding layer 4 is provided.
  • the surface of the p-type AlGaAs upper cladding layer 4 exposed on both sides of the substrate 6 is covered with a SiO 2 passivation film 7, the upper electrode (p-side electrode) 8 on the p-type GaAs contact layer 5, and the back side of the n-type GaAs substrate 1.
  • a lower electrode (n-side electrode) 9 is provided, and a structure (Fabry-Perot laser) is provided with high reflection films on both end faces of the element.
  • the active layer 3 includes an i-GaAs lower barrier layer 31, an i-InAs self-formed quantum dot (including a wetting layer) 32, an i-InGaAs strain, A relaxation layer 33 (for example, an In 0.2 Ga 0.8 As strain relaxation layer), an i-GaInNAs upper barrier layer 34, and an i-GaAs barrier layer 35 are provided.
  • the GaAs lower barrier layer 31 is formed on the AlGaAs lower cladding layer 2 as shown in FIG.
  • the InAs quantum dots 32 are self-formed on the GaAs lower barrier layer 31 lattice-matched with the GaAs substrate 1.
  • the InGaAs strain relaxation layer 33 is a layer that is in contact with the side surface of the InAs quantum dot 32 and relaxes the strain of the InAs quantum dot 32, has a lattice constant larger than that of the GaAs substrate 1, and is compressed. Has distortion.
  • the InGaAs strain relaxation layer 33 has the same thickness as the InAs quantum dot 32 and covers the side wall of the InAs quantum dot 32.
  • the InGaAs strain relaxation layer 33 has a function of adjusting the band gap of the quantum dots 32 in order to obtain a desired emission wavelength.
  • the GaInNAs upper barrier layer 34 is formed on the InAs quantum dots 32 and the InGaAs strain relaxation layer 33 as shown in FIG. Thereby, as shown in FIG. 3B, the height of the energy barrier with respect to the InAs quantum dots 32 can be lowered.
  • the upper barrier layer 34 uses GaInNAs lattice-matched with the GaAs substrate 1.
  • a GaAs barrier layer 35 is further provided on the GaInNAs upper barrier layer 34. In this case, the total thickness of the GaInNAs upper barrier layer 34 and the GaAs barrier layer 35 has a thickness that can alleviate strain generated in these layers due to strain of the quantum dots 32. Thereby, the quality of the quantum dot 32 can be improved.
  • the p-type AlGaAs upper cladding layer 4 is formed on the GaAs upper barrier layer 35.
  • the semiconductor light emitting device manufacturing method includes a step of forming a lower cladding layer 2 on a GaAs substrate 1, a step of forming a lower barrier layer 31 on the lower cladding layer 2, and quantum dots 32 on the lower barrier layer 31.
  • the upper barrier layer 34 in the step of forming the upper barrier layer 34, the upper barrier layer 34 having a band gap smaller than that of the lower barrier layer 31 is formed.
  • the method for manufacturing the semiconductor light emitting device will be described more specifically.
  • a molecular beam epitaxy (MBE) method is used for the growth of each semiconductor layer.
  • an n-GaAs substrate [n-GaAs (001) substrate; n-type conductive substrate] 1, an n-AlGaAs lower cladding layer 2 (for example, thickness 1.4 ⁇ m) and an i-GaAs lower barrier layer 31 (for example, (Refer to FIG. 3A).
  • an InAs quantum dot 32 (for example, surface density of about 4 ⁇ 10 10 cm ⁇ 2 ) is formed on the i-GaAs lower barrier layer 31 by a self-forming method, and then an i-InGaAs strain relaxation layer 33 (for example, In 0.2 Ga 0.8 As strain relaxation layer) is formed so as to cover the side surface of the InAs quantum dots 32 (see FIG. 3A).
  • the thickness of the i-InGaAs strain relaxation layer 33 is made thinner than the height of the quantum dots 32.
  • the temperature in the growth furnace is raised, and the top of the InAs quantum dots 32 is re-evaporated by the flushing method so that the height of the InAs quantum dots 32 is approximately the same as the thickness of the i-InGaAs strain relaxation layer 33. To do. In this way, variation in the size (height) of the InAs quantum dots 32 is suppressed, and uniform and uniform InAs quantum dots 32 are formed [see FIG. 3A].
  • the upper portion of the InAs quantum dot 32 is covered with the GaInNAs upper barrier layer 34 as described later. This is to prevent the quality of 32 from deteriorating. That is, if there is a material containing nitrogen (N) so that the side surface of the InAs quantum dot 32 covers the InAs quantum dot 32, the InAs quantum dot 32 takes in nitrogen (N), and the quality of the InAs quantum dot 32 is improved. It will deteriorate.
  • the InGaAs strain relaxation layer 33 covers the side surface of the InAs quantum dots 32, as will be described later.
  • a GaInNAs upper barrier layer 34 covers the top of the InAs quantum dots 32.
  • a GaInNAs upper barrier layer 34 (for example, 10 nm in thickness) is formed thereon so as to cover the InAs quantum dots 32 and the InGaAs strain relaxation layer 33, and then a GaAs barrier layer is formed on the GaInNAs upper barrier layer 34. 35 (for example, 90 nm in thickness) is formed [see FIG. 3A].
  • an active layer quantum dot active layer
  • an active layer comprising the GaAs lower barrier layer 31, the InAs quantum dots 32, the InGaAs strain relaxation layer 33, the GaInNAs upper barrier layer 34, and the GaAs barrier layer 35 on the AlGaAs lower cladding layer 2. 3 is formed [see FIG. 3 (A)].
  • the GaInNAs upper barrier layer 34 is in contact with the upper part of the InAs quantum dot 32, and the InGaAs strain relaxation layer 33 is in contact with the side part of the InAs quantum dot 32 [see FIG. 3A]. .
  • a p-AlGaAs upper cladding layer 4 for example, thickness 1.4 ⁇ m
  • a p-GaAs contact layer 5 for example, thickness 0.4 ⁇ m
  • it is processed into a laser structure. That is, a SiO 2 film is formed, and a ridge waveguide pattern is formed on the SiO 2 film using, for example, a photolithographic technique.
  • the pattern is transferred to the GaAs contact layer 5 and the AlGaAs upper cladding layer 4 by dry etching, for example (that is, covered with the SiO 2 mask).
  • the AlGaAs upper cladding layer 4 is exposed by removing a part of the GaAs contact layer 5 and the AlGaAs upper cladding layer 4 which are not present).
  • a ridge structure 6 including the GaAs contact layer 5 and the AlGaAs upper cladding layer 4 is formed [see FIG. 3A].
  • the ridge structure 6 is formed by removing part of the AlGaAs upper clad layer 4, but the present invention is not limited to this.
  • the AlGaAs upper clad layer 4 is removed just above the active layer 3.
  • the ridge structure may be formed by removing the entire AlGaAs upper cladding layer 4 and exposing the active layer 3.
  • the SiO 2 mask waveguide pattern forming SiO 2 film
  • a SiO 2 passivation film 7 is formed so as to cover the side surface of the ridge structure 6 and the surface of the AlGaAs upper cladding layer 4 [FIG. )reference].
  • electrodes 8 and 9 for current injection are formed on the upper and lower portions [see FIG. 3A].
  • a highly reflective film is formed on both end faces of the element as necessary.
  • the efficiency of carrier injection into the quantum dots 32 is increased, and the quality of the quantum dots 32 is improved by reducing the distortion of the quantum dots 32.
  • the GaAs barrier layer 35 is provided on the upper side of the GaInNAs upper barrier layer 34.
  • the portion of the upper barrier layer 34 that is in contact with the upper portion of the quantum dot 32 has a band gap larger than that of the quantum dot 32. It only needs to be larger and smaller than the lower barrier layer 31 [see FIG. 3B].
  • a single-layer structure of the GaInNAs upper barrier layer 34 may be used [see FIG. 1 (A)].
  • the quality of the quantum dots 32 can be improved by setting the thickness of the GaInNAs upper barrier layer 34 to a thickness that can relax the distortion of the quantum dots 32.
  • the composition of the GaInNAs upper barrier layer 34 may not be uniform. That is, the composition may be changed so that the band gap becomes the smallest at the portion in contact with the top of the InAs quantum dots 32. In this case, the change of the band gap due to the change of the composition may be continuous (for example, linear) or may be stepped.
  • the GaInNAs upper barrier layer 34 uses GaInNAs lattice-matched with the GaAs substrate 1, but is not limited to this.
  • GaInNAs having a lattice constant smaller than that of the GaAs substrate 1 is used. It may be used.
  • the upper barrier layer 34 has a band gap larger than that of the InAs quantum dots 32 and smaller than that of GaAs, so that the height of the energy barrier with respect to the InAs quantum dots 32 is lowered. There is an effect to.
  • the upper barrier layer 34 has a band gap smaller than that of the lower barrier layer 31.
  • the GaInNAs upper barrier layer 34 has tensile strain. For this reason, the thickness of the GaInNAs upper barrier layer 34 (and also the GaAs barrier layer 35) can be reduced.
  • GaInNAs is used for the upper barrier layer 34.
  • the present invention is not limited to this.
  • GaNAs having a lattice constant smaller than that of the GaAs substrate 1 may be used.
  • the upper barrier layer 34 has a band gap larger than that of the InAs quantum dots 32 and smaller than that of GaAs, and the same effect can be obtained.
  • the upper barrier layer 34 has a band gap smaller than that of the lower barrier layer 31.
  • an undoped quantum dot active layer is used as the quantum dot active layer 3.
  • the present invention is not limited to this, and an upper barrier layer and quantum dots (wet dots) constituting the quantum dot active layer are not limited thereto.
  • the GaInNAs upper barrier layer 34 may be a p-type impurity doped layer (for example, a p concentration of 5 ⁇ 10 17 cm ⁇ 3 ).
  • the InAs quantum dots 32 are formed.
  • the present invention is not limited to this.
  • InAsSb quantum dots that can be formed on a GaAs substrate may be formed.
  • the upper clad layer 4 and the lower clad layer 2 are formed of AlGaAs.
  • the present invention is not limited to this, and may be formed of InGaP, for example.
  • the upper cladding layer 4 is etched to form the ridge structure 6 (the structure in which the active layer 3 is not etched).
  • the present invention is not limited to this.
  • the lower cladding layer 2 A ridge structure (high mesa structure; structure in which the active layer is etched) may be formed by etching halfway.
  • the ridge waveguide type semiconductor light emitting element has been described as an example.
  • the present invention is not limited to this, and for example, has a striped mesa structure (stripe structure), and pn
  • the present invention can also be applied to an embedded semiconductor light emitting device having an embedded structure such as an embedded structure or a high-resistance embedded structure.
  • the description is given by taking the example formed on the n-type conductive substrate 1, but the present invention is not limited to this.
  • it is formed on a p-type conductive substrate or a high-resistance substrate. You may comprise as a thing.
  • the MBE method is used as the method for growing the semiconductor layer.
  • the method is not limited to this, and for example, a metal organic chemical vapor deposition method (MOVPE method) may be used.
  • the top of the quantum dots 32 is re-evaporated by the flushing method.
  • the flushing method may not be performed.
  • the semiconductor light emitting device is different from the above-described first embodiment and modifications thereof in that the active layer 3 has a multilayered structure in which a plurality of quantum dots 32 are stacked. That is, in the present embodiment, the active layer (quantum dot active layer) 3 includes an i-GaAs lower barrier layer 31, an i-InAs quantum dot (including a wetting layer) 32, and an i-InGaAs as shown in FIG.
  • the strain relaxation layer 33 for example, In 0.2 Ga 0.8 As strain relaxation layer
  • the i-GaInNAs upper barrier layer 34 are repeatedly stacked (here, a structure including ten quantum dots 32).
  • FIG. 4 the same components as those in the first embodiment described above (see FIGS. 3A and 3B) are denoted by the same reference numerals.
  • the multilayer structure of the quantum dots 32 can be realized by using GaInNAs lattice-matched with the GaAs substrate 1 for the upper barrier layer 34 and included in the stacked structure.
  • the thickness of the barrier layer formed on the InAs quantum dots 32 (here, the total of the GaInNAs upper barrier layer 34 constituting the lower quantum dot layer 30 and the GaAs lower barrier layer 31 constituting the upper quantum dot layer 30) This is because the strain energy can be prevented from being accumulated by setting the thickness to a thickness that can alleviate the strain generated in these layers due to the strain of one InAs quantum dot 32.
  • n-AlGaAs lower cladding layer 2 for example, 1.4 ⁇ m thick
  • i-GaAs lower barrier layer 31 for example, 33 nm thick
  • the i-InGaAs strain relaxation layer 33 (for example, In 0.2 Ga 0.8 As) is formed.
  • a strain relaxation layer is formed so as to cover the side surface of the InAs quantum dots 32 (see FIG. 4).
  • the temperature in the growth furnace is raised, and the top of the InAs quantum dots 32 is re-evaporated by a flushing method so that the height of the InAs quantum dots 32 is approximately the same as the thickness of the InGaAs strain relaxation layer 33.
  • the InAs quantum dots 32 having a uniform size are formed.
  • an i-GaInNAs upper barrier layer 34 is formed thereon so as to cover the InAs quantum dots 32 and the InGaAs strain relaxation layer 33 (see FIG. 4).
  • the first quantum dot layer 30 including the GaAs lower barrier layer 31, the InAs quantum dots 32, the InGaAs strain relaxation layer 33, and the GaInNAs upper barrier layer 34 is formed on the AlGaAs lower cladding layer 2 (FIG. 4). reference).
  • the above-described step of forming the GaAs lower barrier layer 31, the step of forming the InAs quantum dots 32, the step of forming the InGaAs strain relaxation layer 33, and the step of forming the GaInNAs upper barrier layer 34 are repeated, for example, nine times.
  • An active layer 3 having a multilayer structure having 10 quantum dot layers is formed (see FIG. 4).
  • an i-GaAs barrier layer 35 is formed on the i-GaInNAs upper barrier layer 34, which is the uppermost layer of the tenth quantum dot layer 30, and then, as in the case of the first embodiment described above, p- An AlGaAs upper cladding layer 4 and a p-GaAs contact layer 5 are formed in order, a ridge structure 6 is formed, a SiO 2 passivation film 7, an upper electrode 8 and a lower electrode 9, and a high reflection film (not shown) as required. (See FIG. 4).
  • the semiconductor light emitting device and the manufacturing method thereof according to the present embodiment the efficiency of carrier injection into the quantum dots 32 is increased, and the quality of the quantum dots 32 is improved by reducing the distortion of the quantum dots 32. There is an advantage that you can.
  • the mode gain of the quantum dot active layer 3 can be increased by making the active layer 3 a multilayer structure in which the quantum dots 32 are laminated.
  • an element that can be applied to an application that requires a high mode gain such as a high-speed direct modulation laser can be realized.
  • a high-speed direct modulation operation can be performed by applying the multilayer structure as described above.
  • the number of stacked quantum dot layers is 10.
  • the number of stacked layers is not limited to this, and the number of stacked layers may be changed according to the purpose of use of the semiconductor light emitting device.
  • a mode gain of about 40 cm ⁇ 1 or more is essential, so that it is necessary to stack about 10 or more quantum dot layers. .
  • the semiconductor light emitting device has a diffraction grating 10 formed on the side wall of the ridge structure 6 as shown in FIG. Is different.
  • the semiconductor light emitting device has the same layer structure as that of the second embodiment (see FIG. 4), and the diffraction grating 10 is applied perpendicularly to the side wall of the ridge structure 6.
  • Vertical diffraction grating DFB laser distributed feedback semiconductor laser; refractive index coupled quantum dot DFB laser.
  • the same components as those in the second embodiment described above (see FIG. 4) are denoted by the same reference numerals.
  • the ridge structure 6 is embedded with an insulator 11 such as an ultraviolet curable resin, as shown in FIG. Further, anti-reflective films 12 and 13 are provided on both end faces of the element.
  • a SiO 2 film is formed, and a ridge waveguide pattern and a diffraction grating pattern are formed on the SiO 2 film using, for example, electron beam exposure [EB (electron beam) exposure].
  • EB electron beam exposure
  • the pattern is transferred to the p-GaAs contact layer 5 and the p-AlGaAs upper cladding layer 4 by dry etching, for example (that is, The GaAs contact layer 5 and a part of the AlGaAs upper cladding layer 4 which are not covered with the SiO 2 mask are removed) to expose the AlGaAs upper cladding layer 4.
  • dry etching for example (that is, The GaAs contact layer 5 and a part of the AlGaAs upper cladding layer 4 which are not covered with the SiO 2 mask are removed) to expose the AlGaAs upper cladding layer 4.
  • the ridge structure 6 is formed by removing part of the AlGaAs upper clad layer 4, but the present invention is not limited to this.
  • the AlGaAs upper clad layer 4 is removed just above the active layer 3.
  • the ridge structure may be formed by removing the entire AlGaAs upper cladding layer 4 and exposing the active layer 3.
  • Electrodes 8 and 9 for current injection are formed on the upper and lower portions, and after cleaving in an array, an antireflective film or a highly reflective film (here, both antireflective films 12 and 13 on both end faces) is formed on both end faces of the element as necessary.
  • the carrier injection efficiency into the quantum dots 32 is increased and the distortion of the quantum dots 32 is reduced as in the second embodiment described above. By doing so, there is an advantage that the quality of the quantum dots 32 can be improved.
  • the mode gain of the quantum dot active layer 3 can be increased by making the active layer 3 a multilayer structure in which the quantum dots 32 are laminated.
  • an element that can be applied to an application that requires a high mode gain such as a high-speed direct modulation laser can be realized.
  • a high-speed direct modulation operation can be performed by applying the multilayer structure as described above.
  • the semiconductor light emitting device includes a surface emitting laser (VCSEL; Vertical Cavity Surface Emitting LASER) including an active layer 3 having the same layer structure as that of the second embodiment and the modifications thereof.
  • VCSEL Surface emitting laser
  • the surface emitting laser has a lower semiconductor multilayer reflector 15 (here, an n-type GaAs / AlAs multilayer reflector) on the n-type GaAs substrate 1 in order from the substrate 1 side.
  • An active layer (quantum dot active layer) 3 having the same layer structure as that of the second embodiment and its modification, a current confinement layer 16 [here, an AlAs oxide film (Al x O y ) obtained by oxidizing an AlAs layer) P-type AlAs current confinement layer having a current confinement portion], upper semiconductor multilayer reflector 17 (here, p-type GaAs / AlGaAs multilayer reflector), and p-type contact layer 5 (here, p-type GaAs contact layer) It has a laminated structure.
  • FIG. 6 the same components as those in the second embodiment described above (see FIG. 4) are denoted by the same reference numerals.
  • a mesa structure 18 formed by etching up to just above the active layer 3. Further, a mesa structure 18 including a p-type AlAs current confinement layer 16, a p-type GaAs / AlGaAs multilayer reflector 17 and a p-type GaAs contact layer 5 is embedded with an insulator 19 such as an ultraviolet curable resin.
  • An upper electrode (p-side electrode) 8 is formed on the p-type GaAs contact layer 5, and a lower electrode (n-side electrode) 9 is formed on the back side of the n-type GaAs substrate 1.
  • the active layer 3 is configured in the same manner as in the second embodiment and the modifications thereof.
  • an n-type GaAs / AlAs multilayer mirror 15 and a p-type GaAs / AlGaAs multilayer mirror 17 are provided so as to sandwich the active layer 3 from above and below, thereby forming a resonator structure.
  • a method for manufacturing the semiconductor light emitting device (surface emitting laser) according to the present embodiment will be described with reference to FIG.
  • a molecular beam epitaxy (MBE) method is used as in the case of the second embodiment described above.
  • MBE molecular beam epitaxy
  • an n-type GaAs / AlAs multilayer mirror 15 is formed on an n-GaAs substrate 1 (see FIG. 6).
  • the active layer (quantum dot active layer) 3 is formed on the n-GaAs / AlAs multilayer mirror 15 as in the case of the second embodiment (see FIG. 6).
  • the i-GaAs lower barrier layer 31 is formed on the GaAs / AlAs multilayer mirror 15 (see FIG. 6).
  • an InAs quantum dot 32 is formed on the GaAs lower barrier layer 31
  • an i-InGaAs strain relaxation layer 33 is formed so as to cover the side surface of the InAs quantum dot 32 (see FIG. 6).
  • the temperature in the growth furnace is raised, and the top of the InAs quantum dots 32 is re-evaporated by a flushing method so that the height of the InAs quantum dots 32 is approximately the same as the thickness of the InGaAs strain relaxation layer 33.
  • the InAs quantum dots 32 having a uniform size are formed.
  • an i-GaInNAs upper barrier layer 34 is formed thereon so as to cover the InAs quantum dots 32 and the InGaAs strain relaxation layer 33 (see FIG. 6).
  • the first quantum dot layer 30 including the GaAs lower barrier layer 31, the InAs quantum dots 32, the InGaAs strain relaxation layer 33, and the GaInNAs upper barrier layer 34 is formed on the GaAs / AlAs multilayer mirror 15. (See FIG. 6). Thereafter, the above-described step of forming the GaAs lower barrier layer 31, the step of forming the InAs quantum dots 32, the step of forming the InGaAs strain relaxation layer 33, and the step of forming the GaInNAs upper barrier layer 34 are repeated, for example, nine times. An active layer 3 having a multi-layered structure having 10 quantum dot layers is formed (see FIG. 6).
  • an i-GaAs barrier layer 35 is formed on the i-GaInNAs upper barrier layer 34 which is the uppermost layer of the tenth quantum dot layer 30.
  • the active layer 3 is formed in this way, the uppermost GaAs layer 31 or the lowermost GaAs layer 35 included in the active layer 3 is arranged so that the antinode of the standing wave comes to the center of the active layer 3. It is preferable to adjust the thickness of the active layer 3 or to adjust the thickness by separately providing an AlGaAs layer above or below the active layer 3.
  • a p-AlAs current confinement layer 16, a p-GaAs / AlGaAs multilayer reflector 17 and a p-GaAs contact layer 5 are sequentially stacked on the active layer 3.
  • a p-GaAs / Al 0.9 Ga 0.1 As multilayer reflector as the p-GaAs / AlGaAs multilayer reflector 17.
  • a p-type GaAs / AlAs multilayer reflector may be used as the upper semiconductor multilayer reflector 17.
  • the mesa structure 18 is formed by removing the layers from the GaAs contact layer 5 to the AlAs current confinement layer 16 by using a normal photolithography technique and an etching technique, and exposing the surface of the active layer 3.
  • a current confinement structure is formed in the AlAs current confinement layer 16.
  • the p-type AlAs current confinement layer 16 having the current confinement portion 16A made of an AlAs oxide film (Al x O y ) is formed in the vicinity of the side surface of the mesa structure 18 by oxidizing AlAs by, for example, a natural oxidation method.
  • the mesa structure 18 is filled with an insulator 19 such as an ultraviolet curable resin, and then electrodes 8 and 9 for current injection are formed on the upper and lower portions to form a surface emitting laser structure. Since other details are the same as those of the second embodiment and its modification, the description thereof is omitted here. Therefore, according to the semiconductor light emitting device and the method for manufacturing the same according to the present embodiment, the carrier injection efficiency into the quantum dots 32 is increased and the distortion of the quantum dots 32 is reduced as in the second embodiment described above. By doing so, there is an advantage that the quality of the quantum dots 32 can be improved.
  • an insulator 19 such as an ultraviolet curable resin
  • the mode gain of the quantum dot active layer 3 can be increased by making the active layer 3 a multilayer structure in which the quantum dots 32 are laminated.
  • an element that can be applied to an application that requires a high mode gain such as a high-speed direct modulation laser can be realized.
  • a high-speed direct modulation operation can be performed by applying the multilayer structure as described above.
  • the surface emitting laser having the current confinement structure using the oxide film is described as an example.
  • the present invention is not limited to this, and the present invention is not limited to this. It is possible to apply to.
  • a semiconductor light emitting device and a method for manufacturing the same according to a fifth embodiment will be described with reference to FIGS. 7 (A) and 7 (B).
  • the semiconductor light emitting device is different from that of the above-described second embodiment and its modified example in that the diffraction grating layer 20 is included in the layer structure as shown in FIGS. 7 (A) and 7 (B). It differs in that it is formed.
  • the present embodiment is also different in that it is formed on the p-type GaAs substrate 1A and the active layer 3A includes a p-type doped GaInNAs upper barrier layer 34A. That is, this semiconductor light emitting device is a refractive index coupled quantum dot semiconductor light emitting device (here, a refractive index coupled quantum dot DFB laser) including the diffraction grating 20 inside the semiconductor multilayer structure, As shown in FIG.
  • FIGS. 7A and 7B on the p-type GaAs substrate 1A (p-type conductive substrate), the p-type AlGaAs lower cladding layer 2A, the second embodiment and its modification, and the p-type GaInNAs upper portion.
  • An active layer (quantum dot active layer) 3A having the same layer structure except that the barrier layer 34A is used, a diffraction grating layer 20 (for example, an n-type GaAs guide layer including an n-type InGaP diffraction grating), an n-type AlGaAs
  • the upper clad layer 4A and the n-type GaAs contact layer 5A are stacked in this order.
  • FIGS. 7A and 7B the same components as those in the second embodiment described above (see FIG. 4) are denoted by the same reference numerals.
  • the quantum dot semiconductor light emitting device has a ridge structure 6A (striped structure; stripe shape) including an n-type GaAs contact layer 5A, an n-type AlGaAs upper cladding layer 4A, and a diffraction grating layer 20.
  • Ridge waveguide quantum dot semiconductor light emitting device ridge waveguide quantum dot DFB laser having a (mesa structure).
  • the upper surface of the active layer 3A is exposed on both sides (both sides) of the ridge structure 6A. That is, the active layer 3A extends to the end face of the p-type GaAs substrate 1A.
  • the active layer 3A is an InAs quantum dot active layer partially containing a p-type impurity and having an emission wavelength of 1.3 ⁇ m. That is, as shown in FIG. 7B, the active layer 3A covers the side surfaces of the i-GaAs lower barrier layer 31 (barrier layer), the InAs quantum dots 32 (including the wetting layer), and the InAs quantum dots 32.
  • the i-InGaAs strain relaxation layer 33 (side barrier layer) formed in this way and the GaInNAs upper barrier layer 34 (barrier layer; p-type doped layer) partially doped with p-type impurities are used a plurality of times (here In this case, the laminated structure is repeated 10 times.
  • the number of stacked layers in the active layer 3A is not limited to this.
  • the number of stacked layers can be changed according to the purpose of use of the semiconductor light emitting device.
  • the configuration of the active layer 3A is not limited to this.
  • the active layer 3A is configured to have the GaInNAs upper barrier layer 34A partially doped with a p-type impurity, but is not limited to this.
  • the quantum constituting the active layer 3A At least one of a dot (including a wetting layer), a lower barrier layer, and a strain relaxation layer may be configured as a p-type impurity doped layer (p-type quantum dot active layer), or the second embodiment described above. It may be configured as an undoped quantum dot active layer that is not doped with a p-type impurity as in the embodiment and its modification.
  • the active layer 3A is a p-type quantum dot active layer
  • the lower cladding layer 2A formed underneath is made of p-type AlGaAs
  • the upper cladding layer 4A included in the ridge structure 6A Since it is made of n-type AlGaAs, a ridge structure (ridge waveguide) 6A with a small pn heterojunction area can be formed, and a ridge waveguide quantum dot semiconductor light emitting device with a small capacitance can be fabricated.
  • the resonator structure of the element may take various structures depending on the design. For example, a structure in which a non-reflective coating is applied to the front end face and a high reflection coating is applied to the rear end face may be used.
  • a p-AlGaAs lower cladding layer 2A is formed on a p-GaAs substrate 1A (p-type conductive substrate).
  • an active layer is formed in the same manner as in the second embodiment and its modification except that a GaInNAs upper barrier layer 34A partially doped with p-type impurities is formed on the AlGaAs lower cladding layer 2A. (Quantum dot active layer) 3A is formed.
  • an InAs quantum dot active layer 3A [i-GaAs lower barrier layer 31, InAs quantum dot 32 (including a wetting layer), i-InGaAs strain relaxation having an emission wavelength of 1.3 ⁇ m on the AlGaAs lower cladding layer 2A.
  • the layer 33 and the GaInNAs upper barrier layer 34A partially doped with p-type impurities are stacked, for example, 10 times repeatedly; see FIG. 7B].
  • the diffraction grating layer 20 is formed on the active layer 3A.
  • a diffraction grating layer in which fine wire-like InGaP diffraction gratings made of InGaP lattice-matched with GaAs are periodically provided along the light traveling direction is formed inside the GaAs guide layer.
  • the n-AlGaAs upper clad layer 4A and the n-GaAs contact layer 5A are laminated on the diffraction grating layer 20 in this order.
  • a SiO 2 film is formed, and a ridge waveguide pattern is formed on the SiO 2 film using, for example, a photolithography technique. Then, using the SiO 2 film on which the ridge waveguide pattern is formed as a mask, the pattern is transferred to the GaAs contact layer 5A, the AlGaAs upper cladding layer 4A, and the diffraction grating layer 20 by, for example, chlorine-based dry etching (That is, the active layer 3A is exposed by removing the portions of the GaAs contact layer 5A, the AlGaAs upper clad layer 4A, and the diffraction grating layer 20 that are not covered with the SiO 2 mask). Thereby, the ridge structure 6A including the GaAs contact layer 5A, the AlGaAs upper clad layer 4A, and the diffraction grating layer 20 is formed.
  • SiO 2 mask is removed, and a SiO 2 passivation film (SiO 2 film) is formed so as to cover the ridge structure 6A.
  • electrodes 8 and 9 for current injection are formed on the upper and lower portions.
  • end face coating is applied. For example, a non-reflective coating may be applied to the front end surface, and a highly reflective coating may be applied to the rear end surface. Since other details are the same as those of the second embodiment and its modification, the description thereof is omitted here.
  • the carrier injection efficiency into the quantum dots 32 is increased and the distortion of the quantum dots 32 is reduced as in the second embodiment described above.
  • the quality of the quantum dots 32 can be improved.
  • the mode gain of the quantum dot active layer 3A can be increased by making the active layer 3A a multilayer structure in which the quantum dots 32 are laminated.
  • an element that can be applied to an application that requires a high mode gain such as a high-speed direct modulation laser can be realized.
  • a high-speed direct modulation operation can be performed by applying the multilayer structure as described above.
  • the diffraction grating layer 20 is provided above the active layer 3A, that is, between the active layer 3A and the upper cladding layer 4A.
  • the diffraction grating layer is incorporated in the layer structure. Any structure can be used.
  • a diffraction grating layer may be provided below the active layer 3A, that is, between the active layer 3A and the lower cladding layer 2A.
  • the present invention can also be applied to a laser structure manufactured by a plurality of crystal growths including embedded growth for forming a diffraction grating.
  • the bottom surface of the ridge is formed by the diffraction grating layer 20, and the active layer 3A is exposed on both sides of the ridge structure 6A [see FIG. 7B], but this is not limitative.
  • the bottom surface of the ridge may be formed in the middle of the diffraction grating layer, and the diffraction grating layer (light guide layer) may be exposed on both sides of the ridge structure.
  • the diffraction grating is also present outside the ridge structure, and it is easy to couple to the lateral higher order mode, it is necessary to pay attention to the existence of the lateral higher order mode.
  • the diffraction grating provided in the diffraction grating layer 20 may be configured to have a ⁇ / 4 wavelength shift.
  • DFB distributed Feed-Back
  • DBR distributed Bragg Reflector
  • an n-type AlAs current confinement layer (or n-type AlGaAs having a current confinement portion [for example, made of an AlAs oxide film (Al x O y ) obtained by oxidizing an AlAs layer) near the side surface of the ridge structure. (Current confinement layer) may be provided.
  • a semiconductor light emitting device reffractive index coupled DFB laser
  • the description is given by taking the p-type conductive substrate as an example.
  • the present invention is not limited to this.
  • it is formed on an n-type conductive substrate or a high-resistance substrate.
  • it can be configured as a lateral current injection type semiconductor light emitting device (transverse current injection type semiconductor laser) formed on a high resistance substrate.
  • the lateral current injection type semiconductor light emitting device has a p-AlGaAs lower cladding layer 2A, a p-GaAs contact layer 21, a quantum dot active layer 3A, a diffraction layer on a high-resistance GaAs substrate 1B.
  • a ridge structure 6A having a structure in which a grating layer 20, an n-AlGaAs upper cladding layer 4A, and an n-GaAs contact layer 5A are sequentially stacked, and includes a diffraction grating layer 20, an n-AlGaAs upper cladding layer 4A, and an n-GaAs contact layer 5A.
  • n-side electrode 8 p-side electrode 9 is formed on the surface of the element.
  • the same components as those in the above-described embodiment [see FIGS. 7A and 7B] are denoted by the same reference numerals.
  • the high-resistance GaAs substrate 1B and the high-resistance GaAs substrate 1B and the p-AlGaAs lower cladding layer 2A are extended to the configuration of the above-described embodiment (see FIGS. 7A and 7B), and p A p-GaAs contact layer 21 is provided between the AlGaAs lower cladding layer 2A and the quantum dot active layer 3A, and a p-side electrode 9 is provided on the p-GaAs contact layer 21.
  • the semiconductor laser is described as an example of the semiconductor light emitting element.
  • the present invention can also be applied to a semiconductor light emitting element such as a semiconductor optical amplifier.
  • the semiconductor light emitting device 40 of each of the above-described embodiments and modifications thereof is mounted together with other devices such as a lens 41 to constitute an optical module 42.
  • an optical fiber 43 is connected to such an optical module 42 so that light can be extracted to the outside through a lens 41 disposed on the optical axis.
  • the optical module 42 may be configured with the optical fiber 43 mounted thereon, or may be configured with a connector for connecting an optical fiber.
  • the optical module 42 including the semiconductor light emitting element 40 in which the efficiency of carrier injection into the quantum dots 32 is increased can be realized.
  • the optical module 42 including the semiconductor light emitting element 40 in which the mode gain of the quantum dot active layers 3 and 3A is increased can be realized.
  • the optical module 42 configured in this way is mounted in combination with a drive circuit (electronic circuit) 44 as shown in FIG. 9, for example, and a transmission device 45 for optical communication is configured.
  • the transmission device 45 configured in this way can constitute an optical communication system 47 in combination with the reception device 46 as shown in FIG. That is, an optical communication system 47 including the receiving device 46 connected to the transmitting device 45 via the optical transmission path 48 (for example, an optical fiber transmission path) and the control devices 49 and 50 can be realized. .
  • the optical communication system 47 including the semiconductor light emitting element 40 in which the mode gain of the quantum dot active layers 3 and 3A is increased can be realized.
  • an optical communication system including a high-speed direct modulation laser and capable of transmitting and receiving a high-speed modulated optical signal can be realized.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　半導体発光素子を、ＧａＡｓ基板（１）と、ＧａＡｓ基板（１）上に設けられた活性層（３）とを備え、活性層（３）を、ＧａＡｓ基板（１）と格子整合した下部障壁層（３１）と、下部障壁層（３１）上に形成された量子ドット（３２）と、量子ドット（３２）の側面を覆う歪緩和層（３３）と、量子ドット（３２）の上部に接する上部障壁層（３４）とを備えるものとし、上部障壁層（３４）を、少なくとも量子ドット（３２）の上部に接する部分が、ＧａＡｓ基板（１）と格子整合し、かつ、バンドギャップが、量子ドットよりも大きく、ＧａＡｓよりも小さくする。

Description

半導体発光素子及びその製造方法
　本発明は、活性層に量子ドットを用いる半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムに関する。
　まず、活性層に量子ドットを用いる半導体発光素子に関する技術としては、例えば、ＧａＡｓ基板上にＩｎＡｓ量子ドットを形成し、ＩｎＡｓ量子ドットの表面全体をＩｎＧａＡｓ層で覆った後、ＧａＡｓ層を積層する技術がある（第１の構造）。
　また、基板（例えばＧａＡｓ基板）上に、ひずみ領域を有するスペーサ層（例えばＧａＡｓ）を形成し、スペーサ層のひずみ領域上に量子ドット（例えばＩｎＡｓ量子ドット）を形成し、量子ドットの表面全体をキャッピング層（例えばＧａＡｓ，ＧａＩｎＮＡｓ）で覆う技術がある（第２の構造）。
特開２０００－１９６０６５号公報 特表２００５－５３４１６４号公報
　しかしながら、上記第１の構造では、ＩｎＡｓ量子ドットの表面全体を覆うＩｎＧａＡｓ層は、ＩｎＡｓ量子ドットと同じく圧縮歪を有する。量子ドットを積層して多層化する場合、圧縮歪を有するＩｎＧａＡｓ層上に、圧縮歪を有する量子ドットを積層していくことになる。このため、層数を増やすほど歪みが蓄積されてしまい、所望の積層数を実現するのは難しい。なお、ＩｎＧａＡｓ層は圧縮歪を有するため、ＩｎＧａＡｓ層の厚さを厚くしても量子ドットの歪みは緩和されない。
　また、上記第２の構造では、歪みを有する量子ドットを覆うようにスペーサ層を形成することで、ひずみ領域を有するスペーサ層を形成し、スペーサ層のひずみ領域上に活性層の量子ドットを形成している。つまり、上記第２の構造では、下側の量子ドットの歪みが保持されるようにし、下側の量子ドットの歪みを積極的に利用して、上側の量子ドットを形成している。このような量子ドットの歪みを残す構造では、量子ドットを多層化して所望の積層数を実現するのは難しい。
　さらに、上記第２の構造として、ＧａＡｓ基板上にＧａＡｓスペーサ層を形成し、ＧａＡｓスペーサ層上にＩｎＡｓ量子ドットを形成し、ＩｎＡｓ量子ドットの表面全体をＧａＡｓキャッピング層で覆う構造にすると、ＩｎＡｓ量子ドットとＧａＡｓキャッピング層のバンドギャップの差が大きいため、量子ドットへのキャリアの注入効率が良くない。
　そこで、量子ドットへのキャリアの注入効率を高めるとともに、量子ドットの歪みを緩和することで、量子ドットの品質を向上させ、量子ドットの多層化を容易にしたい。
　このため、本半導体発光素子、光モジュール、送信装置、光通信システムは、ＧａＡｓ基板と、ＧａＡｓ基板上に設けられた活性層とを備え、活性層は、ＧａＡｓ基板と格子整合した下部障壁層と、下部障壁層上に形成された量子ドットと、量子ドットの側面を覆う歪緩和層と、量子ドットの上部に接する上部障壁層とを有し、上部障壁層は、少なくとも量子ドットの上部に接する部分が、ＧａＡｓ基板と格子整合するか又はＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを要件とする。
　また、本半導体発光素子の製造方法は、ＧａＡｓ基板上に下部クラッド層を形成し、下部クラッド層上に下部障壁層を形成し、下部障壁層上に量子ドットを形成し、量子ドットの側面を覆うように歪緩和層を形成し、量子ドット及び前記歪緩和層上に、ＧａＡｓ基板と格子整合するか又はＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、上部障壁層上に上部クラッド層を形成することを要件とする。
　したがって、本半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムによれば、量子ドットへのキャリアの注入効率を高めるとともに、量子ドットの歪みを緩和することで、量子ドットの品質を向上させることができ、また、量子ドットの多層化を容易に実現できるという利点もある。
図１（Ａ）は本発明の第１実施形態にかかる半導体発光素子の概略を示す模式的断面図であり、図１（Ｂ）はそのエネルギーバンド図である。 図２（Ａ），図２（Ｂ）は、本発明の課題を説明するための図である。 図３（Ａ）は本発明の第１実施形態にかかる半導体発光素子の構成例を示す模式的断面図であり、図３（Ｂ）はそのエネルギーバンド図である。 本発明の第２実施形態にかかる半導体発光素子の構成例を示す模式的断面図である。 本発明の第３実施形態にかかる半導体発光素子の構成例を示す模式図である。 本発明の第４実施形態にかかる半導体発光素子の構成例を示す模式的断面図である。 図７（Ａ），図７（Ｂ）は、本発明の第５実施形態にかかる半導体発光素子の構成例を示す模式図であって、図７（Ａ）は光の進行方向に沿う断面図であり、図７（Ｂ）は光の進行方向に対して垂直な方向に沿う断面図である。 本発明の第５実施形態の変形例にかかる半導体発光素子の構成例を示す模式的断面図である。 本発明の各実施形態の半導体発光素子を備える光モジュール及び送信装置の構成例を示す模式図である。 本発明の各実施形態の半導体発光素子を有する送信装置を備える光通信システムの構成例を示す模式図である。
符号の説明
　１　ｎ型ＧａＡｓ基板
　１Ａ　ｐ型ＧａＡｓ基板
　１Ｂ　高抵抗ＧａＡｓ基板
　２　ｎ型ＡｌＧａＡｓ下部クラッド層
　２Ａ　ｐ型ＡｌＧａＡｓ下部クラッド層
　３，３Ａ　量子ドット活性層
　４　ｐ型ＡｌＧａＡｓ上部クラッド層
　４Ａ　ｎ型ＡｌＧａＡｓ上部クラッド層
　５　ｐ型ＧａＡｓコンタクト層
　５Ａ　ｎ型ＧａＡｓコンタクト層
　６，６Ａ　リッジ構造
　７　ＳｉＯ２膜
　８　上部電極（ｐ側電極）
　９　下部電極（ｎ側電極）
　１０　回折格子
　１１　絶縁体
　１２，１３　無反射膜
　１５　下部半導体多層膜反射鏡（ｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡）
　１６　電流狭窄層（ｐ型ＡｌＡｓ電流狭窄層）
　１７　上部半導体多層膜反射鏡（ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡）
　１８　メサ構造
　１９　絶縁体
　２０　回折格子層
　２１　ｐ－ＧａＡｓコンタクト層
　３０　量子ドット層
　３１　ｉ－ＧａＡｓ下部障壁層
　３２　ｉ－ＩｎＡｓ量子ドット
　３３　ｉ－ＩｎＧａＡｓ歪緩和層
　３４　ｉ－ＧａＩｎＮＡｓ上部障壁層
　３４Ａ　ｐ型ＧａＩｎＮＡｓ上部障壁層
　３５　ｉ－ＧａＡｓ障壁層
　４０　半導体発光素子
　４１　レンズ
　４２　光モジュール
　４３　光ファイバ
　４４　駆動回路
　４５　送信装置
　４６　受信装置
　４７　光通信システム
　４８　光伝送路
　４９，５０　制御装置
　以下、図面により、本実施形態にかかる半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムについて説明する。
［第１実施形態］
　まず、第１実施形態にかかる半導体発光素子及びその製造方法について、図１（Ａ）～図３（Ａ），図３（Ｂ）を参照しながら説明する。
　本実施形態にかかる半導体発光素子は、例えば光ファイバ通信用光源として動作する量子ドット半導体発光素子（半導体レーザ；例えば１．３μｍ帯量子ドットレーザ）であって、図１（Ａ）に示すように、ＧａＡｓ基板１上に、下部クラッド層２、活性層（量子ドット活性層）３及び上部クラッド層４を備える。
　そして、図１（Ａ）に示すように、活性層３は、ＧａＡｓ基板１と格子整合した下部障壁層３１と、下部障壁層３１上に形成されたＩｎＡｓ量子ドット３２と、ＩｎＡｓ量子ドット３２の側面を覆う歪緩和層３３と、ＩｎＡｓ量子ドット３２の上部に接する上部障壁層３４とを備える。
　ところで、ＧａＡｓ基板上に形成される１．３μｍ帯ＩｎＡｓ量子ドットレーザにおいて、図２（Ａ）に示すように、ＧａＡｓ基板上に、ＡｌＧａＡｓ下部クラッド層、ＧａＡｓ下部障壁層、ＩｎＡｓ量子ドット、ＩｎＧａＡｓ歪緩和層、ＧａＡｓ上部障壁層、ＡｌＧａＡｓ上部クラッド層を備える構造にすると、図２（Ｂ）に示すように、ＩｎＡｓ量子ドットとＧａＡｓ上部／下部障壁層とのバンドギャップの差が大きく、ＩｎＡｓ量子ドットへのキャリアの注入効率が良くないことがわかった。
　例えば、ＩｎＰ基板上に形成される１．３μｍ帯量子井戸レーザでは、井戸層と障壁層のバンドギャップ差は２００ｍｅＶ程度である。これに対し、ＧａＡｓ基板上に形成される１．３μｍ帯ＩｎＡｓ量子ドットレーザでは、１．３μｍ帯で発光するＩｎＡｓ量子ドット（バンドギャップ０．９５４ｅＶ程度）とＧａＡｓ上部／下部障壁層（バンドギャップ１．４２４ｅＶ程度）のバンドギャップ差は４７０ｍｅＶ程度と大きい。このように、ＩｎＡｓ量子ドットに対するエネルギ障壁が高いため、キャリアがＩｎＡｓ量子ドットに捕獲され、基底準位まで到達しにくく、ＩｎＡｓ量子ドットへのキャリアの注入効率が良くないということがわかった。
　この場合、図１（Ｂ）に示すように、上部障壁層３４を、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さい半導体材料によって形成すれば良い。これにより、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くすることができ、ＩｎＡｓ量子ドット３２へのキャリアの注入効率を高めることができる。
　本実施形態では、上部障壁層３４を、バンドギャップが下部障壁層３１よりも小さい半導体材料によって形成している。
　具体的には、下部障壁層３１がＧａＡｓ下部障壁層である場合、上部障壁層３４はＧａＩｎＮＡｓ上部障壁層を用いれば良い。この構造では、ＧａＩｎＮＡｓ上部障壁層３４のバンドギャップがＧａＡｓ下部障壁層３１よりも小さく、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さが低くなるため、ＧａＩｎＮＡｓ上部障壁層３４中に存在するキャリアがＩｎＡｓ量子ドット３２へ注入されやすく、注入効率が向上する。つまり、上下ともＧａＡｓ障壁層とする場合［図２（Ｂ）参照］よりも、一方の障壁層（具体的には上部障壁層３４）のバンドギャップが小さくなり、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さが低くなるため、ＩｎＡｓ量子ドット３２へのキャリアの注入効率が高くなる。
　本実施形態の１．３μｍ帯量子ドットレーザは、図３（Ａ）に示すように、ｎ型ＧａＡｓ基板（ｎ型導電性基板）１上に、ｎ型ＡｌＧａＡｓ下部クラッド層２、ｉ－ＩｎＡｓ量子ドット３２を含む活性層３、ｐ型ＡｌＧａＡｓ上部クラッド層４、ｐ型ＧａＡｓコンタクト層５を積層した半導体積層構造を有する。
　また、図３（Ａ）に示すように、ｐ型ＡｌＧａＡｓ上部クラッド層４の途中までをエッチングして形成されたリッジ構造（リッジ導波路構造）６を有し、リッジ構造６の側面及びリッジ構造６の両側に露出したｐ型ＡｌＧａＡｓ上部クラッド層４の表面をＳｉＯ２パッシベーション膜７で覆い、ｐ型ＧａＡｓコンタクト層５上に上部電極（ｐ側電極）８、ｎ型ＧａＡｓ基板１の裏面側に下部電極（ｎ側電極）９を設け、図示していないが素子両端面に高反射膜を設けた構造（ファブリペロー型レーザ）になっている。
　特に、本実施形態では、活性層３は、図３（Ａ）に示すように、ｉ－ＧａＡｓ下部障壁層３１、ｉ－ＩｎＡｓ自己形成量子ドット（ウェッティング層を含む）３２、ｉ－ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）、ｉ－ＧａＩｎＮＡｓ上部障壁層３４及びｉ－ＧａＡｓ障壁層３５を備える。
　ここで、ＧａＡｓ下部障壁層３１は、図３（Ａ）に示すように、ＡｌＧａＡｓ下部クラッド層２上に形成される。
　ＩｎＡｓ量子ドット３２は、図３（Ａ）に示すように、ＧａＡｓ基板１と格子整合したＧａＡｓ下部障壁層３１上に自己形成される。
　ＩｎＧａＡｓ歪緩和層３３は、図３（Ａ）に示すように、ＩｎＡｓ量子ドット３２の側面に接してＩｎＡｓ量子ドット３２の歪みを緩和する層であり、ＧａＡｓ基板１よりも格子定数が大きく、圧縮歪を有する。このＩｎＧａＡｓ歪緩和層３３は、ＩｎＡｓ量子ドット３２の高さと同程度の厚さを有し、ＩｎＡｓ量子ドット３２の側壁を覆っている。なお、ＩｎＧａＡｓ歪緩和層３３は、所望の発光波長を得るために量子ドット３２のバンドギャップを調整する機能を有する。
　ＧａＩｎＮＡｓ上部障壁層３４は、図３（Ａ）に示すように、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３上に形成される。これにより、図３（Ｂ）に示すように、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くすることができる。
　本実施形態では、上部障壁層３４は、ＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用いている。なお、本実施形態では、このＧａＩｎＮＡｓ上部障壁層３４上に、さらにＧａＡｓ障壁層３５を設けている。この場合、ＧａＩｎＮＡｓ上部障壁層３４及びＧａＡｓ障壁層３５の全体の厚さは、量子ドット３２の歪みによってこれらの層に生じる歪みを緩和しうる厚さを有するものとする。これにより、量子ドット３２の品質を向上させることができる。
　そして、本実施形態では、ＧａＡｓ上部障壁層３５上に、ｐ型ＡｌＧａＡｓ上部クラッド層４が形成される。
　次に、本実施形態にかかる半導体発光素子の製造方法について、図３（Ａ），図３（Ｂ）を参照しながら説明する。
　本半導体発光素子の製造方法は、ＧａＡｓ基板１上に下部クラッド層２を形成する工程と、下部クラッド層２上に下部障壁層３１を形成する工程と、下部障壁層３１上に量子ドット３２を形成する工程と、量子ドット３２の側面を覆うように、量子ドット３２の高さと同程度の厚さを有する歪緩和層３３を形成する工程と、量子ドット３２及び歪緩和層３３上に、ＧａＡｓ基板１と格子整合し、かつ、バンドギャップが量子ドット３２よりも大きく、ＧａＡｓよりも小さい上部障壁層３４を形成する工程と、上部障壁層３４上に上部クラッド層４を形成する工程とを含む［図３（Ａ），図３（Ｂ）参照］。
　本実施形態では、上部障壁層３４を形成する工程において、バンドギャップが下部障壁層３１よりも小さい上部障壁層３４を形成する。
　以下、本半導体発光素子の製造方法について、より具体的に説明する。
　なお、各半導体層の成長には、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
　まず、ｎ－ＧａＡｓ基板［ｎ－ＧａＡｓ（００１）基板；ｎ型導電性基板］１上に、ｎ－ＡｌＧａＡｓ下部クラッド層２（例えば厚さ１．４μｍ）、ｉ－ＧａＡｓ下部障壁層３１（例えば厚さ１００ｎｍ）を形成する［図３（Ａ）参照］。
　次に、ｉ－ＧａＡｓ下部障壁層３１上に、自己形成法によって、ＩｎＡｓ量子ドット３２（例えば面密度４×１０１０ｃｍ－２程度）を形成した後、ｉ－ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）をＩｎＡｓ量子ドット３２の側面を覆うように形成する［図３（Ａ）参照］。ここでは、ｉ－ＩｎＧａＡｓ歪緩和層３３の厚さは、量子ドット３２の高さよりも薄くなるようにする。
　次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがｉ－ＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにする。このようにして、ＩｎＡｓ量子ドット３２の大きさ（高さ）のばらつきを抑え、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する［図３（Ａ）参照］。
　ここで、まず、ＩｎＧａＡｓ歪緩和層３３でＩｎＡｓ量子ドット３２の側面を覆った後、後述するようにＧａＩｎＮＡｓ上部障壁層３４でＩｎＡｓ量子ドット３２の上部を覆うようにしているのは、ＩｎＡｓ量子ドット３２の品質が劣化してしまうのを防止するためである。つまり、ＩｎＡｓ量子ドット３２は、ＩｎＡｓ量子ドット３２の側面を覆うように窒素（N）を含む材料があると、ＩｎＡｓ量子ドット３２が窒素（N）を取り込んでしまい、ＩｎＡｓ量子ドット３２の品質が劣化してしまう。そこで、窒素（N）のＩｎＡｓ量子ドット３２への影響を抑制し、ＩｎＡｓ量子ドット３２の品質を保つために、ＩｎＧａＡｓ歪緩和層３３でＩｎＡｓ量子ドット３２の側面を覆った後、後述するようにＧａＩｎＮＡｓ上部障壁層３４でＩｎＡｓ量子ドット３２の上部を覆うようにしている。
　次に、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上に、ＧａＩｎＮＡｓ上部障壁層３４（例えば厚さ１０ｎｍ）を形成した後、ＧａＩｎＮＡｓ上部障壁層３４上に、ＧａＡｓ障壁層３５（例えば厚さ９０ｎｍ）を形成する［図３（Ａ）参照］。
　このようにして、ＡｌＧａＡｓ下部クラッド層２上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４及びＧａＡｓ障壁層３５を備える活性層（量子ドット活性層）３が形成される［図３（Ａ）参照］。この量子ドット活性層３では、ＧａＩｎＮＡｓ上部障壁層３４がＩｎＡｓ量子ドット３２の上部に接しており、ＩｎＧａＡｓ歪緩和層３３がＩｎＡｓ量子ドット３２の側部に接している［図３（Ａ）参照］。
　次いで、ＧａＡｓ障壁層３５上に、ｐ－ＡｌＧａＡｓ上部クラッド層４（例えば厚さ１．４μｍ）、ｐ－ＧａＡｓコンタクト層５（例えば厚さ０．４μｍ）を順に形成する［図３（Ａ）参照］。
　その後、レーザ構造に加工する。つまり、ＳｉＯ２膜を成膜し、例えばフォトリソグラフ技術を用いてＳｉＯ２膜上にリッジ導波路パターンを形成する。
　そして、このリッジ導波路パターンを形成されたＳｉＯ２膜をマスクとして用い、例えばドライエッチングによって、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４にパターンを転写して（即ち、ＳｉＯ２マスクで覆われていない部分のＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４の一部を除去して）、ＡｌＧａＡｓ上部クラッド層４を露出させる。これにより、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４を含むリッジ構造６が形成される［図３（Ａ）参照］。
　なお、ここでは、ＡｌＧａＡｓ上部クラッド層４の途中まで除去してリッジ構造６を形成しているが、これに限られるものではなく、例えば活性層３の直上までＡｌＧａＡｓ上部クラッド層４を除去して（ＡｌＧａＡｓ上部クラッド層４を全部除去して）、活性層３を露出させてリッジ構造を形成しても良い。
　その後、ＳｉＯ２マスク（導波路パターン形成用ＳｉＯ２膜）を除去し、リッジ構造６の側面及びＡｌＧａＡｓ上部クラッド層４の表面が覆われるようにＳｉＯ２パッシベーション膜７を形成する［図３（Ａ）参照］。次いで、上部及び下部に電流注入用の電極８，９を形成する［図３（Ａ）参照］。また、アレー状にへき開後、素子両端面に必要に応じて高反射膜を形成する。
　したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。この結果、量子ドット３２の多層化を容易に実現できることになる。
　なお、上述の実施形態では、ＧａＩｎＮＡｓ上部障壁層３４の上側にＧａＡｓ障壁層３５を設けているが、上部障壁層３４の少なくとも量子ドット３２の上部に接する部分が、バンドギャップが量子ドット３２よりも大きく、下部障壁層３１よりも小さくなっていれば良い［図３（Ｂ）参照］。
　例えば、ＧａＩｎＮＡｓ上部障壁層３４の１層構造であっても良い［図１（Ａ）参照］。この場合も同様の効果が得られる。なお、この場合、ＧａＩｎＮＡｓ上部障壁層３４の厚さを、量子ドット３２の歪みを緩和しうる厚さを有するものとすることで、量子ドット３２の品質を向上させることができる。
　また、例えば、ＧａＩｎＮＡｓ上部障壁層３４の組成は一様でなくても良い。つまり、ＩｎＡｓ量子ドット３２の上部に接する部分でバンドギャップが最も小さくなるように組成が変化していても良い。この場合、組成の変化によるバンドギャップの変化は連続的（例えば線形）であっても良いし、階段状であっても良い。
　また、上述の実施形態では、ＧａＩｎＮＡｓ上部障壁層３４は、ＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用いているが、これに限られるものではなく、例えば、ＧａＡｓ基板１よりも格子定数が小さいＧａＩｎＮＡｓを用いても良い。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さくなり、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くする効果がある。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが下部障壁層３１よりも小さくなる。
　このように、ＧａＡｓ基板１よりも格子定数が小さいＧａＩｎＮＡｓを用いると、ＧａＩｎＮＡｓ上部障壁層３４は引張歪を有することになる。このため、ＧａＩｎＮＡｓ上部障壁層３４（さらにはＧａＡｓ障壁層３５）の厚さを薄くできることになる。
　また、上述の実施形態では、上部障壁層３４にＧａＩｎＮＡｓを用いているが、これに限られるものではなく、例えば、ＧａＡｓ基板１よりも格子定数が小さいＧａＮＡｓを用いても良い。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さくなり、同様の効果が得られる。また、この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが下部障壁層３１よりも小さくなる。
　また、上述の実施形態では、量子ドット活性層３として、アンドープの量子ドット活性層を用いているが、これに限られるものではなく、量子ドット活性層を構成する上部障壁層、量子ドット（ウェッティング層を含む）、下部障壁層、歪緩和層の少なくとも１つにｐ型不純物がドープされたｐ型量子ドット活性層として構成しても良い。例えば、ＧａＩｎＮＡｓ上部障壁層３４をｐ型不純物ドープ層（例えばｐ濃度５×１０１７ｃｍ－３）としても良い。これにより、ＩｎＡｓ量子ドット３２に対するエネルギ障壁を下げる効果に加え、レーザの温度特性の改善効果が得られる。
　また、上述の実施形態では、ＩｎＡｓ量子ドット３２を形成しているが、これに限られるものではなく、例えば、ＧａＡｓ基板上に作製できるＩｎＡｓＳｂ量子ドットを形成しても良い。
　また、上述の実施形態では、上部クラッド層４及び下部クラッド層２をＡｌＧａＡｓによって形成しているが、これに限られるものではなく、例えば、ＩｎＧａＰによって形成しても良い。
　また、上述の実施形態では、上部クラッド層４をエッチングしてリッジ構造６（活性層３をエッチングしない構造）を形成しているが、これに限られるものではなく、例えば、下部クラッド層２の途中までをエッチングしてリッジ構造（ハイメサ構造；活性層をエッチングする構造）を構成しても良い。
　また、上述の実施形態では、リッジ導波路型半導体発光素子を例に挙げて説明しているが、これに限られるものではなく、例えば、ストライプ状のメサ構造（ストライプ構造）を有し、ｐｎ埋込構造や高抵抗埋込構造などの埋込構造を備える埋込型半導体発光素子にも本発明を適用することができる。
　また、上述の実施形態では、ｎ型導電性基板１上に形成したものを例に説明しているが、これに限られるものではなく、例えばｐ型導電性基板や高抵抗基板上に形成したものとして構成しても良い。
　また、上述の実施形態では、半導体層の成長方法としてＭＢＥ法を挙げているが、これに限られるものではなく、例えば有機金属気相成長法（ＭＯＶＰＥ法）であっても良い。
　また、上述の実施形態では、フラッシング法によって量子ドット３２の頂上部を再蒸発させているが、量子ドット３２の均一性は下がるものの、フラッシング法を施さなくても良い。
［第２実施形態］
　次に、第２実施形態にかかる半導体発光素子及びその製造方法について、図４を参照しながら説明する。
　本実施形態にかかる半導体発光素子は、上述の第１実施形態及びその変形例のものに対し、活性層３が量子ドット３２を複数積層して多層化した構造になっている点が異なる。
　つまり、本実施形態では、活性層（量子ドット活性層）３が、図４に示すように、ｉ－ＧａＡｓ下部障壁層３１、ｉ－ＩｎＡｓ量子ドット（ウェッティング層を含む）３２、ｉ－ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）及びｉ－ＧａＩｎＮＡｓ上部障壁層３４を繰り返し積層した構造（ここでは１０個の量子ドット３２を含む構造）になっている。なお、図４では、上述の第１実施形態のもの［図３（Ａ），図３（Ｂ）参照］と同一のものには同一の符号を付している。
　このような量子ドット３２の多層構造を実現できるのは、上述の第１実施形態で説明したように、上部障壁層３４にＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用い、積層構造に含まれる一のＩｎＡｓ量子ドット３２上に形成される障壁層の厚さ（ここでは下側の量子ドット層３０を構成するＧａＩｎＮＡｓ上部障壁層３４及び上側の量子ドット層３０を構成するＧａＡｓ下部障壁層３１の合計の厚さ）を、一のＩｎＡｓ量子ドット３２の歪みによってこれらの層に生じる歪みを緩和しうる厚さにすることで、歪みエネルギが蓄積されないようにすることができるからである。
　なお、その他の構成は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　次に、本実施形態にかかる半導体発光素子の製造方法について、図４を参照しながら説明する。
　本半導体発光素子の製造方法は、上部障壁層３４を形成した後、上部クラッド層４を形成する前に、下部障壁層３１を形成する工程、量子ドット３２を形成する工程、歪緩和層３３を形成する工程及び上部障壁層３４を形成する工程を少なくとも１回繰り返すようにしている（図４参照）。
　以下、本半導体発光素子の製造方法について、より具体的に説明する。
　なお、各半導体層の成長には、上述の第１実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
　まず、ｎ－ＧａＡｓ基板１上に、ｎ－ＡｌＧａＡｓ下部クラッド層２（例えば厚さ１．４μｍ）、ｉ－ＧａＡｓ下部障壁層３１（例えば厚さ３３ｎｍ）を形成する（図４参照）。
　次に、上述の第１実施形態の場合と同様に、ＧａＡｓ下部障壁層３１上に、ＩｎＡｓ量子ドット３２を形成した後、ｉ－ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）をＩｎＡｓ量子ドット３２の側面を覆うように形成する（図４参照）。次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにして、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する。そして、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上にｉ－ＧａＩｎＮＡｓ上部障壁層３４を形成する（図４参照）。
　これにより、ＡｌＧａＡｓ下部クラッド層２上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４からなる１層目の量子ドット層３０が形成される（図４参照）。
　以後、上述のＧａＡｓ下部障壁層３１を形成する工程、ＩｎＡｓ量子ドット３２を形成する工程、ＩｎＧａＡｓ歪緩和層３３を形成する工程及びＧａＩｎＮＡｓ上部障壁層３４を形成する工程を、例えば、９回繰り返し、１０層の量子ドット層を有する多層積層構造の活性層３を形成する（図４参照）。
　その後、１０層目の量子ドット層３０の最上層となるｉ－ＧａＩｎＮＡｓ上部障壁層３４上に、ｉ－ＧａＡｓ障壁層３５を形成した後、上述の第１実施形態の場合と同様に、ｐ－ＡｌＧａＡｓ上部クラッド層４、ｐ－ＧａＡｓコンタクト層５を順に形成し、リッジ構造６を形成し、ＳｉＯ２パッシベーション膜７、上部電極８及び下部電極９、必要に応じて高反射膜（図示せず）を形成する（図４参照）。
　なお、その他の詳細は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。
　また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。
　なお、本実施形態では、量子ドット層の積層数を１０層としているが、これに限られるものではなく、半導体発光素子の使用目的に応じて積層数を変えても良い。例えば、量子ドットレーザを１０Ｇｂ／ｓ程度の高速直接変調動作させるためには、４０ｃｍ－１程度以上のモード利得が必須であるため、１０層程度以上の量子ドット層を積層することが必要である。なお、上記特許文献１や上記特許文献２に記載されているような技術では、量子ドット層の多層化は困難であるため、大きなモード利得を得るのは難しい。
［第３実施形態］
　次に、第３実施形態にかかる半導体発光素子及びその製造方法について、図５を参照しながら説明する。
　本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のもの（図４参照）に対し、図５に示すように、リッジ構造６の側壁に回折格子１０が形成されている点が異なる。
　つまり、本半導体発光素子は、図５に示すように、上述の第２実施形態のもの（図４参照）と同一の層構造を有し、リッジ構造６の側壁に垂直に回折格子１０が施された垂直回折格子ＤＦＢレーザ（分布帰還型半導体レーザ；屈折率結合型量子ドットＤＦＢレーザ）である。なお、図５では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。また、本実施形態では、リッジ構造６は、図５に示すように、例えば紫外線硬化樹脂などの絶縁体１１で埋め込まれている。また、素子両端面に無反射膜１２，１３が施されている。
　なお、その他の構成は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　次に、本実施形態にかかる半導体発光素子の製造方法について、図５を参照しながら説明する。
　まず、リッジ構造６を形成する前までの工程は、上述の第２実施形態の場合と同様である。
　次に、リッジ構造６を形成する工程において、ＳｉＯ２膜を成膜し、例えば電子ビーム露光［ＥＢ（electron beam）露光］を用いてＳｉＯ２膜上にリッジ導波路パターン及び回折格子パターンを形成する。
　そして、このリッジ導波路パターン及び回折格子パターンを形成されたＳｉＯ２膜をマスクとして用い、例えばドライエッチングによって、ｐ－ＧａＡｓコンタクト層５及びｐ－ＡｌＧａＡｓ上部クラッド層４にパターンを転写して（即ち、ＳｉＯ２マスクで覆われていない部分のＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４の一部を除去して）、ＡｌＧａＡｓ上部クラッド層４を露出させる。これにより、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４を含み、側壁に回折格子１０を有するリッジ構造６が形成される。
　なお、ここでは、ＡｌＧａＡｓ上部クラッド層４の途中まで除去してリッジ構造６を形成しているが、これに限られるものではなく、例えば活性層３の直上までＡｌＧａＡｓ上部クラッド層４を除去して（ＡｌＧａＡｓ上部クラッド層４を全部除去して）、活性層３を露出させてリッジ構造を形成しても良い。
　その後、ＳｉＯ２マスク（導波路パターン形成用ＳｉＯ２膜）を除去し、リッジ構造６を、例えば紫外線硬化樹脂などの絶縁体１１で埋め込んだ後、上述の第２実施形態の場合と同様に、上部及び下部に電流注入用の電極８，９を形成し、アレー状にへき開後、素子両端面に必要に応じて無反射膜又は高反射膜（ここでは両端面とも無反射膜１２，１３）を形成する。
　なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。
　また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。
［第４実施形態］
　次に、第４実施形態にかかる半導体発光素子及びその製造方法について、図６を参照しながら説明する。
　本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のものと同一の層構造を有する活性層３を備える面発光レーザ（ＶＣＳＥＬ；Vertical Cavity Surface Emitting LASER；垂直共振器型面発光レーザ）である。
　本面発光レーザは、図６に示すように、ｎ型ＧａＡｓ基板１上に、基板１側から順に、下部半導体多層膜反射鏡１５（ここではｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡）、上述の第２実施形態及びその変形例のものと同一の層構造を有する活性層（量子ドット活性層）３、電流狭窄層１６［ここではＡｌＡｓ層を酸化させたＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる電流狭窄部を有するｐ型ＡｌＡｓ電流狭窄層］、上部半導体多層膜反射鏡１７（ここではｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡）、ｐ型コンタクト層５（ここではｐ型ＧａＡｓコンタクト層）を積層させた構造になっている。なお、図６では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。
　また、活性層３の直上までをエッチングして形成されたメサ構造１８を有する。
　さらに、ｐ型ＡｌＡｓ電流狭窄層１６、ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７及びｐ型ＧａＡｓコンタクト層５を含むメサ構造１８が、例えば紫外線硬化樹脂などの絶縁体１９で埋め込まれている。
　そして、ｐ型ＧａＡｓコンタクト層５上に、上部電極（ｐ側電極）８が形成されており、ｎ型ＧａＡｓ基板１の裏面側に下部電極（ｎ側電極）９が形成されている。
　ここで、活性層３は、上述の第２実施形態及びその変形例のものと同様に構成される。
　また、活性層３を上下で挟み込むように、ｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５及びｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７が設けられており、これにより、共振器構造が形成されている。
　次に、本実施形態にかかる半導体発光素子（面発光レーザ）の製造方法について、図６を参照しながら説明する。
　なお、各半導体層の成長には、上述の第２実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
　まず、ｎ－ＧａＡｓ基板１上にｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５を形成する（図６参照）。
　次いで、ｎ－ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、上述の第２実施形態の場合と同様に、活性層（量子ドット活性層）３を形成する（図６参照）。
　つまり、ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、ｉ－ＧａＡｓ下部障壁層３１を形成する（図６参照）。
　次に、ＧａＡｓ下部障壁層３１上に、ＩｎＡｓ量子ドット３２を形成した後、ｉ－ＩｎＧａＡｓ歪緩和層３３をＩｎＡｓ量子ドット３２の側面を覆うように形成する（図６参照）。次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにして、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する。そして、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上にｉ－ＧａＩｎＮＡｓ上部障壁層３４を形成する（図６参照）。
　これにより、ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４からなる１層目の量子ドット層３０が形成される（図６参照）。
　以後、上述のＧａＡｓ下部障壁層３１を形成する工程、ＩｎＡｓ量子ドット３２を形成する工程、ＩｎＧａＡｓ歪緩和層３３を形成する工程及びＧａＩｎＮＡｓ上部障壁層３４を形成する工程を、例えば、９回繰り返し、１０層の量子ドット層を有する多層積層構造の活性層３を形成する（図６参照）。
　その後、１０層目の量子ドット層３０の最上層となるｉ－ＧａＩｎＮＡｓ上部障壁層３４上に、ｉ－ＧａＡｓ障壁層３５を形成する。
　なお、このようにして活性層３を形成する際に、活性層３の中心に定在波の腹がくるように、活性層３に含まれる最上層のＧａＡｓ層３１又は最下層のＧａＡｓ層３５の厚さを調節したり、活性層３の上側又は下側に別にＡｌＧａＡｓ層を入れて調整したりするのが好ましい。
　その後、活性層３上に、ｐ－ＡｌＡｓ電流狭窄層１６、ｐ－ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７、ｐ－ＧａＡｓコンタクト層５を順に積層する。なお、抵抗を下げるためには、ｐ－ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７として、例えばｐ－ＧａＡｓ／Ａｌ０．９Ｇａ０．１Ａｓ多層膜反射鏡を用いるのが好ましい。また、この点を考慮せずに、上部半導体多層膜反射鏡１７として、ｐ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡を用いても良い。
　次に、通常のフォトリソグラフィ技術及びエッチング技術を用いて、ＧａＡｓコンタクト層５からＡｌＡｓ電流狭窄層１６までを除去し、活性層３の表面を露出させて、メサ構造１８を形成する。
　次いで、ＡｌＡｓ電流狭窄層１６に電流狭窄構造を形成する。ここでは、例えば自然酸化法によって、ＡｌＡｓを酸化させて、メサ構造１８の側面近傍にＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる電流狭窄部１６Ａを有するｐ型ＡｌＡｓ電流狭窄層１６を形成する。
　その後、メサ構造１８を、例えば紫外線硬化樹脂などの絶縁体１９で埋め込んだ後、上部及び下部に電流注入用の電極８，９を形成して面発光レーザ構造とする。
　なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。
　また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。
　なお、上述の実施形態では、酸化膜を用いた電流狭窄構造を有する面発光レーザを例に挙げて説明しているが、これに限られるものではなく、本発明は種々の構造の面発光レーザに適用することが可能である。
［第５実施形態］
　次に、第５実施形態にかかる半導体発光素子及びその製造方法について、図７（Ａ），図７（Ｂ）を参照しながら説明する。
　本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のものに対し、図７（Ａ），図７（Ｂ）に示すように、層構造内に回折格子層２０が形成されている点が異なる。また、本実施形態では、ｐ型ＧａＡｓ基板１Ａ上に形成されており、活性層３Ａがｐ型ドープＧａＩｎＮＡｓ上部障壁層３４Ａを備える点も異なる。
　つまり、本半導体発光素子は、半導体積層構造の内部に回折格子２０を含む屈折率結合型量子ドット半導体発光素子（ここでは屈折率結合型量子ドットＤＦＢレーザ）であって、図７（Ａ），図７（Ｂ）に示すように、ｐ型ＧａＡｓ基板１Ａ（ｐ型導電性基板）上に、ｐ型ＡｌＧａＡｓ下部クラッド層２Ａ、上述の第２実施形態及びその変形例のものとｐ型ＧａＩｎＮＡｓ上部障壁層３４Ａを用いている点を除いて同一の層構造を有する活性層（量子ドット活性層）３Ａ、回折格子層２０（例えばｎ型ＩｎＧａＰ回折格子を含むｎ型ＧａＡｓガイド層）、ｎ型ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ型ＧａＡｓコンタクト層５Ａを順に積層させた構造になっている。なお、図７（Ａ），図７（Ｂ）では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。
　また、本量子ドット半導体発光素子は、図７（Ｂ）に示すように、ｎ型ＧａＡｓコンタクト層５Ａ、ｎ型ＡｌＧａＡｓ上部クラッド層４Ａ及び回折格子層２０を含むリッジ構造６Ａ（ストライプ構造；ストライプ状のメサ構造）を有するリッジ導波路型量子ドット半導体発光素子（リッジ導波路型量子ドットＤＦＢレーザ）として構成される。
　また、リッジ構造６Ａの両側方（両脇）で活性層３Ａの上面が露出した構造になっている。つまり、活性層３Ａは、ｐ型ＧａＡｓ基板１Ａの端面まで延びている。
　このように、活性層３Ａが露出するように、リッジ構造６Ａが形成されているため、横基本モードの回折格子への結合定数が大きくなり、横高次モードが抑制される効果がある。
　ここで、活性層３Ａは、一部にｐ型不純物が含まれており、発光波長が１．３μｍであるＩｎＡｓ量子ドット活性層である。つまり、活性層３Ａは、図７（Ｂ）に示すように、ｉ－ＧａＡｓ下部障壁層３１（バリア層）、ＩｎＡｓ量子ドット３２（ウェッティング層を含む）、ＩｎＡｓ量子ドット３２の側面が覆われるように形成されたｉ－ＩｎＧａＡｓ歪緩和層３３（サイドバリア層）、及び、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４（バリア層；ｐ型ドープ層）を、複数回（ここでは１０回）繰り返した積層構造になっている。なお、活性層３Ａにおける積層数は、これに限られるものではなく、例えば半導体発光素子の使用目的によって積層数を変えることもできる。
　なお、活性層３Ａの構成はこれに限られるものではない。ここでは、活性層３Ａを、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを有するものとして構成しているが、これに限られるものではなく、例えば、活性層３Ａを構成する量子ドット（ウェッティング層を含む）、下部障壁層、歪緩和層の少なくとも１つをｐ型不純物がドープされたもの（ｐ型量子ドット活性層）として構成しても良いし、上述の第２実施形態及びその変形例のように、ｐ型不純物がドーピングされていないアンドープの量子ドット活性層として構成しても良い。
　このように、本実施形態では、活性層３Ａをｐ型量子ドット活性層としており、その下側に形成される下部クラッド層２Ａがｐ型ＡｌＧａＡｓからなり、リッジ構造６Ａに含まれる上部クラッド層４Ａがｎ型ＡｌＧａＡｓからなるため、ｐｎヘテロ接合の面積が小さいリッジ構造（リッジ導波路）６Ａを形成することができ、静電容量が小さいリッジ導波路型量子ドット半導体発光素子を作製することができる。
　また、図７（Ａ），図７（Ｂ）に示すように、素子の表面にはＳｉＯ２からなる絶縁層（ＳｉＯ２膜）７及び上部電極（ｎ側電極）８が形成されており、素子の裏面には下部電極（ｐ側電極）９が形成されている。
　また、素子の共振器構造としては設計によって種々の構造をとりうるが、例えば前端面に無反射コーティング、後端面に高反射コーティングを施した構造にすれば良い。
　なお、その他の構成は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　次に、本実施形態にかかる半導体発光素子の製造方法について、図７（Ａ），図７（Ｂ）を参照しながら説明する。
　なお、各半導体層の成長には、上述の第２実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
　まず、ｐ－ＧａＡｓ基板１Ａ（ｐ型導電性基板）上にｐ－ＡｌＧａＡｓ下部クラッド層２Ａを形成する。
　次いで、ＡｌＧａＡｓ下部クラッド層２Ａ上に、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを形成する点を除いて上述の第２実施形態及びその変形例の場合と同様に、活性層（量子ドット活性層）３Ａを形成する。
　つまり、ＡｌＧａＡｓ下部クラッド層２Ａ上に、発光波長が１．３μｍであるＩｎＡｓ量子ドット活性層３Ａ［ｉ－ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２（ウェッティング層を含む）、ｉ－ＩｎＧａＡｓ歪緩和層３３、及び、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを、例えば１０回繰り返して積層してなる；図７（Ｂ）参照］を順に積層させる。
　次いで、活性層３Ａ上に回折格子層２０を形成する。例えば、回折格子層２０として、ＧａＡｓガイド層の内部に、ＧａＡｓに格子整合するＩｎＧａＰからなる細線状のＩｎＧａＰ回折格子が光の進行方向に沿って周期的に設けられた回折格子層を形成する。
　次に、回折格子層２０上に、ｎ－ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ－ＧａＡｓコンタクト層５Ａを順に積層させる。
　その後、ＳｉＯ２膜を成膜し、例えばフォトリソグラフィ技術を用いてＳｉＯ２膜上にリッジ導波路パターンを形成する。
　そして、このリッジ導波路パターンを形成されたＳｉＯ２膜をマスクとして用い、例えば塩素系ドライエッチングによって、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０にパターンを転写して（即ち、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０のＳｉＯ２マスクで覆われていない部分を除去して）、活性層３Ａを露出させる。これにより、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０を含むリッジ構造６Ａが形成される。
　その後、ＳｉＯ２マスクを除去し、リッジ構造６Ａが覆われるようにＳｉＯ２パッシベーション膜（ＳｉＯ２膜）を成膜する。次いで、上部及び下部に電流注入用の電極８，９を形成する。また、アレー状にへき開後、端面コーティングを施す。例えば、前端面に無反射コーティング、後端面に高反射コーティングを施せば良い。
　なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。
　また、活性層３Ａを、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３Ａのモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。
　なお、上述の実施形態では、回折格子層２０は、活性層３Ａの上側、即ち、活性層３Ａと上部クラッド層４Ａとの間に設けられているが、層構造内に回折格子層が組み込まれた構造であれば良い。例えば、回折格子層を活性層３Ａの下側、即ち、活性層３Ａと下部クラッド層２Ａとの間に設けても良い。このように、本発明は、回折格子を形成するための埋め込み成長を含む複数回の結晶成長によって作製されるレーザ構造にも適用することができる。
　また、上述の実施形態では、回折格子層２０によってリッジ底面が形成され、リッジ構造６Ａの両側方で活性層３Ａが露出するようにしているが［図７（Ｂ）参照］、これに限られるものではなく、例えば、回折格子層の途中でリッジ底面が形成され、リッジ構造の両側方で回折格子層（光ガイド層）が露出するようにしても良い。但し、この場合、回折格子がリッジ構造の外側にも存在することになり、横高次モードに対しても結合しやすくなるため、横高次モードの存在にも留意する必要がある。
　また、上述の実施形態において、回折格子層２０に備えられる回折格子をλ／４波長シフトを有するものとして構成しても良い。
　また、上述の実施形態では、回折格子を有する分布帰還形レーザ［ＤＦＢ（Distributed Feed-Back）レーザ］として構成する場合を例に挙げて説明しているが、これに限られるものではなく、回折格子を有する分布反射形レーザ［ＤＢＲ（Distributed BraggReflector）レーザ］として構成することもできる。
　また、上述の実施形態において、リッジ構造の側面近傍に電流狭窄部［例えばＡｌＡｓ層を酸化させたＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる］を有するｎ型ＡｌＡｓ電流狭窄層（又はｎ型ＡｌＧａＡｓ電流狭窄層）を備えるものとして構成しても良い。これにより、コンタクト抵抗を低下させずにしきい値電流を低下させた半導体発光素子（屈折率結合ＤＦＢレーザ）を実現することができる。
　また、上述の実施形態では、ｐ型導電性基板上に形成したものを例に説明しているが、これに限られるものではなく、例えばｎ型導電性基板や高抵抗基板上に形成しても良い。例えば高抵抗基板上に形成された横電流注入型半導体発光素子（横電流注入型半導体レーザ）として構成することも可能である。
　ここで、横電流注入型半導体発光素子は、例えば図８に示すように、高抵抗ＧａＡｓ基板１Ｂ上に、ｐ－ＡｌＧａＡｓ下部クラッド層２Ａ、ｐ－ＧａＡｓコンタクト層２１、量子ドット活性層３Ａ、回折格子層２０、ｎ－ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ－ＧａＡｓコンタクト層５Ａを順に積層した構造を備え、回折格子層２０、ｎ－ＡｌＧａＡｓ上部クラッド層４Ａ及びｎ－ＧａＡｓコンタクト層５Ａを含むリッジ構造６Ａを有し、素子の表面にＳｉＯ２からなる絶縁層（ＳｉＯ２膜）７、ｎ側電極８、ｐ側電極９が形成されている。なお、図８では、上述の実施形態のもの［図７（Ａ），図７（Ｂ）参照］と同一のものには同一の符号を付している。
　つまり、上述の実施形態の構成［図７（Ａ），図７（Ｂ）参照］に対し、高抵抗ＧａＡｓ基板１Ｂを用い、高抵抗ＧａＡｓ基板１Ｂ及びｐ－ＡｌＧａＡｓ下部クラッド層２Ａを延ばし、ｐ－ＡｌＧａＡｓ下部クラッド層２Ａと量子ドット活性層３Ａとの間にｐ－ＧａＡｓコンタクト層２１を設け、このｐ－ＧａＡｓコンタクト層２１上にｐ側電極９を設けたものとして構成される。
　なお、ここでは、上述の第５実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第１実施形態、第２実施形態の変形例として構成することもできる。
［その他］
　なお、上述の各実施形態及びその変形例では、半導体発光素子として、半導体レーザを例に挙げて説明しているが、例えば半導体光増幅器などの半導体発光素子に本発明を適用することもできる。
　また、例えば図９に示すように、上述の各実施形態及びその変形例の半導体発光素子４０は、例えばレンズ４１などの他の素子とともに実装されて光モジュール４２が構成される。
　このような光モジュール４２には、光軸上に配置されたレンズ４１を介して外部へ光を取り出すことができるように、例えば光ファイバ４３が接続される。なお、光モジュール４２は、光ファイバ４３が実装されたものとして構成しても良いし、光ファイバ接続のためのコネクタが実装されたものとして構成しても良い。
　このようにして、量子ドット３２へのキャリアの注入効率が高められた半導体発光素子４０を備える光モジュール４２を実現することができる。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える光モジュール４２を実現することができる。例えば、高速直接変調レーザを備え、高注入効率で高速変調した光信号を出力しうる光モジュールを実現することができる。
　また、このように構成される光モジュール４２は、例えば図９に示すように、駆動回路（電子回路）４４と組み合わせて実装され、光通信用の送信装置４５が構成される。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える送信装置４５を実現することができる。例えば、高速直接変調レーザを備え、高速変調信号を送信しうる送信装置を実現することができる。
　さらに、このように構成される送信装置４５は、図１０に示すように、受信装置４６と組み合わせて、光通信システム４７を構成することができる。つまり、上記の送信装置４５に光伝送路４８（例えば光ファイバ伝送路）を介して接続された受信装置４６と、これらの制御装置４９，５０とを備える光通信システム４７を実現することができる。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える光通信システム４７を実現することができる。例えば、高速直接変調レーザを備え、高速変調光信号を送受信しうる光通信システムを実現することができる。
　また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

Claims (20)

  1. 　ＧａＡｓ基板と、
    　前記ＧａＡｓ基板上に設けられた活性層とを備え、
    　前記活性層は、
    　前記ＧａＡｓ基板と格子整合した下部障壁層と、
    　前記下部障壁層上に形成された量子ドットと、
    　前記量子ドットの側面を覆う歪緩和層と、
    　前記量子ドットの上部に接する上部障壁層とを備え、
    　前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
  2. 　ＧａＡｓ基板と、
    　前記ＧａＡｓ基板上に設けられた活性層とを備え、
    　前記活性層は、
    　前記ＧａＡｓ基板と格子整合した下部障壁層と、
    　前記下部障壁層上に形成された量子ドットと、
    　前記量子ドットの側面を覆う歪緩和層と、
    　前記量子ドットの上部に接する上部障壁層とを備え、
    　前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
  3. 　前記上部障壁層は、バンドギャップが前記下部障壁層よりも小さいことを特徴とする、請求項１又は２記載の半導体発光素子。
  4. 　前記活性層は、前記下部障壁層、前記量子ドット、前記歪緩和層及び前記上部障壁層を繰り返し積層した構造になっていることを特徴とする、請求項１～３のいずれか１項に記載の半導体発光素子。
  5. 　前記積層構造に含まれる一の量子ドット上に形成される前記上部障壁層及び前記下部障壁層の合計の厚さが、前記一の量子ドットの歪みによって生じる歪みを緩和しうる厚さになっていることを特徴とする、請求項４記載の半導体発光素子。
  6. 　前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＩｎＮＡｓであることを特徴とする、請求項１～５のいずれか１項に記載の半導体発光素子。
  7. 　前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＮＡｓであることを特徴とする、請求項２～５のいずれか１項に記載の半導体発光素子。
  8. 　前記下部障壁層は、ＧａＡｓ層であることを特徴とする、請求項１～７のいずれか１項に記載の半導体発光素子。
  9. 　前記歪緩和層は、前記ＧａＡｓ基板よりも格子定数が大きいことを特徴とする、請求項１～８のいずれか１項に記載の半導体発光素子。
  10. 　前記歪緩和層は、ＩｎＧａＡｓ層であることを特徴とする、請求項１～９のいずれか１項に記載の半導体発光素子。
  11. 　前記量子ドットは、ＩｎＡｓ量子ドットであることを特徴とする、請求項１～１０のいずれか１項に記載の半導体発光素子。
  12. 　請求項１～１１のいずれか１項に記載の半導体発光素子を備えることを特徴とする光モジュール。
  13. 　請求項１２記載の光モジュールを備えることを特徴とする送信装置。
  14. 　請求項１３記載の送信装置と、
    　前記送信装置に光伝送路を介して接続された受信装置とを備えることを特徴とする光通信システム。
  15. 　ＧａＡｓ基板上に下部クラッド層を形成し、
    　前記下部クラッド層上に下部障壁層を形成し、
    　前記下部障壁層上に量子ドットを形成し、
    　前記量子ドットの側面を覆うように歪緩和層を形成し、
    　前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
    　前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
  16. 　ＧａＡｓ基板上に下部クラッド層を形成し、
    　前記下部クラッド層上に下部障壁層を形成し、
    　前記下部障壁層上に量子ドットを形成し、
    　前記量子ドットの側面を覆うように歪緩和層を形成し、
    　前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
    　前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
  17. 　前記上部障壁層として、バンドギャップが前記下部障壁層よりも小さい上部障壁層を形成することを特徴とする、請求項１５又は１６記載の半導体発光素子の製造方法。
  18. 　前記上部障壁層を形成した後、前記上部クラッド層を形成する前に、前記下部障壁層を形成する工程、前記量子ドットを形成する工程、前記歪緩和層を形成する工程及び前記上部障壁層を形成する工程を少なくとも１回繰り返すことを特徴とする、請求項１５～１７のいずれか１項に記載の半導体発光素子の製造方法。
  19. 　前記上部障壁層として、ＧａＩｎＮＡｓ層を形成することを特徴とする、請求項１５～１８のいずれか１項に記載の半導体発光素子の製造方法。
  20. 　前記上部障壁層として、ＧａＮＡｓ層を形成することを特徴とする、請求項１６～１８のいずれか１項に記載の半導体発光素子の製造方法。
PCT/JP2008/055114 2008-03-19 2008-03-19 半導体発光素子及びその製造方法 WO2009116153A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010503706A JP5182363B2 (ja) 2008-03-19 2008-03-19 半導体発光素子及びその製造方法
PCT/JP2008/055114 WO2009116153A1 (ja) 2008-03-19 2008-03-19 半導体発光素子及びその製造方法
US12/877,624 US8304757B2 (en) 2008-03-19 2010-09-08 Semiconductor light-emitting device, optical module, transmitter, and optical communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/055114 WO2009116153A1 (ja) 2008-03-19 2008-03-19 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/877,624 Continuation US8304757B2 (en) 2008-03-19 2010-09-08 Semiconductor light-emitting device, optical module, transmitter, and optical communication system

Publications (1)

Publication Number Publication Date
WO2009116153A1 true WO2009116153A1 (ja) 2009-09-24

Family

ID=41090575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/055114 WO2009116153A1 (ja) 2008-03-19 2008-03-19 半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (1) US8304757B2 (ja)
JP (1) JP5182363B2 (ja)
WO (1) WO2009116153A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046004A1 (ja) * 2009-10-13 2011-04-21 株式会社Ｑｄレーザ 光送受信装置
JP2012191075A (ja) * 2011-03-11 2012-10-04 National Institute Of Information & Communication Technology 多光周波数発生光源

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201213673D0 (en) 2012-08-01 2012-09-12 Ucl Business Plc Semiconductor device and fabrication method
JP6001446B2 (ja) * 2012-12-28 2016-10-05 株式会社東芝 半導体発光素子及びその製造方法
KR20180040038A (ko) * 2016-10-11 2018-04-19 삼성전자주식회사 양자점 발광 소자 및 이를 포함하는 광학 장치
US10921519B2 (en) * 2017-09-12 2021-02-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Deterministic frequency tuning of quantum dots in photonic crystal membranes using micro-laser processing
US20210408324A1 (en) * 2020-06-26 2021-12-30 Board Of Regents, The University Of Texas System Enhanced room temperature mid-ir leds with integrated semiconductor 'metals'
CN117134195B (zh) * 2023-10-26 2024-03-08 湖南汇思光电科技有限公司 一种用于粗波分复用的啁啾量子点光放大器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022278A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体量子ドット素子及びその製造方法
JP2004111710A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 量子光半導体装置
JP2008047684A (ja) * 2006-08-15 2008-02-28 Fujitsu Ltd 半導体発光素子、その製造方法および半導体発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166320A (en) * 1998-03-19 2000-12-26 Toyota Jidosha Kabushiki Kaisha Tandem solar cell
JP4651759B2 (ja) 1998-12-25 2011-03-16 富士通株式会社 量子ドットを備えた素子
GB2388957A (en) * 2002-05-24 2003-11-26 Imp College Innovations Ltd Quantum dots for extended wavelength operation
US6765238B2 (en) * 2002-09-12 2004-07-20 Agilent Technologies, Inc. Material systems for semiconductor tunnel-junction structures
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TWI285436B (en) * 2005-12-30 2007-08-11 Ind Tech Res Inst Solar cell with superlattice structure and fabricating method thereof
US7800805B2 (en) * 2006-07-24 2010-09-21 Ricoh Company, Limited Optical Scanning apparatus and image forming apparatus
JP2008047384A (ja) * 2006-08-14 2008-02-28 Ichikoh Ind Ltd 車両用灯具
JP4861112B2 (ja) * 2006-09-27 2012-01-25 富士通株式会社 光半導体装置及びその製造方法
JP4947778B2 (ja) * 2006-12-27 2012-06-06 富士通株式会社 光半導体素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022278A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体量子ドット素子及びその製造方法
JP2004111710A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 量子光半導体装置
JP2008047684A (ja) * 2006-08-15 2008-02-28 Fujitsu Ltd 半導体発光素子、その製造方法および半導体発光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
REI HASHIMOTO ET AL.: "MOCVD-ho ni yori Sakusei shita GaAs Kibanjo GaInNAs Umekomi InAs Ryoshi Dot Laser no 1.3pm-tai Shitsuon Renzoku Hasshin", IEICE TECHNICAL REPORT, vol. 107, no. 124, 29 June 2007 (2007-06-29), pages 23 - 28 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046004A1 (ja) * 2009-10-13 2011-04-21 株式会社Ｑｄレーザ 光送受信装置
JP2012191075A (ja) * 2011-03-11 2012-10-04 National Institute Of Information & Communication Technology 多光周波数発生光源

Also Published As

Publication number Publication date
US8304757B2 (en) 2012-11-06
JPWO2009116153A1 (ja) 2011-07-21
US20110006282A1 (en) 2011-01-13
JP5182363B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
US8340148B2 (en) Surface-emission laser devices, surface-emission laser array having the same, electrophotographic system and optical communication system
JP5182363B2 (ja) 半導体発光素子及びその製造方法
JP4594814B2 (ja) フォトニック結晶レーザ、フォトニック結晶レーザの製造方法、面発光レーザアレイ、光伝送システム、及び書き込みシステム
JP4937673B2 (ja) 半導体発光素子、その製造方法および半導体発光装置
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP4922036B2 (ja) 量子ドット半導体デバイス
JP4983790B2 (ja) 光半導体装置とその製造方法
JP2005072338A (ja) 光半導体装置及びその製造方法
JP4861112B2 (ja) 光半導体装置及びその製造方法
US20070153856A1 (en) Semiconductor laser device
US8687269B2 (en) Opto-electronic device
US8483252B2 (en) Semiconductor light emitting device and fabrication method for semiconductor light emitting device
JP2019009196A (ja) 半導体レーザ
US8729526B2 (en) Optical semiconductor device and method of manufacturing optical semiconductor device
JP5381692B2 (ja) 半導体発光素子
JP2009260093A (ja) 光半導体装置
JP2010212664A (ja) 半導体レーザとその製造方法
CN113745960A (zh) 一种光子晶体面发射激光器及其制作方法
US20230021415A1 (en) Manufacturing Method for Semiconductor Device
JP2019102581A (ja) 光半導体集積装置、光半導体集積装置の製造方法および光通信システム
JP2009244648A (ja) 光変調器、その製造方法、光集積素子およびその製造方法
JP2022015036A (ja) 半導体レーザ
JP2010109237A (ja) 光位相制御素子および半導体発光素子
JP2005317659A (ja) 集積型半導体光デバイス及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08722489

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010503706

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08722489

Country of ref document: EP

Kind code of ref document: A1