JPH10303408A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10303408A JPH10303408A JP11234197A JP11234197A JPH10303408A JP H10303408 A JPH10303408 A JP H10303408A JP 11234197 A JP11234197 A JP 11234197A JP 11234197 A JP11234197 A JP 11234197A JP H10303408 A JPH10303408 A JP H10303408A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum
- tsr
- quantum box
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置に関し、ＴＳＲ量子ドットに注入
された電子が必ず量子箱を通過する構造をもった単一電
子トランジスタを含む半導体装置を実現しようとする。 【解決手段】 ＴＳＲ凹所形成層１２に形成された正四
面体凹所であるＴＳＲ凹所１２Ａ内に形成されたバリヤ
層１３と井戸層１４と井戸層１４に連なってＴＳＲ凹所
１２Ａの底に生成された量子箱１４Ａとバリヤ層１５と
からなる量子井戸構造と、バリヤ層１５の表面に形成さ
れ電子供給層として働く電子濃度制御用不純物注入部分
２１と、電子濃度制御用不純物注入部分２１上のキャッ
プ層１７の表面に形成された電子濃度制御電極４３と、
量子箱１４Ａ上のキャップ層１７の表面に形成されたソ
ース電極４１及びソース電極４１から注入されるキャリ
ヤが量子箱１４Ａを介して流入するドレイン電極４２と
を備える。
された電子が必ず量子箱を通過する構造をもった単一電
子トランジスタを含む半導体装置を実現しようとする。 【解決手段】 ＴＳＲ凹所形成層１２に形成された正四
面体凹所であるＴＳＲ凹所１２Ａ内に形成されたバリヤ
層１３と井戸層１４と井戸層１４に連なってＴＳＲ凹所
１２Ａの底に生成された量子箱１４Ａとバリヤ層１５と
からなる量子井戸構造と、バリヤ層１５の表面に形成さ
れ電子供給層として働く電子濃度制御用不純物注入部分
２１と、電子濃度制御用不純物注入部分２１上のキャッ
プ層１７の表面に形成された電子濃度制御電極４３と、
量子箱１４Ａ上のキャップ層１７の表面に形成されたソ
ース電極４１及びソース電極４１から注入されるキャリ
ヤが量子箱１４Ａを介して流入するドレイン電極４２と
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電子の波動性に依
る量子効果を利用した単一電子トランジスタからなる半
導体装置の改良に関する。
る量子効果を利用した単一電子トランジスタからなる半
導体装置の改良に関する。
【０００２】現在、シリコンＭＯＳＦＥＴ（ｍｅｔａｌ
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌ
ｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）や化合物半
導体ＦＥＴなどに於いて、微細化に依る高集積化が進ん
でいるが、その微細化には限界があり、また、微細化に
起因して例えばトンネリングに依るキャリヤの漏れなど
不都合な量子効果が現れることが問題になっている。
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌ
ｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）や化合物半
導体ＦＥＴなどに於いて、微細化に依る高集積化が進ん
でいるが、その微細化には限界があり、また、微細化に
起因して例えばトンネリングに依るキャリヤの漏れなど
不都合な量子効果が現れることが問題になっている。
【０００３】そのような問題を解消する為、電子の波動
性を利用する量子効果デバイスの一種である単一電子ト
ランジスタが注目されている。
性を利用する量子効果デバイスの一種である単一電子ト
ランジスタが注目されている。
【０００４】単一電子トランジスタは、シリコン半導体
や化合物半導体を用いて実現することができ、また、室
温動作が可能であるなど、将来的展望が開けている為、
盛んに研究・開発が行なわれている。
や化合物半導体を用いて実現することができ、また、室
温動作が可能であるなど、将来的展望が開けている為、
盛んに研究・開発が行なわれている。
【０００５】単一電子トランジスタを実用化する為に
は、高集積化が必要であり、大きさが同じで均一性良好
な量子ドットを基板上に多数形成することが必要である
が、この要求については未だ解決しなければならない問
題があり、本発明は、これに応える一手段を提供するこ
とができる。
は、高集積化が必要であり、大きさが同じで均一性良好
な量子ドットを基板上に多数形成することが必要である
が、この要求については未だ解決しなければならない問
題があり、本発明は、これに応える一手段を提供するこ
とができる。
【０００６】
【従来の技術】従来、大きさが同じで均一性良好な量子
ドットを多数形成する手段として、異方性化学エッチン
グに依って基板に形成した正四面体凹所（ｔｅｔｒａｈ
ｅｄｒａｌ−ｓｈａｐｅｄ ｒｅｃｅｓｓｅｓ：ＴＳ
Ｒ）中に量子ドットを形成することが行なわれ、大きさ
が同じで均一性が良いものが得られている（要すれば
「Ｙ．Ｓｕｇｉｙａｍａ，Ｙ．Ｓａｋｕｍａ，Ｓ．Ｍｕ
ｔｏ ａｎｄ Ｎ．Ｙｏｋｏｙａｍａ，“Ｎｏｖｅｌ
ＩｎＧａＡｓ／ＧａＡｓ Ｑｕａｎｔｕｍ ＤｏｔＳｔ
ｒｕｃｔｕｒｅｓ Ｆｏｒｍｅｄ ｉｎ Ｔｅｔｒａｈ
ｅｄｒａｌ−Ｓｈａｐｅｄ Ｒｅｃｅｓｓｅｓ ｏｎ
（１１１）Ｂ ＧａＡｓ Ｓｕｂｓｔｒａｔｅ Ｕｓｉ
ｎｇ Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．Ｖｏｌ．３４ ｐｐ．４３８４−４３８６（１９
９５）」を参照）。
ドットを多数形成する手段として、異方性化学エッチン
グに依って基板に形成した正四面体凹所（ｔｅｔｒａｈ
ｅｄｒａｌ−ｓｈａｐｅｄ ｒｅｃｅｓｓｅｓ：ＴＳ
Ｒ）中に量子ドットを形成することが行なわれ、大きさ
が同じで均一性が良いものが得られている（要すれば
「Ｙ．Ｓｕｇｉｙａｍａ，Ｙ．Ｓａｋｕｍａ，Ｓ．Ｍｕ
ｔｏ ａｎｄ Ｎ．Ｙｏｋｏｙａｍａ，“Ｎｏｖｅｌ
ＩｎＧａＡｓ／ＧａＡｓ Ｑｕａｎｔｕｍ ＤｏｔＳｔ
ｒｕｃｔｕｒｅｓ Ｆｏｒｍｅｄ ｉｎ Ｔｅｔｒａｈ
ｅｄｒａｌ−Ｓｈａｐｅｄ Ｒｅｃｅｓｓｅｓ ｏｎ
（１１１）Ｂ ＧａＡｓ Ｓｕｂｓｔｒａｔｅ Ｕｓｉ
ｎｇ Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．Ｖｏｌ．３４ ｐｐ．４３８４−４３８６（１９
９５）」を参照）。
【０００７】図８はＴＳＲ量子ドットを説明する為の要
部説明図であって、（Ａ）が要部平面、（Ｂ）が要部切
断側面であり、（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿
って切断してある。
部説明図であって、（Ａ）が要部平面、（Ｂ）が要部切
断側面であり、（Ｂ）は（Ａ）に見られる線Ｘ−Ｘに沿
って切断してある。
【０００８】図に於いて、１はＧａＡｓ正四面体凹所形
成層、１Ａは正四面体凹所、２はマスク膜、３は凹所１
Ａ内に形成されたＡｌＡｓバリヤ層、４はＡｌＡｓバリ
ヤ層４上に積層されたＧａＡｓ井戸層、４ＡはＧａＡｓ
量子箱、５はＡｌＡｓバリヤ層をそれぞれ示している。
成層、１Ａは正四面体凹所、２はマスク膜、３は凹所１
Ａ内に形成されたＡｌＡｓバリヤ層、４はＡｌＡｓバリ
ヤ層４上に積層されたＧａＡｓ井戸層、４ＡはＧａＡｓ
量子箱、５はＡｌＡｓバリヤ層をそれぞれ示している。
【０００９】
【発明が解決しようとする課題】ＴＳＲ量子ドットは、
大きさが同じで均一性も良好であるが、結晶の成長過程
に於いて、量子箱４Ａのみでなく、それに連なって凹所
１Ａの斜面上に井戸層４が形成される。
大きさが同じで均一性も良好であるが、結晶の成長過程
に於いて、量子箱４Ａのみでなく、それに連なって凹所
１Ａの斜面上に井戸層４が形成される。
【００１０】このようなＴＳＲ量子ドットをそのまま用
いて単一電子トランジスタを作製した場合、電子は図８
に実線で示した方向には流れず、破線で示した方向に流
れる場合がある。
いて単一電子トランジスタを作製した場合、電子は図８
に実線で示した方向には流れず、破線で示した方向に流
れる場合がある。
【００１１】通常、単一電子トランジスタは、基本的に
ソース、ドレイン、アイランド（量子箱）で構成され、
ソースから出た電子はアイランドに入るのであるが、電
子が入るとアイランドのポテンシャルは上昇するから次
の電子は入れない。
ソース、ドレイン、アイランド（量子箱）で構成され、
ソースから出た電子はアイランドに入るのであるが、電
子が入るとアイランドのポテンシャルは上昇するから次
の電子は入れない。
【００１２】アイランド中の電子がドレインに出れば、
ソースから次の電子が入れることになり、このようなア
イランドへの電子の出入りは、ゲートに依って制御する
ものである。
ソースから次の電子が入れることになり、このようなア
イランドへの電子の出入りは、ゲートに依って制御する
ものである。
【００１３】ところが、アイランド、即ち、図８に見ら
れる量子箱４Ａに電子が入ったことで、最早、ソースか
ら電子を注入できない状態になっても、電子は井戸層４
及びバリヤ層３をトンネリングして通過できるので、単
一電子トランジスタとして作用しないものになってしま
う。
れる量子箱４Ａに電子が入ったことで、最早、ソースか
ら電子を注入できない状態になっても、電子は井戸層４
及びバリヤ層３をトンネリングして通過できるので、単
一電子トランジスタとして作用しないものになってしま
う。
【００１４】本発明は、ＴＳＲ量子ドットに注入された
電子が必ず量子箱を通過する構造をもった単一電子トラ
ンジスタを含む半導体装置を実現しようとする。
電子が必ず量子箱を通過する構造をもった単一電子トラ
ンジスタを含む半導体装置を実現しようとする。
【００１５】
【課題を解決するための手段】図１は本発明の原理を説
明する為の単一電子トランジスタを含む半導体装置を表
す要部切断側面図である。
明する為の単一電子トランジスタを含む半導体装置を表
す要部切断側面図である。
【００１６】図に於いて、１０は基板、１１はドレイン
層、１２はＴＳＲ凹所形成層、１２ＡはＴＳＲ凹所、１
３はバリヤ層、１４は井戸層、１４Ａは量子箱、１５は
バリヤ層、１６はバリヤ層、１７はキャップ層、２１は
不純物注入部分（電子濃度制御用）、２２は不純物注入
部分（ソース用）、３１はＴＳＲ凹所形成用マスク、３
２は保護絶縁膜、４１はソース電極、４２はドレイン電
極、４３は電子濃度制御電極をそれぞれ示している。
層、１２はＴＳＲ凹所形成層、１２ＡはＴＳＲ凹所、１
３はバリヤ層、１４は井戸層、１４Ａは量子箱、１５は
バリヤ層、１６はバリヤ層、１７はキャップ層、２１は
不純物注入部分（電子濃度制御用）、２２は不純物注入
部分（ソース用）、３１はＴＳＲ凹所形成用マスク、３
２は保護絶縁膜、４１はソース電極、４２はドレイン電
極、４３は電子濃度制御電極をそれぞれ示している。
【００１７】図示の半導体装置では、バリヤ層１３、井
戸層１４、バリヤ層１５で量子井戸を構成し、表面側の
バリヤ層１５の表面にはｎ型不純物をイオン注入して電
子供給層として作用する不純物注入部分２１を形成し、
井戸層１４に二次元電子ガス層を生成させる。
戸層１４、バリヤ層１５で量子井戸を構成し、表面側の
バリヤ層１５の表面にはｎ型不純物をイオン注入して電
子供給層として作用する不純物注入部分２１を形成し、
井戸層１４に二次元電子ガス層を生成させる。
【００１８】井戸層１４は極めて薄いので、そこでのエ
ネルギ準位は、量子箱１４Ａに於けるエネルギ準位に比
較して高く、従って、井戸層１４に生成される二次元電
子ガスは量子箱１４Ａに流れ込むことになる。
ネルギ準位は、量子箱１４Ａに於けるエネルギ準位に比
較して高く、従って、井戸層１４に生成される二次元電
子ガスは量子箱１４Ａに流れ込むことになる。
【００１９】すると、量子箱１４Ａのポテンシャルは上
昇し、ソース電極４１及びドレイン電極４２間に電圧を
印加しても電子は流れ難い状態となり、そこで、電子供
給層である不純物注入部分２１の上方に形成された電子
濃度制御電極４３に正電圧を印加した場合、量子箱１４
Ａに蓄積されていた電子は井戸層１４の方に流れる。
昇し、ソース電極４１及びドレイン電極４２間に電圧を
印加しても電子は流れ難い状態となり、そこで、電子供
給層である不純物注入部分２１の上方に形成された電子
濃度制御電極４３に正電圧を印加した場合、量子箱１４
Ａに蓄積されていた電子は井戸層１４の方に流れる。
【００２０】この状態になると、量子箱１４Ａのポテン
シャルは低下し、ソース側から電子が量子箱１４Ａに入
ることができ、そして、電子が量子箱１４Ａに入ること
で、そこでのポテンシャルは再び上昇する。
シャルは低下し、ソース側から電子が量子箱１４Ａに入
ることができ、そして、電子が量子箱１４Ａに入ること
で、そこでのポテンシャルは再び上昇する。
【００２１】然しながら、電子濃度制御電極４３に於け
る印加電圧が一定であるから、井戸層１４に流れ込むこ
とができる電子には限度があり、量子箱１４Ａに入って
いた電子はドレイン側に流れる。
る印加電圧が一定であるから、井戸層１４に流れ込むこ
とができる電子には限度があり、量子箱１４Ａに入って
いた電子はドレイン側に流れる。
【００２２】即ち、井戸層１４に入ることができる電子
の量は、電子濃度制御電極４３に印加する電圧で制御す
ることが可能であり、従って、井戸層１４を量子箱１４
Ａに電子を出入りさせる為のゲートとして作用させる単
一電子トランジスタが実現される。
の量は、電子濃度制御電極４３に印加する電圧で制御す
ることが可能であり、従って、井戸層１４を量子箱１４
Ａに電子を出入りさせる為のゲートとして作用させる単
一電子トランジスタが実現される。
【００２３】また、井戸層１４は、電子が流れ込むこと
で負に帯電する為、電子がソース側からドレイン側に流
れる際、電子にとってバリヤの働きをすることになり、
電子が量子箱１４Ａを通らずに井戸層１４を通過し、単
一電子トランジスタの作用をしないなどのおそれもな
い。
で負に帯電する為、電子がソース側からドレイン側に流
れる際、電子にとってバリヤの働きをすることになり、
電子が量子箱１４Ａを通らずに井戸層１４を通過し、単
一電子トランジスタの作用をしないなどのおそれもな
い。
【００２４】前記したところから、本発明に依る半導体
装置に於いては、 （１）半導体層（例えばＴＳＲ凹所形成層１２）に形成
された正四面体凹所（例えばＴＳＲ凹所１２Ａ）内に積
層形成された少なくともバリヤ層（例えばバリヤ層１
３）及び井戸層（例えば井戸層１４）及び該井戸層に連
なって該凹所の底に生成された量子箱（例えば量子箱１
４Ａ）及びバリヤ層（例えばバリヤ層１５）からなる量
子井戸構造と、該井戸層の表面側に接するバリヤ層の表
面に形成されキャリヤ供給層として作用するキャリヤ濃
度制御用不純物注入部分（例えば電子濃度制御用不純物
注入部分２１）と、該キャリヤ濃度制御用不純物注入部
分上の半導体層（例えばキャップ層１７）表面に形成さ
れたキャリヤ濃度制御電極（例えば電子濃度制御電極４
３）と、該量子箱上の半導体層（例えばキャップ層１
７）表面に形成されたソース電極（例えばソース電極４
１）及び該ソース電極から注入されるキャリヤが該量子
箱を介して流入するドレイン電極（例えばドレイン電極
４２）とを備えてなることを特徴とするか、又は、
装置に於いては、 （１）半導体層（例えばＴＳＲ凹所形成層１２）に形成
された正四面体凹所（例えばＴＳＲ凹所１２Ａ）内に積
層形成された少なくともバリヤ層（例えばバリヤ層１
３）及び井戸層（例えば井戸層１４）及び該井戸層に連
なって該凹所の底に生成された量子箱（例えば量子箱１
４Ａ）及びバリヤ層（例えばバリヤ層１５）からなる量
子井戸構造と、該井戸層の表面側に接するバリヤ層の表
面に形成されキャリヤ供給層として作用するキャリヤ濃
度制御用不純物注入部分（例えば電子濃度制御用不純物
注入部分２１）と、該キャリヤ濃度制御用不純物注入部
分上の半導体層（例えばキャップ層１７）表面に形成さ
れたキャリヤ濃度制御電極（例えば電子濃度制御電極４
３）と、該量子箱上の半導体層（例えばキャップ層１
７）表面に形成されたソース電極（例えばソース電極４
１）及び該ソース電極から注入されるキャリヤが該量子
箱を介して流入するドレイン電極（例えばドレイン電極
４２）とを備えてなることを特徴とするか、又は、
【００２５】（２）前記（１）に於いて、量子箱上の半
導体層表面に形成されたドレイン電極及び該ドレイン電
極に該量子箱を介してキャリヤを流入させるソース電極
を備えてなることを特徴とする。
導体層表面に形成されたドレイン電極及び該ドレイン電
極に該量子箱を介してキャリヤを流入させるソース電極
を備えてなることを特徴とする。
【００２６】前記手段を採ることに依り、ＴＳＲ量子ド
ットに於ける量子井戸のバリヤ層にはキャリヤ供給層が
設けられ、そのキャリヤ供給層からのキャリヤに依って
井戸層内には二次元キャリヤ・ガスが生成されるので、
それをゲートとして利用することで量子箱へのキャリヤ
の出入りを制御することが可能であり、また、井戸層は
負又は正に帯電しているから、キャリヤがソース側（或
いはドレイン側）からドレイン側（或いはソース側）に
流れる際、キャリヤに対するバリヤとして作用するの
で、ＴＳＲ量子ドットに注入されたキャリヤは必ず量子
箱を通過することになり、従って、確実に動作する単一
キャリヤ・トランジスタで構成された半導体装置が実現
される。
ットに於ける量子井戸のバリヤ層にはキャリヤ供給層が
設けられ、そのキャリヤ供給層からのキャリヤに依って
井戸層内には二次元キャリヤ・ガスが生成されるので、
それをゲートとして利用することで量子箱へのキャリヤ
の出入りを制御することが可能であり、また、井戸層は
負又は正に帯電しているから、キャリヤがソース側（或
いはドレイン側）からドレイン側（或いはソース側）に
流れる際、キャリヤに対するバリヤとして作用するの
で、ＴＳＲ量子ドットに注入されたキャリヤは必ず量子
箱を通過することになり、従って、確実に動作する単一
キャリヤ・トランジスタで構成された半導体装置が実現
される。
【００２７】
【発明の実施の形態】図２乃至図７は図１について説明
した半導体装置を製造する工程を説明する為の工程要所
に於ける半導体装置を表す要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。尚、図１に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
した半導体装置を製造する工程を説明する為の工程要所
に於ける半導体装置を表す要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。尚、図１に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
【００２８】図２（Ａ）参照 ２−（１）面指数が（１１１）ＢであるＧａＡｓ基板１
０を用意する。
０を用意する。
【００２９】図２（Ｂ）参照 ２−（２）有機金属気相成長（ｍｅｔａｌｏｒｇａｎｉ
ｃ ｖａｐｏｒ ｐｈａｓｅｅｐｉｔａｘｙ：ＭＯＶＰ
Ｅ）法を適用することに依り、基板１０上にドレイン層
１１及びＴＳＲ凹所形成層１２を成長させる。
ｃ ｖａｐｏｒ ｐｈａｓｅｅｐｉｔａｘｙ：ＭＯＶＰ
Ｅ）法を適用することに依り、基板１０上にドレイン層
１１及びＴＳＲ凹所形成層１２を成長させる。
【００３０】ここで、成長させた各半導体層に関する主
要なデータを例示すると次の通りである。 ドレイン層１１について 材料：ｎ型ＧａＡｓ 不純物：Ｓｉ 不純物濃度：１×１０18〔cm-3〕 厚さ：２００〔ｎｍ〕 原料ガス：トリメチルガリウム（ＴＭＧａ：Ｇａ（ＣＨ3 ）3 ） アルシン（ＡｓＨ3 ） 成長時の基板温度：６００〔℃〕
要なデータを例示すると次の通りである。 ドレイン層１１について 材料：ｎ型ＧａＡｓ 不純物：Ｓｉ 不純物濃度：１×１０18〔cm-3〕 厚さ：２００〔ｎｍ〕 原料ガス：トリメチルガリウム（ＴＭＧａ：Ｇａ（ＣＨ3 ）3 ） アルシン（ＡｓＨ3 ） 成長時の基板温度：６００〔℃〕
【００３１】
【００３２】図３（Ａ）参照 ３−（１）プラズマ化学気相堆積（ｐｌａｓｍａ ｃｈ
ｅｍｉｃａｌ ｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ）法
を適用することに依り、ＴＳＲ凹所形成層１２上に厚さ
が例えば１００〔ｎｍ〕のＳｉＯ2 膜を形成する。
ｅｍｉｃａｌ ｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ）法
を適用することに依り、ＴＳＲ凹所形成層１２上に厚さ
が例えば１００〔ｎｍ〕のＳｉＯ2 膜を形成する。
【００３３】図３（Ｂ）参照 ３−（２）リソグラフィ技術に於けるレジスト・プロセ
ス、並びに、エッチャントをＮＨ4 Ｆとするウエット・
エッチング法を適用することに依って、ＳｉＯ2 膜に於
けるＴＳＲ凹所形成予定部分に直径が例えば１〔μｍ〕
φである円形の開口３１Ａをもつマスク３１を構成す
る。
ス、並びに、エッチャントをＮＨ4 Ｆとするウエット・
エッチング法を適用することに依って、ＳｉＯ2 膜に於
けるＴＳＲ凹所形成予定部分に直径が例えば１〔μｍ〕
φである円形の開口３１Ａをもつマスク３１を構成す
る。
【００３４】図４（Ａ）参照 ４−（１）１〔％〕Ｂｒ2 エタノール溶液をエッチャン
トとするウエット・エッチング法を適用することに依
り、マスク３１の開口３１Ａ内に表出されているＴＳＲ
凹所形成層１２のエッチングを行なって、内部に三つの
等価な（１１１）Ａ面を斜面として表出させたＴＳＲ凹
所１２Ａを形成する。
トとするウエット・エッチング法を適用することに依
り、マスク３１の開口３１Ａ内に表出されているＴＳＲ
凹所形成層１２のエッチングを行なって、内部に三つの
等価な（１１１）Ａ面を斜面として表出させたＴＳＲ凹
所１２Ａを形成する。
【００３５】図４（Ｂ）参照 ４−（２）ＳｉＯ2 からなるマスク３１を残したまま、
ＭＯＶＰＥ法を適用することに依り、ＴＳＲ凹所１２Ａ
内にバリヤ層１３、井戸層１４、バリヤ層１５を成長さ
せる。尚、井戸層１４を形成することで量子箱１４Ａも
形成される。
ＭＯＶＰＥ法を適用することに依り、ＴＳＲ凹所１２Ａ
内にバリヤ層１３、井戸層１４、バリヤ層１５を成長さ
せる。尚、井戸層１４を形成することで量子箱１４Ａも
形成される。
【００３６】ここで、成長させた各半導体層に関する主
要なデータを例示すると次の通りである。
要なデータを例示すると次の通りである。
【００３７】 バリヤ層１３について 材料：ノンドープＡｌＡｓ 厚さ：８〔ｎｍ〕（（１１１）Ａ面にて） 原料ガス：トリメチルアルミニウム（ＴＭＡｌ：Ａｌ（ＣＨ3 ）3 ） ＡｓＨ3 成長時の基板温度：６００〔℃〕
【００３８】
【００３９】
【００４０】図５（Ａ）参照 ５−（１）ＦＩＢ（ｆｏｃｕｓｅｄ ｉｏｎ ｂｅａ
ｍ）法を適用することに依り、井戸層１４上のバリヤ層
１５に於ける表面のみにＳｉイオンの注入を行って電子
濃度制御用不純物注入部分２１を形成する。
ｍ）法を適用することに依り、井戸層１４上のバリヤ層
１５に於ける表面のみにＳｉイオンの注入を行って電子
濃度制御用不純物注入部分２１を形成する。
【００４１】図５（Ｂ）参照 ５−（２）ＭＯＶＰＥ法を適用することに依り、ＴＳＲ
凹所１２Ａ内のバリヤ層１５上にバリヤ層１６及びキャ
ップ層１７を成長させる。
凹所１２Ａ内のバリヤ層１５上にバリヤ層１６及びキャ
ップ層１７を成長させる。
【００４２】ここで、成長させた各半導体層に関する主
要なデータを例示すると次の通りである。
要なデータを例示すると次の通りである。
【００４３】
【００４４】
【００４５】図６（Ａ）参照 ６−（１）ＦＩＢ法を適用することに依り、量子箱１４
Ａ上のキャップ層１７に於ける表面からバリヤ層１５内
に達するＳｉイオンの注入を行ってソース用不純物注入
部分２２を形成する。
Ａ上のキャップ層１７に於ける表面からバリヤ層１５内
に達するＳｉイオンの注入を行ってソース用不純物注入
部分２２を形成する。
【００４６】図６（Ｂ）参照 ６−（２）リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣＨＦ3 とするドライ・
エッチング法を適用することに依り、ドレイン電極形成
予定部分上のＳｉＯ2 からなるＴＳＲ凹所形成用マスク
３１をエッチングしてＴＳＲ凹所形成層１２の一部を表
出させる。
ス、及び、エッチング・ガスをＣＨＦ3 とするドライ・
エッチング法を適用することに依り、ドレイン電極形成
予定部分上のＳｉＯ2 からなるＴＳＲ凹所形成用マスク
３１をエッチングしてＴＳＲ凹所形成層１２の一部を表
出させる。
【００４７】６−（３）引き続いて、エッチング・ガス
をＣＣｌ2 Ｆ2 とするドライ・エッチング法を適用する
ことに依って、前記表出されたＴＳＲ凹所形成層１２か
らドレイン層１１に達するエッチングを行なって、ドレ
イン電極形成予定部分を表出させる。
をＣＣｌ2 Ｆ2 とするドライ・エッチング法を適用する
ことに依って、前記表出されたＴＳＲ凹所形成層１２か
らドレイン層１１に達するエッチングを行なって、ドレ
イン電極形成予定部分を表出させる。
【００４８】６−（４）プラズマＣＶＤ法を適用するこ
とに依り、厚さが例えば１００〔ｎｍ〕であるＳｉＯ2
からなる保護絶縁膜３２を形成する。
とに依り、厚さが例えば１００〔ｎｍ〕であるＳｉＯ2
からなる保護絶縁膜３２を形成する。
【００４９】図７参照 ７−（１）電子ビーム・リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをＣＨＦ3 と
するドライ・エッチング法を適用することに依り、保護
絶縁膜３２のエッチングを行なって、ソース電極コンタ
クト窓、ドレイン電極コンタクト窓、電子濃度制御用電
極コンタクト窓を形成する。
スト・プロセス、及び、エッチング・ガスをＣＨＦ3 と
するドライ・エッチング法を適用することに依り、保護
絶縁膜３２のエッチングを行なって、ソース電極コンタ
クト窓、ドレイン電極コンタクト窓、電子濃度制御用電
極コンタクト窓を形成する。
【００５０】７−（２）リソグラフィ技術に於けるレジ
スト・プロセス、真空蒸着法、リフト・オフ法を適用す
ることに依り、電子濃度制御用電極コンタクト窓を介し
て不純物注入部分２１とコンタクトする厚さが例えば１
００〔ｎｍ〕のＡｌからなる電子濃度制御電極４３を形
成する。
スト・プロセス、真空蒸着法、リフト・オフ法を適用す
ることに依り、電子濃度制御用電極コンタクト窓を介し
て不純物注入部分２１とコンタクトする厚さが例えば１
００〔ｎｍ〕のＡｌからなる電子濃度制御電極４３を形
成する。
【００５１】７−（３）リソグラフィ技術に於けるレジ
スト・プロセス、真空蒸着法、リフト・オフ法を適用す
ることに依り、ソース電極コンタクト窓、ドレイン電極
コンタクト窓を介して不純物注入部分２２、ドレイン層
１１とコンタクトする厚さが例えば３０〔ｎｍ〕／２０
０〔ｎｍ〕のＡｕＧｅ／Ａｕからなるソース電極４１、
ドレイン電極４２を形成する。
スト・プロセス、真空蒸着法、リフト・オフ法を適用す
ることに依り、ソース電極コンタクト窓、ドレイン電極
コンタクト窓を介して不純物注入部分２２、ドレイン層
１１とコンタクトする厚さが例えば３０〔ｎｍ〕／２０
０〔ｎｍ〕のＡｕＧｅ／Ａｕからなるソース電極４１、
ドレイン電極４２を形成する。
【００５２】本発明に於いては、前記実施の形態に限ら
れず、他に多くの改変を実現することが可能であり、例
えば、半導体装置は、導電型を反転させることで、単一
正孔トランジスタも簡単に実現させることができ、その
場合、前記実施の形態に於いて、ｎ型ドーパントとして
用いたＳｉは、ｐ型ドーパントである例えばＢｅなどに
代替すれば良い。
れず、他に多くの改変を実現することが可能であり、例
えば、半導体装置は、導電型を反転させることで、単一
正孔トランジスタも簡単に実現させることができ、その
場合、前記実施の形態に於いて、ｎ型ドーパントとして
用いたＳｉは、ｐ型ドーパントである例えばＢｅなどに
代替すれば良い。
【００５３】
【発明の効果】本発明に依る半導体装置に於いては、半
導体層に形成された正四面体凹所内に形成されたバリヤ
層及び井戸層及び該井戸層に連なって該凹所の底に生成
された量子箱及びバリヤ層からなる量子井戸構造、井戸
層の表面側に接するバリヤ層に形成されたキャリヤ供給
層であるキャリヤ濃度制御用不純物注入部分、キャリヤ
濃度制御用不純物注入部分上の半導体層に形成されたキ
ャリヤ濃度制御電極、量子箱上の半導体層に形成された
ソース電極及び該ソース電極から注入されるキャリヤが
該量子箱を介して流入するドレイン電極を備える。
導体層に形成された正四面体凹所内に形成されたバリヤ
層及び井戸層及び該井戸層に連なって該凹所の底に生成
された量子箱及びバリヤ層からなる量子井戸構造、井戸
層の表面側に接するバリヤ層に形成されたキャリヤ供給
層であるキャリヤ濃度制御用不純物注入部分、キャリヤ
濃度制御用不純物注入部分上の半導体層に形成されたキ
ャリヤ濃度制御電極、量子箱上の半導体層に形成された
ソース電極及び該ソース電極から注入されるキャリヤが
該量子箱を介して流入するドレイン電極を備える。
【００５４】前記構成を採ることに依り、ＴＳＲ量子ド
ットに於ける量子井戸のバリヤ層にはキャリヤ供給層が
設けられ、そのキャリヤ供給層からのキャリヤに依って
井戸層内には二次元キャリヤ・ガスが生成されるので、
それをゲートとして利用することで量子箱へのキャリヤ
の出入りを制御することが可能であり、また、井戸層は
負又は正に帯電しているから、キャリヤがソース側（或
いはドレイン側）からドレイン側（或いはソース側）に
流れる際、キャリヤに対するバリヤとして作用するの
で、ＴＳＲ量子ドットに注入されたキャリヤは必ず量子
箱を通過することになり、従って、確実に動作する単一
キャリヤ・トランジスタで構成された半導体装置が実現
される。
ットに於ける量子井戸のバリヤ層にはキャリヤ供給層が
設けられ、そのキャリヤ供給層からのキャリヤに依って
井戸層内には二次元キャリヤ・ガスが生成されるので、
それをゲートとして利用することで量子箱へのキャリヤ
の出入りを制御することが可能であり、また、井戸層は
負又は正に帯電しているから、キャリヤがソース側（或
いはドレイン側）からドレイン側（或いはソース側）に
流れる際、キャリヤに対するバリヤとして作用するの
で、ＴＳＲ量子ドットに注入されたキャリヤは必ず量子
箱を通過することになり、従って、確実に動作する単一
キャリヤ・トランジスタで構成された半導体装置が実現
される。
【図１】本発明の原理を説明する為の単一電子トランジ
スタを含む半導体装置を表す要部切断側面図である。
スタを含む半導体装置を表す要部切断側面図である。
【図２】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図３】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図４】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図５】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図６】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図７】図１について説明した半導体装置を製造する工
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
程を説明する為の工程要所に於ける半導体装置を表す要
部切断側面図である。
【図８】ＴＳＲ量子ドットを説明する為の要部説明図で
ある。
ある。
１ 正四面体凹所形成層 １Ａ 正四面体凹所 ２ マスク膜 ３ バリヤ層 ４ 井戸層 ４Ａ 量子箱 ５ バリヤ層 １０ 基板 １１ ドレイン層 １２ ＴＳＲ凹所形成層 １２Ａ ＴＳＲ凹所 １３ バリヤ層 １４ 井戸層 １４Ａ 量子箱 １５ バリヤ層 １６ バリヤ層 １７ キャップ層 ２１ 不純物注入部分（電子濃度制御用） ２２ 不純物注入部分（ソース用） ３１ ＴＳＲ凹所形成用マスク ３２ 保護絶縁膜 ４１ ソース電極 ４２ ドレイン電極 ４３ 電子濃度制御電極
Claims (2)
- 【請求項１】半導体層に形成された正四面体凹所内に積
層形成された少なくともバリヤ層及び井戸層及び該井戸
層に連なって該凹所の底に生成された量子箱及びバリヤ
層からなる量子井戸構造と、 該井戸層の表面側に接するバリヤ層の表面に形成されキ
ャリヤ供給層として作用するキャリヤ濃度制御用不純物
注入部分と、 該キャリヤ濃度制御用不純物注入部分上の半導体層表面
に形成されたキャリヤ濃度制御電極と、 該量子箱上の半導体層表面に形成されたソース電極及び
該ソース電極から注入されるキャリヤが該量子箱を介し
て流入するドレイン電極とを備えてなることを特徴とす
る半導体装置。 - 【請求項２】量子箱上の半導体層表面に形成されたドレ
イン電極及び該ドレイン電極に該量子箱を介してキャリ
ヤを流入させるソース電極を備えてなることを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234197A JPH10303408A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234197A JPH10303408A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303408A true JPH10303408A (ja) | 1998-11-13 |
Family
ID=14584271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11234197A Withdrawn JPH10303408A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303408A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119012A (ja) * | 1999-10-15 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7285794B2 (en) | 2003-02-27 | 2007-10-23 | Fujitsu Limited | Quantum semiconductor device and method for fabricating the same |
-
1997
- 1997-04-30 JP JP11234197A patent/JPH10303408A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119012A (ja) * | 1999-10-15 | 2001-04-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7285794B2 (en) | 2003-02-27 | 2007-10-23 | Fujitsu Limited | Quantum semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946346B2 (en) | Method for manufacturing a single electron memory device having quantum dots between gate electrode and single electron storage element | |
| US5298445A (en) | Method for fabricating a field effect transistor | |
| JPS6348867A (ja) | 垂直構造電界効果トランジスタとその製造方法 | |
| JPH05505906A (ja) | 電子源及びその製造方法 | |
| JP2023539482A (ja) | 半導体集積回路及びその製造方法 | |
| US5334865A (en) | MODFET structure for threshold control | |
| US20060091467A1 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH10303408A (ja) | 半導体装置 | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| US5224115A (en) | Distributed feedback laser implemented using an active lateral grating | |
| JPH04162689A (ja) | 半導体発光装置の製造方法 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| WO2019165975A1 (zh) | GaN基器件欧姆接触电极的制备方法 | |
| JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
| JPH09191104A (ja) | 単一電子素子 | |
| JPH08102537A (ja) | 単一電子素子とその製造方法 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JPH1187541A (ja) | 柱状構造を有する半導体装置 | |
| JP3438124B2 (ja) | 半導体装置 | |
| JP3074704B2 (ja) | 半導体装置 | |
| WO2020237423A1 (zh) | 硅波导输出激光器 | |
| JP2000174276A (ja) | 半導体デバイス | |
| JP2629639B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |