DE4402270A1 - Feldeffekttransistoranordnung mit Schottky-Elektrode - Google Patents

Feldeffekttransistoranordnung mit Schottky-Elektrode

Info

Publication number
DE4402270A1
DE4402270A1 DE4402270A DE4402270A DE4402270A1 DE 4402270 A1 DE4402270 A1 DE 4402270A1 DE 4402270 A DE4402270 A DE 4402270A DE 4402270 A DE4402270 A DE 4402270A DE 4402270 A1 DE4402270 A1 DE 4402270A1
Authority
DE
Germany
Prior art keywords
gate electrode
layer
electrode
field effect
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4402270A
Other languages
English (en)
Other versions
DE4402270B4 (de
Inventor
Yuuichi Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE4402270A1 publication Critical patent/DE4402270A1/de
Application granted granted Critical
Publication of DE4402270B4 publication Critical patent/DE4402270B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Hintergrund der Erfindung a) Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Feld­ effekthalbleiteranordnung, und insbesondere auf eine Feld­ effektverbindungshalbleiteranordnung, die zum Betrieb mit einer großen Signalamplitude und einer hohen Frequenz geeignet ist.
b) Beschreibung der verwandten Technik
Verbindungshalbleiter haben im allgemeinen eine höhere Trägerbeweglichkeit als Silizium. Feldeffekthalbleiteranord­ nungen mit einer Verbindungshalbleiterkanalschicht sind als Halbleiteranordnungen bekannt, die mit einer hohen Frequenz arbeiten können. Diese Feldeffekthalbleiteranordnungen finden zum Beispiel auf den Gebieten von Supercomputern, Mikrowellenkommunikationen und dergleichen breite Verwen­ dung. Insbesondere müssen Halbleiteranordnungen, die für Mobilstationsmikrowellenkommunikationen verwendet werden, einen kleinen Energieverbrauch und eine hohe Effektivität haben.
Ein Metall-Halbleiter-Feldeffekttransistor (MESFET) nutzt einen Verbindungshalbleiter und hat eine Schottky- Elektrode. Durch den Einsatz eines Verbindungshalbleiters kann der MESFET mit hoher Geschwindigkeit arbeiten.
Ein Strom, der zwischen dem Drain und der Source eines MESFET fließt, wird durch Anwenden einer Sperrvorspannung auf die Schottky-Gateelektrode gesteuert, um eine Verar­ mungsschicht zu bilden. Bei Großsignalbetrieb wird ein Signal mit einer großen Amplitude auf die Gateelektrode angewendet, so daß sich die Spannung an der Gateelektrode beträchtlich verändert. Wenn eine große Sperrvorspannung auf die Gateelektrode momentan angewendet wird, verringert sich der Drain-Source-Strom, und die Drainspannung steigt an. Als Resultat wird zwischen der Gateelektrode und Drainelektrode eine hohe Spannung angewendet. Wenn die Drain-Gate-Spannung eine Durchbruchspannung der Schottky-Gateelektrode über­ schreitet, fließt ein Gatesperrstrom.
Wenn eine Durchlaßvorspannung auf die Gateelektode momentan angewendet wird, fließt ein Gatedurchlaßstrom von der Gateelektrode zu der Sourceelektrode. Dieser Gatedurch­ laßstrom verstärkt die Gatevorspannung wesentlich, wodurch der Drainstrom verringert wird.
Es ist besser, wenn eine Schottky-Gateelektrode eine hohe Durchbruchsperrspannung hat und ein Gatedurchlaßstrom während des Durchlaßvorspannungsbetriebs leicht injiziert wird.
Um einen MESFET mit einer Schottky-Gateelektrode zu realisieren, die eine hohe Durchbruchsperrspannung hat, wurde vorgeschlagen, eine Potentialsperrschicht mit einem breiten Bandabstand zwischen der Kanalschicht und der Schottky-Elektrode zu bilden. Obwohl diese Potentialsperr­ schicht die Durchbruchsperrspannung der Schottky-Gateelek­ trode verbessert, wird die Strominjektionsfähigkeit während des Durchlaßvorspannungsbetriebs verringert.
Zusammenfassung der Erfindung
Es ist eine Aufgabe der vorliegenden Erfindung, eine Feldeffektverbindungshalbleiteranordnung mit hoher Qualität vorzusehen.
Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Feldeffektverbindungshalbleiteranordnung vorzusehen, die eine Schottky-Gateelektrode mit einer hohen Durchbruch­ spannung und einer ausgezeichneten Durchlaßstrominjektions­ fähigkeit hat.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Feldeffekthalbleiteranordnung vorgesehen, die umfaßt: eine aktive Verbindungshalbleiterschicht, ein Paar von Stromelek­ trodenstrukturen, die auf der genannten aktiven Schicht gebildet sind und mit ihr ohmsche Kontakte bilden, eine Gateelektrode, die zwischen dem genannten Paar von Strom­ elektrodenstrukturen und auf der genannten aktiven Schicht angeordnet ist und einen Schottky-Kontakt mit ihr bildet, ein Mittel zum Entspannen eines elektrischen Feldes, das unter der Gateelektrode gebildet wird, auf der Drainseite.
Gemäß einen anderen Aspekt der vorliegenden Erfindung ist ein halbisolierendes Verbindungshalbleitersubstrat vorgesehen; eine aktive Verbindungshalbleiterschicht, die auf dem genannten Substrat gebildet ist; eine hohe Ver­ bindungshalbleiterpotentialsperrschicht, die auf der genann­ ten aktiven Verbindungshalbleiterschicht auf einer Drainsei­ te gebildet ist, welche Sperrschicht einen breiteren Ener­ giebandabstand als die genannte aktive Verbindungshalblei­ terschicht hat; eine Sourceelektrode und eine Drainelek­ trode, die mit einer Kanalzone zwischen sich angeordnet gebildet sind, welche Source- und Drainelektroden mit der genannten aktiven Verbindungshalbleiterschicht ohmsche Kontakte haben; und eine Gateelektrode, die zwischen den genannten Source- und Drainelektroden gebildet ist und Schottky-Kontakte mit der genannten aktiven Verbindungs­ halbleiterschicht auf der Sourceseite und mit der genannten hohen Verbindungshalbleiterpotentialsperrschicht auf der Drainseite hat. Eine Schottky-Gateelektrode ist teilweise auf einer Potentialsperrschicht auf der Drainseite gebildet. Demzufolge wird das elektrische Feld nahe des Randabschnit­ tes der Schottky-Gateelektrode auf der Drainseite entspannt. An dem Stufenabschnitt der Potentialsperrschicht, an dem die Schottky-Gateelektrode die Kanalschicht auf der Drainseite direkt kontaktiert, wird das elektrische Feld auch ent­ spannt, da die Gateelektrode auf der Drainseite als Feld­ elektrode dient. Da die Schottky-Gateelektrode auf der Sourceseite die Kanalschicht direkt kontaktiert, können Träger von der Kanalschicht leicht in die Schottky-Gateele­ trode injiziert werden, wenn eine Durchlaßvorspannung auf die Schottky-Gateelektrode angewendet wird.
Kurze Beschreibung der Zeichnung
Fig. 1A und 1B sind eine Draufsicht und eine Quer­ schnittsansicht einer Feldeffektverbindungshalbleiteranord­ nung gemäß einer Ausführungsform der vorliegenden Erfindung.
Fig. 2A und 2B sind ein Schaltungsdiagramm, in dem die Feldeffektverbindungshalbleiteranordnung der in Fig. 1A und 1B gezeigten Ausführungsform verwendet wird, und eine grafische Darstellung, die die Kennlinien der Anordnung zeigt.
Fig. 3A und 3B sind Querschnittsansichten, die Bei­ spiele der Struktur von herkömmlichen Feldeffektverbindungs­ halbleiteranordnungen zeigen.
Fig. 4A bis 4G sind schematische Querschnittsansichten, die die Differenz der Funktion zwischen der Anordnung der Ausführungsform, die in Fig. 1A und 1B gezeigt ist, und den herkömmlichen Anordnungen, die in Fig. 3A und 3B gezeigt sind, erläutern.
Fig. 5A und 5B sind Schaltungsdiagramme, die den Fluß eines Gatestroms einer Feldeffektverbindungshalbleiteranord­ nung bei Großsignalbetrieb erläutern.
Fig. 6 ist eine grafische Darstellung, die die Charak­ teristiken der Anordnung der Ausführungsform, die in Fig. IA und 1B gezeigt ist, und der herkömmlichen Anordnungen, die in Fig. 3A und 3B gezeigt sind, vergleicht.
Fig. 7A bis 7E sind Querschnittsansichten, die ein Verfahren zum Herstellen der Feldeffektverbindungshalblei­ teranordnung erläutern, die in Fig. 1A und 1B gezeigt ist.
Fig. 8A bis 8D sind Querschnittsansichten, die andere Konfigurationen von MESFETs gemäß anderen Ausführungsformen der Erfindung zeigen.
Eingehende Beschreibung der bevorzugten Ausführungsform
Fig. 1A und 1B zeigen ein Beispiel der Struktur eines MESFET gemäß einer Ausführungsform der vorliegenden Erfin­ dung. Fig. 1A ist ein schematisches Diagramm, das ein Elektrodenmuster auf der Oberfläche eines Halbleitersub­ strats zeigt. Eine Drainelektrode 16 hat eine Kammform mit fünf Zähnen. Die fünf Zähne sind gemeinsam mit einer oberen Bondinsel 16B verbunden. Vier Sourceelektroden 15 sind auf den Bereichen zwischen den fünf Zähnen der Drainelektrode 16 angeordnet. Zwei Sourceelektroden 15 sind gemeinsam mit einer unteren Bondinsel 15B verbunden, und die anderen zwei Sourceelektroden 15 sind gemeinsam mit einer anderen unteren Bondinsel 15B verbunden. Eine Gateelektrode 17 ist zwischen den Sourceelektroden 15 und der Drainelektrode 16 angeord­ net. Die Gateelektrode 17 hat eine Form, die jede Source­ elektrode 15 umgibt, und ist mit einer unteren Bondinsel 17B verbunden.
In dieser Ausführungsform werden illustrativ die vier Sourceelektroden verwendet. Die Anzahl und Form von Source­ elektroden kann nach Wunsch festgelegt werden.
Bei einem Beispiel beträgt die Breite (Länge längs der Richtung des Stromflusses) der Source- und Drainelektroden 15 und 16 etwa 10 µm, die Lücke zwischen der Source- oder Drainelektrode und der Gateelektrode 17 2-3 µm und die Breite der Gateelektrode etwa 0,5 µm. Die Kanal- oder Gatelänge (Länge senkrecht zu der Richtung des Stromflusses) kann jeweils 50-300 µm betragen, und die Anzahl von Kanälen kann gemäß der gewünschten Nennleistung verändert werden. Ein Beispiel für eine Nennleistung sind 500 mW bei 20 GHz. Die Gesamtkanallänge kann in diesem Fall 1 mm betragen.
Die Querschnittsansicht längs der Linie 1B-1B in Fig. 1A ist in Fig. 1B gezeigt. Eine i-Typ-GaAs-Pufferschicht 12 ist auf einem halbisolierenden GaAs-Substrat 11 epitaxial gewachsen. Eine aktive oder Kanalschicht 13 aus n-Typ-GaAs ist auf der i-Typ-GaAs-Pufferschicht 12 epitaxial gewachsen, und eine Potentialsperrschicht 14 aus i-Typ-GaAs ist auf der aktiven Schicht 13 epitaxial gewachsen. Die Potentialsperr­ schicht 14 ist nur auf einer besonderen Oberfläche der aktiven Schicht 13 gebildet. Der Endabschnitt der Potential­ sperrschicht 14 ist mit 10 bezeichnet. Die Gateelektrode 17 aus Schottky-Metall ist rittlings auf dem Endabschnitt 10 der Potentialsperrschicht 14 gebildet. Zum Beispiel kon­ taktiert ein halber Bereich des Schottky-Gates 17 die aktive Schicht 13 und ein anderer halber Bereich die Potential­ sperrschicht 14. Es ist besser, wenn das Gate 17 die Sperr­ schicht 14 auf einer Länge von 100 nm oder mehr in der Source-Drain-Richtung überlappt.
Isolierfilme 18 aus SiO2 sind auf beiden Seiten des Schottky-Gates 17 angeordnet. Die Sourceelektrode 15 und die Drainelektrode 16, die ohmsche Kontakte mit dem Substrat bilden, sind an der Außenseite der Isolierfilme 18 von dem Schottky-Gate 17 entfernt gebildet.
Die Pufferschicht 12 hat eine Dicke von z. B. 1000 nm und eine kristalline Qualität, die für weiteres epitaxiales Wachsen auf ihrer Oberfläche geeignet ist. Die aktive Schicht 13 enthält n-Typ-Verunreinigungen mit einer Konzen­ tration von z. B. 1 * 1017 cm3 und hat eine Dicke von etwa 200 nm. Die Potentialsperrschicht 14 besteht z. B. aus i- Typ-Al0,2Ga0,8As und hat eine Dicke von etwa 50 nm. Die Poten­ tialsperrschicht 14 hat einen breiteren Bandabstand und einen höheren Widerstand als die aktive Schicht 13 aus GaAs. Die Schottky-Gateelektrode 17 besteht z. B. aus Al. Die Source- und Gateelektroden 15 und 16 sind aus einer lami­ nierten Schicht aus einem AuGe-Film, der eine Dicke von z. B. 40 nm hat, und einem Au-Film, der eine Dicke von z. B. 400 nm hat, hergestellt.
Die Feldeffektverbindungshalbleiteranordnung, die in Fig. 1A und 1B gezeigt ist, wird mit einer Schaltung ver­ wendet, wie in Fig. 2A gezeigt. In Fig. 2A hat eine Feld­ effekthalbleiteranordnung 100 die Struktur, die in Fig. 1A und 1B gezeigt ist, und eine Sourceelektrode 15 ist geerdet. Die Drainelektrode 16 ist über einen Induktor Ld mit einer Drainvorspannungsquelle Vds verbunden und über einen Kon­ densator Cd mit einer Last ZL verbunden. Die Gateelektrode 17 ist über einen Induktor Lg und einen Widerstand Rg mit einer Gatevorspannungsquelle Vgs verbunden und über einen Kondensator Cg mit einer Eingangsspannungsquelle Pin ver­ bunden. Die Kondensatoren Cd und Cg werden verwendet, um nur Hochfrequenzkomponenten das Hindurchpassieren zu gestatten, und die Induktoren Ld und Lg werden zum Zuführen einer Gleichstromvorspannung und zum Abfangen von Hochfrequenzkom­ ponenten verwendet.
Fig. 2B ist eine grafische Darstellung, die die Charak­ teristiken der Feldeffektverbindungshalbleiteranordnung 100 zeigt, wobei die Abszisse eine Drain-Source-Spannung Vds darstellt und die Ordinate einen Drain-Source-Strom Ids darstellt. Die grafische Darstellung zeigt die Kennlinien von Drain-Source-Strömen bezüglich einer Drain-Source- Spannung jeweils bei einer großen Gatesperrvorspannung Vg-, einer Erdpotentialgatevorspannung Vg0 und einer maximalen Gatedurchlaßvorspannung Vg+. Eine Lastlinie für eine Wider­ standslast ist in dieser grafischen Darstellung auch ge­ zeigt.
Wenn die Gatespannung die maximale Durchlaßspannung ist, wird eine Durchlaßvorspannung auf die Schottky-Gate­ elektrode angewendet. Wenn die Gatespannung eine große Sperrvorspannung ist, verringert sich der Drainstrom, und die Drainspannung steigt an und erreicht fast die Drainvor­ spannung.
Zur Hilfe beim Verstehen der Charakteristiken der in Fig. 1A und 1B gezeigten Halbleiteranordnung wird die Struktur einer herkömmlichen Halbleiteranordnung unter Bezugnahme auf Fig. 3A und 3B beschrieben.
Fig. 3A zeigt eine typische Struktur eines herkömm­ lichen MESFET. In Fig. 3A sind eine i-Typ-GaAs-Pufferschicht 52 und eine aktive n-Typ-GaAs-Schicht 53 epitaxial auf einem halbisolierenden GaAs-Substrat 51 gewachsen. Eine Schottky- Gateelektrode 57 ist auf der Oberfläche der aktiven Schicht 53 gebildet. Source- und Drainelektroden 55 und 56 mit ohmschem Kontakt sind gebildet, wobei die Gateelektrode 57 zwischen ihnen angeordnet ist. Wenn auf die Schottky-Gate­ elektrode 57 eine Sperrvorspannung angewendet wird, bildet sich unter der Gateelektrode 57 eine Verarmungsschicht 61, um das Passieren eines Stroms 62 zu begrenzen, der von der Drainelektrode 56 zur Sourceelektrode 55 fließt.
Wenn eine große Sperrvorspannung auf die Schottky- Gateelektrode 57 des MESFET, der in Fig. 3A gezeigt ist, angewendet wird, steigt das Potential der Drainelektrode 56 an, so daß eine hohe Spannung quer über der Gateelektrode 57 und der Drainelektrode 56 anliegt. Unter diesen Bedingungen wird ein starkes elektrisches Feld an dem Randbereich des Schottky-Gates 57 auf der Seite der Drainelektrode 56 erzeugt. Falls dieses starke elektrische Feld den Durch­ bruchpegel der Schottky-Elektrode 57 überschreitet, wird ein Kriechstrom erzeugt. Das heißt, Elektronen werden von der Schottky-Gateelektrode 57 in die aktive Schicht 53 hin zu der Drainelektrode 56 injiziert.
Es wird gewünscht, die aktive Schicht 53 unter Ver­ wendung von Material mit schmalem Bandabstand zu bilden, damit ein gewünschter Strom leicht hindurchfließen kann. Falls jedoch eine Schottky-Gateelektrode direkt auf der aktiven Schicht, die aus einem Halbleitermaterial mit schmalem Bandabstand besteht, gebildet wird, verringert sich die Durchbruchsperrspannung der Schottky-Gateelektrode.
Fig. 3B zeigt die Struktur einer herkömmlichen Feld­ effektverbindungshalbleiteranordnung, die die Durchbruch­ spannung einer Schottky-Gateelektrode verbessern kann. Ähnlich wie in dem Fall, der in Fig. 3A gezeigt ist, sind eine i-Typ-GaAs-Pufferschicht 52 und eine aktive n-Typ-GaAs- Schicht 53 auf einem halbisolierenden GaAs-Substrat 51 epitaxial gewachsen. Eine Potentialsperrschicht 54 aus AlGaAs mit einem breiten Bandabstand ist auf der aktiven Schicht 53 epitaxial gewachsen. Ähnlich wie in dem Fall, der in Fig. 3A gezeigt ist, sind eine Schottky-Gateelektrode 57a und Source- und Drainelektroden 55a und 56a mit ohmschem Kontakt auf der Potentialsperrschicht 54 gebildet. Die Durchbruchsperrspannung der Gateelektrode 57a kann verbes­ sert werden, da die darunterliegende Halbleiterschicht die Potentialsperrschicht 54 mit breitem Bandabstand ist. Selbst wenn eine große Sperrvorspannung auf die Gateelektrode 57a angewendet wird, fließt deshalb der Gatestrom kaum.
Fig. 4A bis 4C sind schematische Querschnittsansichten, die die Verteilung des elektrischen Feldes (Äquipotential­ ebenen) in den Halbleiterschichten zeigen, wenn eine große Sperrvorspannung auf die Gateelektrode angewendet wird.
Fig. 4A ist eine Querschnittsansicht, die die Ver­ teilung des elektrischen Feldes der herkömmlichen Halblei­ teranordnung zeigt, die in Fig. 3A dargestellt ist, Fig. 4B zeigt die Verteilung des elektrischen Feldes der herkömm­ lichen Halbleiteranordnung, die in Fig. 3B gezeigt ist, und Fig. 4C zeigt die Verteilung des elektrischen Feldes der Halbleiteranordnung der Ausführungsform, die in Fig. 1A und 1B gezeigt ist.
In dem Fall von Fig. 4A, bei dem eine Schottky-Gate­ elektrode 57 direkt auf einer aktiven GaAs-Schicht 53 gebildet ist, wird, falls eine große Sperrvorspannung auf die Gateelektrode 57 angewendet wird, ein starkes elek­ trisches Feld in einer Kanalschicht 53 erzeugt.
In dem Fall von Fig. 4B wird das elektrische Feld unter einer Gateelektrode 57a durch eine Potentialsperrschicht 54 mit breitem Bandabstand, die zwischen der Gateelektrode 57a und einer aktiven Schicht 53 angeordnet ist, entspannt.
In dem Fall von Fig. 4C ist eine Potentialsperrschicht 14 zwischen einer Gateelektrode 17 und einer aktiven Schicht 13 auf der Drainseite der Gateelektrode 17 angeordnet. Diese Potentialsperrschicht 14 entspannt das elektrische Feld unter der Gateelektrode 17. Der Mechanismus zum Entspannen eines elektrischen Feldes unterscheidet sich bei den Fällen von Fig. 4B und 4C etwas voneinander. Fig. 4D ist ein schematisches Diagramm, das die Funktion der Gateelektrode erläutert, die in Fig. 4C gezeigt ist. Wie auf der linken Seite von Fig. 4D gezeigt, konzentriert sich, falls eine Schottky-Elektrode 57 direkt auf einer aktiven Schicht 53 gebildet ist, ein elektrisches Feld auf einen Randabschnitt X. Wie rechts in Fig. 4D gezeigt, werden, falls ein Teil einer Schottky-Elektrode 17, die eine aktive Schicht 13 kontaktiert, entfernt wird, zwei Randabschnitte Y und Z an dem Bereich gebildet, an dem die Gateelektrode 17 die aktive Schicht 13 direkt kontaktiert, und an dem Bereich unter der tatsächlichen Seitenwand der Gateelektrode 17. An dem Randabschnitt Y wird das elektrische Feld auf Grund des Effektes, wie ein Feldelektrodeneffekt, der Gateelektrode 17, die sich, in Fig. 4D gesehen, zur rechten Seite des Randabschnitts Y erstreckt, entspannt. An dem Randabschnitt Z wird das elektrische Feld entspannt, da die tatsächliche Gateelektrode 17 von der aktiven Schicht 13 entfernt an­ geordnet ist.
Falls die Potentialsperrschicht in den Luftspalt unter der Gateelektrode 17, die in Fig. 4D gezeigt ist, gefüllt wird, sind, obwohl ein schwaches elektrisches Feld in der Potentialsperrschicht erzeugt wird, die Grundlagen zum Entspannen der Verteilung des elektrischen Feldes ähnlich.
Deshalb wird in den Fällen von Fig. 4B und 4C, selbst wenn eine hohe Spannung quer über der Gateelektrode und der Drainelektrode anliegt, das elektrische Feld entspannt, so daß ein Durchbruch selten auftritt.
Fig. 4E bis 4G sind Querschnittsansichten, die erläu­ tern, wie ein Gatestrom fließt, wenn auf eine Gateelektrode eine Durchlaßvorspannung angewendet wird.
Fig. 4E ist eine Querschnittsansicht, die der herkömm­ lichen Halbleiteranordnung entspricht, die in Fig. 3A gezeigt ist, Fig. 4F ist eine Querschnittsansicht, die der herkömmlichen Halbleiteranordnung entspricht, die in Fig. 3B gezeigt ist, und Fig. 4G ist eine Querschnittsansicht, die der Halbleiteranordnung der Ausführungsform entspricht, die in Fig. 1A und 1B gezeigt ist. Da in den Fällen von Fig. 4E und 4G eine Gateelektrode 17 (57) eine aktive GaAs-Schicht 13 (53) direkt kontaktiert, fließt bei Anwendung einer Durchlaßvorspannung auf die Gateelektrode leicht ein Strom von der Gateelektrode 17 (57) zu der aktiven Schicht 13 (53). Da in dem Fall von Fig. 4F eine Potentialsperrschicht 54 mit einem hohen Widerstand zwischen einer Gateelektrode 57a und einer Sourceelektrode 55a und einer aktiven Schicht 53 angeordnet ist, fließt bei Anwendung einer Durchlaßvor­ spannung auf die Gateelektrode 57a ein Gatestrom nicht leicht.
Eine Leistungszusatzeffektivität ηadd, die ein wichtiger Parameter ist, der die Leistungsfähigkeit einer Hochfre­ quenzhalbleiteranordnung darstellt, ist gegeben durch:
add = (Pout - Pin)/(VdS * Id) * 100 (%).
Die Größe Pout - Pin ist eine Differenz zwischen einer Ausgangsleistung und einer Eingangsleistung und stellt eine Leistung dar, die durch eine Halbleiteranordnung verstärkt wurde. Die Größe Vds * Id ist eine Leistung, die durch die Halbleiteranordnung verbraucht wurde. Die Leistungszusatz­ effektivität ηadd ist deshalb ein Parameter, der eine ver­ stärkte Leistung bezüglich einer verbrauchten Leistung darstellt. Unter der Annahme, daß Pout - Pin und Vds konstant sind, wird der Wert einer Leistungszusatzeffektivität ηadd durch den Wert eines Drainstroms Id bestimmt.
Fig. 5A ist ein Schaltungsdiagramm, bei dem eine Feldeffektverbindungshalbleiteranordnung 100 verwendet wird, in der eine große Sperrvorspannung auf die Gateelektrode angewendet wird. Wenn eine große Sperrvorspannung auf die Gateelektrode 17 angewendet wird und die Drainelektrode 16 auf einer hohen Spannung gehalten wird, fließt ein Gatestrom Ig von der Drainelektrode 16 zu der Gateelektrode 17. Dieser Gatestrom hebt die effektive Gatevorspannung wesentlich an und erhöht den Drainstrom, wenn angenommen wird, daß die Gatespannung, die auf die Gateelektrode 17 extern angewendet wird, konstant ist.
Fig. 5B ist ein Schaltungsdiagramm, das die Operation erläutert, bei der eine Durchlaßvorspannung auf die Gate­ elektrode 17 angewendet wird. Wenn die Gateelektrode 17 bezüglich der Sourceelektrode 15 in Durchlaßrichtung vor­ gespannt wird, fließt ein Gatestrom Ig von der Gateelektrode zu der Sourceelektrode. Dieser Gatestrom verändert wesent­ lich die Gatespannung in der Sperrichtung, wenn angenommen wird, daß die Gatevorspannung, die auf die Gateelektrode 17 extern angewendet wird, konstant ist. Das heißt, dieser Gatestrom Ig begrenzt den Drainstrom Id.
Die Leistungszusatzeffektivität ηadd wird größer, so wie der Drainstrom Id kleiner wird. Demzufolge ist der Gatestrom Ig, der in Fig. 5A gezeigt ist, nicht vorzuziehen, da er den Drainstrom Id erhöht, sondern der Drainstrom Ig, der in Fig. 5B gezeigt ist, ist besser, da er den Drainstrom Id be­ grenzt.
Fig. 6 ist eine grafische Darstellung, die die Charak­ teristiken der Halbleiteranordnung der Ausführungsform, die in Fig. 1A und 1B gezeigt ist, der herkömmlichen Halbleiter­ anordnung, die in Fig. 3A gezeigt ist, und der herkömmlichen verbesserten Halbleiteranordnung, die in Fig. 3B gezeigt ist, darstellt. In Fig. 6 bezeichnet die Abszisse eine Eingangsleistung Pin die Ordinate bezeichnet eine Lei­ stungszusatzeffektivität ηadd, einen Gatestrom Ig und einen Drainstrom Id.
Auf die Gateelektroden wurde eine negative Spannung angewendet, die in Fig. 2B als VORSPANNUNG bezeichnet ist Da die Eingangssignalleistung Pin ansteigt, schwingt die Gatespannung bezüglich der Vorspannung VORSPANNUNG nach oben und unten. Wenn die Signalspannung negativ wird, wird die Gesamtgatespannung negativer. In dem Fall der herkömmlichen Halbleiteranordnung, die in Fig. 3A gezeigt ist, beginnt ein Gatesperrstrom Ig zu fließen, so wie eine Eingangssignallei­ stung Pin zunimmt, da die Durchbruchsperrspannung ihrer Schottky-Gateelektrode niedrig ist. Dieser Gatesperrstrom Ig erhöht den Drainstrom Id. Da die Eingangssignalleistung Pin weiter zunimmt, überschreitet die positive Eingangssignal­ spannung die Sperrvorspannung, so daß eine Durchlaßvor­ spannung auf die Gateelektrode angewendet wird. Als Resultat fließt ein Durchlaßstrom durch die Gateelektrode, und der Gesamtgatestrom Ig ändert sich von einem negativen Wert auf einen positiven Wert. Ein Ansteigen dieses Gatedurchlaß­ stroms Ig reduziert den Drainstrom Id und erhöht die Lei­ stungszusatzeffektivität ηadd.
In dem Fall der herkömmlichen verbesserten Halbleiter­ anordnung, die in Fig. 3B gezeigt ist, fließt ein Gatesperr­ strom nicht leicht, da die Gateelektrode eine verbesserte Durchbruchsperrspannung hat. Als Resultat fließt der Gate­ sperrstrom kaum, selbst wenn die Eingangsleistung erhöht wird. Selbst wenn die Gatespannung eine Durchlaßvorspannung wird, fließt der Gatestrom Ig auf Grund der Potentialsperr­ schicht dennoch nicht leicht fließen zu machen und und von einem negativen Wert auf einen positiven Wert zu ändern. Demzufolge steigt an der Zone mit einer erhöhten Eingangs­ leistung Pin der Drainstrom Id an und die Leistungszusatz­ effektivität ηadd nimmt ab.
In dem Fall der Halbleiteranordnung der Ausführungs­ form, die in Fig. 1A und 1B gezeigt ist, hat die Gateelek­ trode eine hohe Durchbruchsperrspannung, und es ist leicht einen Strom von der Gateelektrode in die aktive Schicht zu injizieren. Während der Operation, während die Eingangs­ leistung Pin zunimmt, fließt demzufolge der Gatesperrstrom Ig nicht leicht und der Gatedurchlaßstrom Ig fließt leicht. Der Drainstrom Id steigt deshalb nur schwach an, und die Lei­ stungszusatzeffektivität ηadd wird hochgehalten. Auf diese Weise verkörpern die Charakteristiken der Halbleiteranord­ nung der Ausführungsform im wesentlichen nur die guten Charakteristiken der herkömmlichen Halbleiteranordnung und der herkömmlichen verbesserten Halbleiteranordnung.
Fig. 7A bis 7E sind Seitenquerschnittsansichten, die Hauptschritte eines Verfahrens zum Herstellen eines MESFET gemäß einer Ausführungsform zeigen. Das Herstellungsver­ fahren wird unter Bezugnahme auf Fig. 7A bis 7E eingehend beschrieben.
Eine GaAs-Pufferschicht 22, eine aktive GaAs-Schicht 23 und eine hohe AlGaAs-Potentialsperrschicht 24 sind, wie in Fig. 7A gezeigt, auf einem GaAs-Substrat 21 durch Molekular­ strahlepitaxie (MBE) gewachsen. Anstelle der MBE können andere Kristallwachstumsverfahren wie chemische Abscheidung aus der Gasphase einer metallorganischen Verbindung (MOCVD) eingesetzt werden. Das Substrat 21 besteht aus halbisolie­ rendem GaAs. Die Pufferschicht 22 ist aus i-Typ-GaAs und hat eine Dicke von 1000 nm. Die aktive Schicht 23 besteht aus n- Typ-GaAs und hat eine Verunreinigungskonzentration von 1 * 1017 cm3 und eine Dicke von 200 nm. Die Potentialsperrschicht 24 besteht aus i-Typ-AlxGa1-xAs (x = 0,2) und hat eine Dicke von 50 nm. Die Dicke der Potentialsperrschicht 24 liegt vorzugsweise in einem Bereich von 20 bis 100 nm. Falls die Dicke niedriger als 20 nm ist, ist es wahrscheinlich, daß ein Tunnelstrom fließt, und falls die Dicke mehr als 100 nm beträgt, wird der Feldelektrodeneffekt einer Gateelektrode, die eine Stufe hat, schwach.
Unter Einsatz eines Fotolithografieresistverfahrens wird ein Resistfilm 25 gebildet, der eine Öffnung hat, die sich im allgemeinen von der Mitte des Bereichs, an dem eine Gateelektrode zu bilden ist, zu der Sourceseite erstreckt.
Die hohe Potentialsperrschicht 24, die sich zu der Sourceseite erstreckt, wird unter Verwendung einer gepuffer­ ten Fluorwasserstoffsäure als Ätzmittel naßgeätzt.
Nachdem der Resistfilm 25 entfernt ist, wird, wie in Fig. 7B gezeigt, ein Isolierfilm 26 aus SiO2 mit einer Dicke von zum Beispiel 300 nm durch chemische Dampfabscheidung (CVD) abgeschieden.
Unter Einsatz eines Fotolithografieresistverfahrens wird ein Resistfilm 27 gebildet, der an den Bereichen, an denen Source- und Drainelektroden gebildet werden, Öffnungen hat.
Unter Verwendung des Resistfilms 27 als Maske wird, wie In Fig. 7C gezeigt, der Isolierfilm 26, der aus SiO2 be­ steht, naßgeätzt, wobei gepufferte Fluorwasserstoffsäure als Ätzmittel verwendet wird, um so Source- und Drainelektroden­ kontaktfenster zu bilden.
Ohne Entfernen des Resistfilms 27 wird ein Elektroden­ materialfilm aus AuGe/Au mit einer Dicke von zum Beispiel 40 nm/400 nm aufgedampft.
Der Resistfilm 27 wird entfernt, indem das Substrat in eine Resistentfernungsflüssigkeit, wie Aceton, getaucht wird. Der Elektrodenfilm auf dem Resist wird gleichzeitig abgehoben. So wird der Elektrodenmaterialfilm aus der AuGe/Au-Schicht gemustert, um eine Sourceelektrode 28 und eine Drainelektrode 29 zu bilden.
Unter Einsatz eines Fotolithografieresistverfahrens wird ein Resistfilm 30 gebildet, der eine Öffnung an dem Bereich hat, an dem eine Gateelektrode gebildet wird. Beim Bilden der Öffnung wird der Rand der hohen Potentialsperr­ schicht 24 im allgemeinen mit der Mitte des Gates in seiner Breitenrichtung ausgerichtet.
Unter Verwendung des Resistfilms 30 als Maske wird, wie in Fig. 7D gezeigt, der Isolierfilm 26 aus SiO2 naßgeätzt, indem gepufferte Fluorwasserstoffsäure als Ätzmittel ver­ wendet wird, um so ein Gateelektrodenkontaktfenster 30A zu bilden.
Ein Teil der hohen Potentialsperrschicht 24 und ein Teil der aktiven Schicht 23 sind in dem Gateelektroden­ kontaktfenster 30A exponiert.
Ein Al-Film wird mit einer Dicke von zum Beispiel 700 nm aufgedampft.
Der Resistfilm 30 wird, wie in Fig. 7E gezeigt, durch Eintauchen des Substrats in eine Resistentfernungsflüssig­ keit wie Aceton entfernt, während der Al-Film, der darauf abgeschieden ist, abgehoben wird. So wird der Al-Film gemustert, um eine Gateelektrode 31 zu bilden.
Die Gateelektrode 31 kontaktiert die hohe Potential­ sperrschicht 24 auf der Drainseite und die aktive Schicht 23 auf der Sourceseite.
Ein SiN-Film 32 wird durch plasmagestützte chemische Dampfabscheidung (Plasma-CVD) gebildet, um einen MESFET zu vollenden.
Der MESFET, der durch die obigen Verfahren hergestellt wurde, hat eine verbesserte Leistungszusatzeffektivität ηadd, da ein Strom nicht leicht durch den Drain-Gate-Weg fließt, aber leicht durch den Gate-Source-Weg fließt, wie in Ver­ bindung mit Fig. 4A bis 4G beschrieben.
Obwohl die Erfindung für Fälle beschrieben wurde, in denen eine Drainelektrode auf einer Potentialgrenzschicht gebildet ist, kann die Drainelektrode auch direkt auf der aktiven Schicht gebildet sein. Auch ist die Konfiguration der Gateelektrode nicht auf die oben beschriebene beschränkt.
Die Fig. 8A bis 8D zeigen andere Konfigurationen der MESFETs gemäß anderen Ausführungsformen dieser Erfindung. In Fig. 8A ist eine Drainelektrode 16a auf der aktiven Schicht 13 gebildet und macht mit ihr einen Ohmschen Kontakt. Eine Gateelektrode 17 ist teilweise auf der aktiven Schicht 13 angeordnet und teilweise auf einer Potentialgrenzschicht 14, und bildet damit Schottky-Kontakte. Die Potentialgrenz­ schicht 14 ist zwischen der Gateelektrode und der aktiven Schicht 13 auf der Drainseite gebildet, erstreckt sich aber nicht zu der Drainelektrode 16a. Andere Punkte sind ähnlich wie bei dem oben beschriebenen Ausführungsbeispiel.
In Fig. 8B ist eine Gateelektrode 17a auf der aktiven Schicht 13 angeordnet und hat eine Erstreckung zu der Drainelektrode 16a oberhalb der aktiven Schicht. Diese Erstreckung oder Verlängerung ist von der aktiven Schicht durch einen Luftspalt getrennt. Diese Erstreckung der Gateelektrode 17a entspannt die Feldkonzentration die sonst bei dem Rand der Kontaktoberfläche der Gateelektrode 17a auf der Drainseite etabliert wird. Andere Punkte und Teile sind ähnlich der Konfiguration der Fig. 4A. Der Luftspalt kann durch einen Isolationsbereich ersetzt werden.
In Fig. 8C ist eine Gateelektrode 17b auf einer Potentialgrenzschicht 14a angeordnet, die wiederum auf der aktiven Schicht 13 gebildet ist und eine Stufe hat. Die Potentialgrenzschicht 14a hat eine größere Dicke auf der Drainseite und eine kleinere Dicke auf der Sourceseite. Der Abstand zwischen der Gateelektrode 17b und der aktiven Schicht 13 ist somit größer auf der Drainseite. Deshalb wird die elektrische Feldverteilung unter der Gateelektrode 17b auf der Drainseite relative relaxiert.
In Fig. 8D ist eine Gateelektrode 17c auf den Poten­ tialsperrschichten 14b und 14c angeordnet, die ihrerseits auf der aktiven Schicht 13 angeordnet sind. Die Potential­ sperrschichten 14b und 14c haben dieselbe Dicke aber einen unterschiedlichen Feldentspannungseffekt. Die Feldverteilung in der Potentialsperrschicht 14c ist entspannter als in der Potentialsperrschicht 14b. Andere Punkte sind denen in Fig. 8A ähnlich.
In den Konfigurationen, die in Fig. 8A bis 8D gezeigt sind, ist die Verteilung des elektrischen Feldes an der Ecke der Gateelektrode auf der Drainseite durch die Gateelek­ trodenstruktur und/oder die Potentialsperrschicht unter der Gateelektrode entspannt, ähnlich wie bei den in Fig. 1A und 1B gezeigten Ausführungsformen.
Die vorliegende Erfindung wurde in Verbindung mit den bevorzugten Ausführungsformen beschrieben. Die Erfindung ist nicht nur auf die obigen Ausführungsformen begrenzt. Zum Beispiel ist es ausreichend, wenn die Potentialsperrschicht einen breiteren Bandabstand als die Kanalschicht hat. Die Materialien von Substrat/Kanal/Potentialsperrschicht können GaAs (InP)/InGaAs/AlGaAs oder InP/InP/InGaP sein. Das Material für ohmsche Kontakte und Schottky-Elek­ trode ist nicht begrenzt. Für Fachleute ist offensichtlich, daß verschiedene Abwandlungen, Verbesserungen, Kombinationen und dergleichen innerhalb des Schutzumfangs und des Grund­ gedankens der vorliegenden Erfindung vorgenommen werden können.

Claims (15)

1. Eine Feldeffekthalbleiteranordnung mit:
einer aktiven Verbindungshalbleiterschicht;
einem Paar von Stromelektrodenstrukturen, die auf der genannten aktiven Schicht gebildet sind und mit ihr ohmsche Kontakte bilden;
einer Gateelektrode, die zwischen dem genannten Paar von Stromelektrodenstrukturen und auf der genannten aktiven Schicht angeordnet ist und einen Schottky-Kontakt mit ihr bildet;
einem Mittel zum Entspannen eines elektrischen Feldes, das unter der Gateelektrode gebildet wird, auf der Seite von einer des genannten Paares von Stromelektroden­ strukturen.
2. Eine Feldeffekthalbleiteranordnung nach Anspruch 1, bei der das genannte Mittel eine Potentialsperrschicht umfaßt, die aus einem Halbleiter gebildet ist, der einen breiteren Energiebandabstand als der genannte Verbindungs­ halbleiter hat und zwischen einem Teil der Gateelektrode auf der Seite der genannten einen Stromelektrodenstruktur und der genannten aktiven Schicht angeordnet ist.
3. Eine Feldeffekthalbleiteranordnung nach Anspruch 1, bei der das genannte Mittel einen Spalt umfaßt, der zwischen einem Teil der Gateelektrode auf der Seite der genannten einen Stromelektrodenstruktur und der genannten aktiven Schicht gebildet ist.
4. Eine Feldeffekthalbleiteranordnung nach Anspruch 1, bei der das genannte Mittel eine Potentialsperrschicht umfaßt, die aus einem Halbleiter gebildet ist, der einen breiteren Energiebandabstand als der genannte Verbindungs­ halbleiter hat und zwischen der genannten Gateelektrode und der genannten aktiven Schicht angeordnet ist, wobei die Sperrschicht auf der Seite der genannten einen Stromelek­ trodenstruktur eine größere Dicke als auf der Seite der anderen der genannten Stromelektrodenstrukturen hat.
5. Eine Feldeffekthalbleiteranordnung nach Anspruch 1, bei der das genannte Mittel eine Potentialsperrschicht umfaßt, die aus einem Halbleiter gebildet ist, der einen breiteren Energiebandabstand als der genannte Verbindungs­ halbleiter hat, und zwischen der genannten Gateelektrode und der genannten aktiven Schicht angeordnet ist, wobei die Sperrschicht auf der Seite der genannten einen Stromelek­ trodenstruktur einen anderen Entspannungseffekt als auf der Seite der anderen der genannten Stromelektrodenstrukturen hat.
6. Ein Feldeffekttransistor nach Anspruch 2, bei dem die genannte Sperrschicht erweitert ist und auch zwischen der genannten einen Stromelektrodenstruktur und der aktiven Schicht angeordnet ist.
7. eine Feldeffekthalbleiteranordnung mit:
einem halbisolierenden Verbindungshalbleitersub­ strat;
einer aktiven Verbindungshalbleiterschicht, die auf dem genannten Substrat gebildet ist;
einer hohen Verbindungshalbleiterpotentialsperr­ schicht, die auf der genannten aktiven Verbindungshalblei­ terschicht auf einer Drainseite gebildet ist, welche Sperr­ schicht einen breiteren Energiebandabstand als die genannte aktive Verbindungshalbleiterschicht hat;
einer Sourceelektrode und einer Drainelektrode, die mit einer Kanalzone zwischen ihnen angeordnet gebildet sind, welche Source- und Drainelektroden mit der genannten aktiven Verbindungshalbleiterschicht ohmsche Kontakte haben; und
einer Gateelektrode, die zwischen den genannten Source- und Drainelektroden angeordnet ist und Schottky- Kontakte mit der genannten aktiven Verbindungshalbleiter­ schicht auf der Sourceseite und mit der genannten hohen Verbindungshalbleiterpotentialsperrschicht auf der Drainsei­ te hat.
8. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 1, bei der die genannte Potentialsperrschicht aus AlGaAs hergestellt ist.
9. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 1, bei der die genannte aktive Schicht aus GaAs oder InGaAs hergestellt ist.
10. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 9, bei der die genannte Potentialsperrschicht aus AlGaAs hergestellt ist.
11. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 7, bei der die genannte Schottky-Gateelektrode aus Al hergestellt ist.
12. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 7, bei der die genannte Drainelektrode eine Kamm­ form hat und die genannte Sourceelektrode zwischen Zähnen des genannten Kamms angeordnet ist.
13. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 12, bei der die genannte Gateelektrode die genannte Sourceelektrode zwischen Zähnen des genannten Kamms umgibt.
14. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 7, bei der die genannte Potentialsperrschicht eine Dicke von 20-100 nm hat.
15. Eine Feldeffektverbindungshalbleiteranordnung nach Anspruch 7, bei der die genannte Gateelektrode die genannte Potentialsperrschicht wenigstens um 100 nm überlappt.
DE4402270A 1993-01-27 1994-01-27 Feldeffekttransistoranordnung mit Schottky-Elektrode Expired - Fee Related DE4402270B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP5-11282 1993-01-27
JP5011282A JPH06224225A (ja) 1993-01-27 1993-01-27 電界効果半導体装置

Publications (2)

Publication Number Publication Date
DE4402270A1 true DE4402270A1 (de) 1994-07-28
DE4402270B4 DE4402270B4 (de) 2005-09-15

Family

ID=11773646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4402270A Expired - Fee Related DE4402270B4 (de) 1993-01-27 1994-01-27 Feldeffekttransistoranordnung mit Schottky-Elektrode

Country Status (4)

Country Link
US (1) US5399886A (de)
JP (1) JPH06224225A (de)
DE (1) DE4402270B4 (de)
FR (1) FR2700890B1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964336A (ja) * 1995-08-25 1997-03-07 Advantest Corp 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法
JP3413345B2 (ja) * 1997-05-20 2003-06-03 松下電器産業株式会社 電界効果型トランジスタ及びその製造方法
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JP3111985B2 (ja) * 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
CN100508212C (zh) * 2004-06-24 2009-07-01 日本电气株式会社 半导体器件
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
EP1921669B1 (de) 2006-11-13 2015-09-02 Cree, Inc. GaN-basierte HEMTs mit vergrabenen Feldplatten
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0523593A1 (de) * 1991-07-15 1993-01-20 Motorola, Inc. Feldeffekttransistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814016A (ja) * 1981-07-17 1983-01-26 Sato Seikou Kk 車両用はかり
JPS6057968A (ja) * 1983-09-09 1985-04-03 Toshiba Corp Ｍｏｓトランジスタの製造方法
JPS61228674A (ja) * 1985-04-02 1986-10-11 Fujitsu Ltd 半導体装置及びその製造方法
DE3526551A1 (de) * 1985-07-25 1987-02-05 Hoechst Ag Wasserloesliche farbige verbindungen, verfahren zu ihrer herstellung und ihre verwendung als farbstoffe
JPS6257256A (ja) * 1985-09-06 1987-03-12 Fujitsu Ltd 電界効果型半導体装置の製造方法
DE3602461A1 (de) * 1986-01-28 1987-07-30 Telefunken Electronic Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
JPS6387773A (ja) * 1986-09-30 1988-04-19 Nec Corp シヨツトキバリア型電界効果トランジスタ
JPH084140B2 (ja) * 1987-08-07 1996-01-17 日本電気株式会社 電界効果トランジスタ
JPH01196179A (ja) * 1988-02-01 1989-08-07 Sumitomo Electric Ind Ltd 電界効果トランジスタ
EP0373803A3 (de) * 1988-12-16 1991-07-10 Raytheon Company R.F.-Wechselschalter
JP2627954B2 (ja) * 1989-06-09 1997-07-09 松下電器産業株式会社 ヘテロ接合電界効果トランジスタ
EP0469768A1 (de) * 1990-07-31 1992-02-05 AT&T Corp. Ein im wesentlichen linearer Feldeffekttransistor und dessen Herstellungsverfahren
JPH0499333A (ja) * 1990-08-18 1992-03-31 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JPH04186637A (ja) * 1990-11-16 1992-07-03 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0523593A1 (de) * 1991-07-15 1993-01-20 Motorola, Inc. Feldeffekttransistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE El.Dev.Lett., Vol. 13, No. 6, June 1992, pp 335-337 *

Also Published As

Publication number Publication date
FR2700890A1 (fr) 1994-07-29
DE4402270B4 (de) 2005-09-15
US5399886A (en) 1995-03-21
FR2700890B1 (fr) 1996-07-26
JPH06224225A (ja) 1994-08-12

Similar Documents

Publication Publication Date Title
DE4402270B4 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE69325673T2 (de) Feldeffekttransistor
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE3788253T2 (de) Steuerbare Tunneldiode.
DE2910566A1 (de) Statische induktions-halbleitervorrichtung
DE2804568A1 (de) Schnelles, transistoraehnliches halbleiterbauelement
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE102006058324A1 (de) Feldeffekttransistor
DE4015067C2 (de) Transistor mit permeabler Basis
DE3526826C2 (de)
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE10338259B4 (de) Halbleitereinrichtung
DE2734997A1 (de) Integrierte halbleiterschaltung
DE3528562C2 (de)
DE4400233C2 (de) Feldeffekttransistor
DE10205324B4 (de) Halbleiterbauelement
DE2212489B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69606579T2 (de) Herstellungsverfahren für Halbleiterbauelement mit plasmabehandelter Schicht
DE2516877A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee