KR930001478A - 모스패트의 구조 및 제조 방법 - Google Patents
모스패트의 구조 및 제조 방법 Download PDFInfo
- Publication number
- KR930001478A KR930001478A KR1019910009917A KR910009917A KR930001478A KR 930001478 A KR930001478 A KR 930001478A KR 1019910009917 A KR1019910009917 A KR 1019910009917A KR 910009917 A KR910009917 A KR 910009917A KR 930001478 A KR930001478 A KR 930001478A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- depositing
- etching
- trench
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000000151 deposition Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 모스패트의 공정단면도.
Claims (2)
- LDD구조의 소오스/드레인을 갖는 트렌치형 모스패트에 있어서, 상기 LDD구조를 이루은 n-층 밑부분에만 p-층을 형성함을 특징으로 하는 모스패트의 구조.
- 기판(1)에 필드산화막(2)을 성장시킨 후 산화막(3)과 질화막(4)을 증착하는 공정과, P/R(5)을 사용하여 상기 질화막(4)을 선택적 식각하고 폴리실리콘(6)을 증착하여 측벽을 형성하는 공정과, 상기 측벽을 이용하여 산화막(3)을 식각하고 측벽을 제거한 후 n-이온, p->이온을 주입하는 공정과, 표면에 드러난 산화막(3)을 이용하여 기판(1)을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치에 게이트 산화막(7)을 형성한 후 폴리실리콘(8)을 증착하여 질화막(4)이 제거될 때까지 에치 백하는 공정과, 산화막(9)과 BPSG(10)을 증착하고 메탈 콘택을 식각하여 메탈(11)을 증착하는 공정을 차례로 실시함을 특징으로 하는 모스패트의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001478A true KR930001478A (ko) | 1993-01-16 |
| KR940006705B1 KR940006705B1 (ko) | 1994-07-25 |
Family
ID=19315845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006705B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450652B1 (ko) * | 1997-08-22 | 2004-12-17 | 페어차일드코리아반도체 주식회사 | 트렌치형파워모스펫및그제조방법 |
-
1991
- 1991-06-15 KR KR1019910009917A patent/KR940006705B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450652B1 (ko) * | 1997-08-22 | 2004-12-17 | 페어차일드코리아반도체 주식회사 | 트렌치형파워모스펫및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006705B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001477A (ko) | 모스패트의 제조 방법 | |
| KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
| KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 | |
| KR930003351A (ko) | 씨모스 인버터 구조 및 그 제조방법 | |
| KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
| KR890005893A (ko) | 반도체장치의 제조방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR930001480A (ko) | 트랜치 베리드 ldd mosfet의 구조 및 제조 방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
| JPS5670669A (en) | Longitudinal semiconductor device | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR910019204A (ko) | 슬롭형 게이트를 이용한 ldd제조방법 | |
| KR930017207A (ko) | Mosfet 제조방법 | |
| KR950030272A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920013700A (ko) | 소이 구조의 트랜지스터 제조방법 | |
| KR930001467A (ko) | 바이폴라 소자의 제조방법 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 | |
| KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR950030396A (ko) | 캐패시터 제조방법 | |
| KR920015624A (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |