KR950030396A - 캐패시터 제조방법 - Google Patents

캐패시터 제조방법 Download PDF

Info

Publication number
KR950030396A
KR950030396A KR1019940007510A KR19940007510A KR950030396A KR 950030396 A KR950030396 A KR 950030396A KR 1019940007510 A KR1019940007510 A KR 1019940007510A KR 19940007510 A KR19940007510 A KR 19940007510A KR 950030396 A KR950030396 A KR 950030396A
Authority
KR
South Korea
Prior art keywords
layer
capacitor
forming
mask
epitaxial layer
Prior art date
Application number
KR1019940007510A
Other languages
English (en)
Other versions
KR0155580B1 (ko
Inventor
신병철
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940007510A priority Critical patent/KR0155580B1/ko
Publication of KR950030396A publication Critical patent/KR950030396A/ko
Application granted granted Critical
Publication of KR0155580B1 publication Critical patent/KR0155580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

본 발명은 바이폴라소자의 캐패시터 제조방법에 있어서, 가)반도체기판위에 이온을 주입 및 후 확산하여 N+형 매몰층을 형성한 다음 그 위에 n형 에피택샬층을 성장시키는 단계와 나)제1마스크를 이용하여 상기 매몰층위에 에피택샬층에 다수의 홈을 형성하는 단계와, 다)필드산화공정을 실시하여 노출된 에피택샬층에 필드산화막을 형성하는 단계와, 라)상기 필드산화막 전면에 제2마스크를 이용하여 캐패시터를 형성할 부위의 필드산화막을 제거한 후, 상기 마스크를 제거하고 전면에 유전층을 형성하는 단계와, 마)콘택부위의 유전층을 제거하여 에피택샬층을 개방하고, 콘택부위에 개방된 에피택샬층에 n+형의 불순물을 고농도로 주입하여 n+영역을 형성하는 단계와, 바)메탈을 증착하고 패턴닝하여 캐패시터의 메탈플레이트전극과 메탈콘택부를 형성하는 단계를 포함하는 캐패시터 제조방법이다.

Description

캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 방법으로 제조한 캐패시터의 단면도이고, 제2도는 본 발명에 의한 캐패시터의 제조공정도이다.

Claims (6)

  1. 바이폴라소자의 캐패시터 제조방법에 있어서, 가)반도체기판위에 이온을 주입 및 후 확산하여 N+형 매몰층을 형성한 다음 그 위에 n형 에피택샬층을 성장시키는 단계와 나)제1마스크를 이용하여 상기 매몰층위에 에피택샬층에 다수의 홈을 형성하는 단계와, 다)필드산화공정을 실시하여 노출된 에피택샬층에 필드산화막을 형성하는 단계와, 라)상기 필드산화막 전면에 제2마스크를 이용하여 캐패시터를 형성할 부위의 필드산화막을 제거한 후, 상기 마스크를 제거하고 전면에 유전층을 형성하는 단계와, 마)콘택부위의 유전층을 제거하여 에피택샬층을 개방하고, 콘택부위에 개방된 에피택샬층에 n+형의 불순물을 고농도로 주입하여 n+영역을 형성하는 단계와, 바)메탈을 증착하고 패턴닝하여 캐패시터의 메탈플레이트전극과 메탈콘택부를 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 가)단계의 에피택샬층의 두께는 1.5μm 내지 2μm 범위인 것을 특징으로 하는 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 나)단계의 에피택tif층은 절반정도의 깊이로 제거되는 것을 특징으로 하는 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 다)단계의 필드산화막은 캐패시터마스크로서 사용하는 것을 특징으로 하는 캐패시터 제조방법.
  5. 제1항에 있어서, 상기 라)단계의 유전층은 산화막으로 형성한 것을 특징으로하는 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 라)단계의 유전층은 질화막으로 형성한 것을 특징으로하는 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019940007510A 1994-04-11 1994-04-11 캐패시터 제조방법 KR0155580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007510A KR0155580B1 (ko) 1994-04-11 1994-04-11 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007510A KR0155580B1 (ko) 1994-04-11 1994-04-11 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR950030396A true KR950030396A (ko) 1995-11-24
KR0155580B1 KR0155580B1 (ko) 1998-10-15

Family

ID=19380759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007510A KR0155580B1 (ko) 1994-04-11 1994-04-11 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0155580B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015009B1 (ko) * 2008-04-18 2011-02-16 주식회사 케이이씨 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR0155580B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR900000981A (ko) 반도체장치의 제조방법
KR950030396A (ko) 캐패시터 제조방법
KR920007124A (ko) 폴리 에미터 바이폴라 트랜지스터의 제조방법
KR950009786A (ko) 전계방사형 음극 구조체의 제조방법
KR950024300A (ko) 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
KR900001030A (ko) 고전압용 반도체 소자 및 그 제조방법
KR960002742A (ko) 반도체소자의 제조방법
KR970052987A (ko) 반도체장치의 웰(well) 형성방법
KR910005424A (ko) 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법
JPS5578568A (en) Manufacture of semiconductor device
KR910001930A (ko) 자기정렬된 저도핑된 접합형성방법
KR960026427A (ko) 박막트랜지스터의 제조방법
KR920015594A (ko) 바이폴라 트랜지스터의 제조방법
KR940018913A (ko) 반도체장치의 제조방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR920015508A (ko) Npn형 트랜지스터 제조방법
KR970054349A (ko) 대칭형 바이폴라 트랜지스터 제조방법
KR950030272A (ko) 다결정실리콘 박막트랜지스터 제조방법
KR960009077A (ko) 전계효과트랜지스터 제조방법
KR930015081A (ko) 얕은 접합 모스패트 제조방법
KR940019009A (ko) 모스 페트 제조 방법
KR920013779A (ko) 질소이온 주입에 의한 캐패시터 제조방법
KR970053005A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR920015421A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee