KR910005424A - 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 - Google Patents
높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 Download PDFInfo
- Publication number
- KR910005424A KR910005424A KR1019890011682A KR890011682A KR910005424A KR 910005424 A KR910005424 A KR 910005424A KR 1019890011682 A KR1019890011682 A KR 1019890011682A KR 890011682 A KR890011682 A KR 890011682A KR 910005424 A KR910005424 A KR 910005424A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- shielding plate
- field shielding
- forming
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2a 내지 2g 도는 본 발명에 의해 필드 차폐 플레이트를 형성하는과정을 나타낸 단면도.
Claims (3)
- 소자와 소자를 분리하기 위하여 기판 상부에 필드 차폐플레이트를 형성하고 측면 하부에 소오스 전극과 드레인 전극을 형성한후, PSG, BPSG 또는 산화막 등으로 필드 차폐 플레이트 주변에 절연층을 소정두께로 형성한 다음 소오스 전극과 드레인 전극 상부에 금속을 접속시키는 공정을 포함하는 반도체 제조방법에 있어서, P형 기판 상부에 산화막등으로된 절연층을 형성하고 이온주입으로 P＋영역을 P형 기판에 소정 깊이로 형성하는 단계와, 상기 절연층 상부에 필드 차폐 플레이트용 N형 폴리 실리콘을 증착한다음, 그위에 질화막을 형성하는 단계와, 상기 질화막 상부에 포토레지스트를 도포하여 필드 차폐 플레이트가 형성될 부분만 다시 제거하여 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 따라 노출된 질화막을 제거한후, 불순물을 고농도로 이온주입하여 질화막이 제거된 영역의 P＋형 영역내에 P＋＋영역을 소정 깊이로 형성하는 단계와, 잔존하는 포토레지스트를 제거한다음 질화막이 제거된 부분의 폴리 실리콘 상부에 산화막 성장 공정에 의해 산화막을 성장하는 단계와, 잔존하는 질화막을 제거한 다음 성장된 산화막을 장벽층으로 한 상태에서 폴리 실리콘을 제거하여 필드 차폐 플레이트를 완성하는 단계와, 이온주입 공정에 의해 상기 필드 플레이트 주위의 P＋영역내로 N형 소오스 전극 및 드레인 전극을 형성하고, 상기의 성장된 산화막과 기판 상부의 절연층을 제거한다음, 필드 차폐 플레이트 상부에 절연층을 형성하고, 소오스 전극과 드레인 전극 상부에 금속을 접속하는 단계로 이루어지는 높은 문턱전압을 갖는 필드 차폐 플레이트 형성방법.
- 제 1 항에 있어서, 상기 기판을 N형으로 선택하여 상기 P＋영역 및 P＋＋영역을 N＋영역 및 N＋＋영역으로 형성하며 상기 소오스 및 드레인 전극은 P형 소오스 및 드레인 전극으로 형성하는 것을 포함하는 것을 특징으로 하는 높은 문턱 전압을 갖는 필드 차폐 플레이트 형성방법.
- 제 1 항의 제조방법에 의해 제조된 높은 문턱전압을 갖는 필드 차폐 플레이트.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011682A KR920003828B1 (ko) | 1989-08-17 | 1989-08-17 | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890011682A KR920003828B1 (ko) | 1989-08-17 | 1989-08-17 | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005424A true KR910005424A (ko) | 1991-03-30 |
| KR920003828B1 KR920003828B1 (ko) | 1992-05-15 |
Family
ID=19288980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890011682A KR920003828B1 (ko) | 1989-08-17 | 1989-08-17 | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920003828B1 (ko) |
-
1989
- 1989-08-17 KR KR1019890011682A patent/KR920003828B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003828B1 (ko) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910005446A (ko) | 반도체소자 제조방법 | |
| KR890004441A (ko) | 화합물 반도체장치 및 그 제조방법 | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR910005424A (ko) | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 | |
| KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR950030396A (ko) | 캐패시터 제조방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPS57153462A (en) | Manufacture of semiconductor integrated circuit device | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR920010915A (ko) | 트렌치 커패시터 셀 제조방법 | |
| KR970024292A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR970008582A (ko) | 반도체 장치의 제조방법 | |
| KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR900001032A (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 | |
| KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
| KR920001757A (ko) | 모오스 트랜지스터의 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |