KR970024292A - 고내압 트랜지스터 및 그 제조방법 - Google Patents

Abstract

고내압용 트랜지스터 및 그 제조방법에 대해 개시되어 있다. 이는, 제1 도전형의 반도체기판, 제1 도전형 반도체기판상에 형성된 제2절연층영역과 제2 절연층영역 양측에 제2 절연층영역과 인접하여 형성된 제1 절연층영역으로 이루어진 게이트절연층, 게이트절연층 아래의 반도체기판 내에 형성되며, 제2 절연층영역 아래에 형성된 제2채널영역과 제1 절연층영역 아래에 형성된 제1 채널영역으로 이루어진 제1 도전형의 채널영역, 제1 채널영역 양단의 기판 내에 제1 채널영역과 인접하여 각각 형성된 제2 도전형의 소오스 및 드레인영역 및 게이트절연층상에 형성되며, 소오스 및 드레인영역의 일부까지 확장되어 형성된 게이트전극을 포함하여 구성되는 것을 특징으로 한다. 따라서, 적정한 문턱전압과 펀치쓰루특성을 향상시킨다.

Description

고내압 트랜지스터 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 사용되는 마스크패턴의 레이아웃을 나타낸 것이다,

제3도는 본 발명에 의한 고내압 트랜지스터의 단면구조도이다,

제4A도 내지 제4I도는 본 발명에 의한 고내압 트랜지스터의 제조방법을 도시한 공정순서도이다.

Claims (9)

1. 제1 도전형의 반도체기판; 상기 제1 도전형 반도체기판상에 형성된 제2 절연층영역과 상기 제2절연층영역 양측에 제2 절연층영역과 인접하여 형성된 제1절연층영역으로 이루어진 게이트절연층; 상기 게이트절연층 아래의 반도체기판내에 형성되며, 상기 제2 절연층영역 아래에 형성된 제2 채널영역과 상기 제1 절연층영역 아래에 형성된 제1 채널영역으로 이루어진 제1 도전형의 채널영역; 상기 제1 채널영역 양단의 기판내에 상기 제1 채널 영역과 인접하여 각각 형성된 제2 도전형의 소오스 및 드레인영역; 및 상기 게이트절연층상에 형성되며, 상기 소오스 및 드레인영역의 일부까지 확장되어 형성된 게이트전극을 포함하여 구성되는 것을 특징으로 하는 고내압 트랜지스터.
2. 제1항에 있어서, 상기 제1 절연층영역의 두께가 상기 제2절연층영역 두께보다 두꺼운 것을 특징으로 하는 고내압 트랜지스터.
3. 제1항에 있어서, 상기 제1 채널영역의 불순물농도가 상기 제2채널영역의 불순물농도보다 낮은 것을 특징으로 하는 고내압 트랜지스터.
4. 제1항에 있어서, 상기 소오스 및 드레인영역이 제2 도전형의 농도의 제1 및 제2 불순물영역과, 상기 제1 및 제2 불순물영역의 불순물농도보다 불순물농도가 높고 제1 및 제2 불순물영역 내에 형성된 제2 도전형의 고농도 제3 불순물영역으로 이루어진 것을 특징으로 하는 고내압 트랜지스터.
5. 제1 도전형 반도체기판 내에 제1 도전형 불순물을 이온주입하여 제1 채널영역을 형성하는 제1 공정; 상기 제1 채널영역이 형성된 반도체기판 상부에 제1 게이트절연막을 형성하는 제2 공정; 상기 제1 게이트절연막이 형성된 반도체기판 소정영역내에 선택적으로 제1 도전형의 불순물을 이온주입하여 제2 채널영역을 형성하는 제3 공정; 상기 제2 채널영역이 형성된 부분의 상기 제1 게이트절연막을 선택적으로 제거하는 제4 공정; 및 기판 전면에 제2 게이트절연막을 형성하는 제5 공정을 포함하는 것은 특징으로 하는 고내압 트랜지스터의 제조방법.
6. 제5항에 있어서, 상기 제5 공정에 의해 상기 제1 채널영역상에는 상기 제4 공정에서 제거되지 않고 남아있던 제1 게이트절연막 위에 상기 제2 게이트절연막이 연속으로 증착되어 복층의 제1 게이트절연층영역이 형성되고, 상기 제2 채널영역상에는 상기 제2 게이트절연막이 단층으로 형성되어 제2 게이트 절연층영역이 형성되어제1게이트 절연층영역과 제2게이트 절연층영역으로 이루어진 게이트절연층이 형성되는 것을 특징으로 하는고내압 트랜지스터 제조방법.
7. 제1 도전형 반도체기판 소정영역에 제1 도전형의 불순물을 이온주입하여 소자분리 불순물영역을 형성하는 제1 공정; 상기 소자분리 불순물영역 상에 필드산화막을 형성하는 제2 공정; 상기 반도체기판내에 제1 도전형 불순물을 이온주입하여 제1 채널영역을 형성하는 제3 공정; 상기 제1 채널영역이 형성된 반도체기판 상부에 제1 게이트절연막을 형성하는 제4공정; 상기 제1 게이트절연막이 형성된 반도체기판 소정영역 내에 선택적으로 제1도전형의 불순물을 이온주입하여 제2 채널영역을 형성하는 제5 공정; 상기 제2 채널영역이 형성된 부분의 상기 제1 게이트 절연막을 선택적으로 제거하는 제6 공정; 기판 전면에 제2 게이트절연막을 형성하는 제7 공정; 상기 제2 게이트절연막 상에 도전층을 형성하는 제8 공정; 상기 도전층을 패터닝하여 상기 제2 채널영역을 포함하는 제2 게이트절연막 상에 게이트전극을 형성하는 제9 공정; 및 제2 도전형의 불순물을 상기 반도체기판 내에 이온 주입하여 소오스 및 드레인영역을 형성하는 제10 공정으로 이루어진 것을 특징으로 하는 고내압 트랜지스터의 제조방법.
8. 제7항에 있어서, 상기 제7 공정에 의해 상기 제1 채널영역상에는 상기 제6 공정에서 제거되지 않고 남아 있던 제1 게이트절연막 위에 상기 제2 게이트절연막이 연속으로 증착되어 복층의 제1 게이트절연층이 형성되고, 상기 제2 채널영역 상에는 상기 제2 게이트절연막이 단층으로 형성되어 제2 게이트 절연층영역이 형성되어 제1 게이트 절연층영역과 제2 게이트 절연층영역으로 이루어진 게이트절연층이 형성되는 것을 특징으로 하는 고내압 트랜지스터 제조방법.
9. 제7항에 있어서, 상기 소오스 및 드레인영역을 형성하는 제10공정이 상기 게이트전극이 형성된 반도체기판에 제2 도전형의 불순물을 이온주입하여 저농도의 얕은 접합의 제1 불순물영역을 형성하는 공정과, 높은 에너지로 제2 도전형의 불순물을 이온주입하여 저농도 심층접합의 제2 불순물영역을 형성하는 공정, 상기 게이트전극 측면에 스페이서를 형성한 후, 상기 스페이서를 마스크로 하여 제2 도전형의 불순물을 고농도로 이온주입하여 얕은 접합의 제3 불순물영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 고내압 트랜지스터의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.