KR970008644A - 고전압용 모스 트랜지스터 및 그 제조방법 - Google Patents
고전압용 모스 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970008644A KR970008644A KR1019950023180A KR19950023180A KR970008644A KR 970008644 A KR970008644 A KR 970008644A KR 1019950023180 A KR1019950023180 A KR 1019950023180A KR 19950023180 A KR19950023180 A KR 19950023180A KR 970008644 A KR970008644 A KR 970008644A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive region
- conductive
- concentration
- region
- semiconductor substrate
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
고압전용 모스 트랜지스터 및 그 제조방법이 개시되어 있다. 본 발명은 고전압용 모스 트랜지스터에 있어서, 고전압 특성을 얻기 위한 저농도 소오스/드레인 영역, 즉 제2도전영역(106) 중앙에 이보다 더 높은 농도를 갖는 영역, 즉 제1도전영역(105)을 형성하는 것을 특징으로 한다. 본 발명에 의하면, 고전압 특성을 저하시키지 않으면서 소오스/드레인의 저항을 감소시킬 수 있다. 따라서 전류구동능력이 향상된 고전압용 모스 트랜지스터를 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제6도는 본 발명에 의한 고압전용 모스 트랜지스터의 제조방법을 설명하기 위하여 도시한 단면도들이다.
Claims (5)
- 고전압용 모스 트랜지스터에 있어서, 제1도전형의 반도체기판의 소정영역에 서로 일정간격으로 분리되어 형성된 한쌍의 필드산화층 패턴; 상기 필드산화층 패턴 각각의 중앙부분 아래에 제2도전형의 불순물에 의해 제1농도를 도우핑되어 형성된 제1도전영역; 상기 필드산화층 패턴 아래이고 상기 제1도전영역의 양 옆에 제2도전형의 불순물에 의해 상기 제1농도보다 낮은 제2농도로 도우핑되어 형성된 제2도전영역; 상기 필드산화층 패턴들 사이의 반도체기판 상에 형성된 게이트 절연층; 상기 한쌍의 필드산화층 패턴 사이의 상기 게이트 절연층상에 형성된 게이트 전극; 상기 게이트 절연층과 인접하지 않는 제2도전영역 옆의 반도체기판 표면에 제2도전형의 불순물에 의해 상기 제1농도와 같은 농도로 도우핑되어 형성된 제3도전영역; 및 상기 제3도전영역 내에 상기 제1농도보다 높은 제3농도로 도우핑되어 형성된 제4도전영역을 구비하여, 상기 고전압 모스 트랜지스터의 소오스/드레인 영역이 상기 제1도전영역, 상기 제2도전영역, 상기 제3도전영역, 및 상기 제4도전영역으로 이루어지는 것을 특징으로 하는 고전압용 모스 트랜지스터.
- 제1항에 있어서, 상기 제2도전형은 상기 제1도전형과 반대형인 것을 특징으로 하는 고전압용 모스 트랜지스터.
- 고전압 모스 트랜지스터의 제조방법에 있어서, 제1도전형의 반도체기판 주 표면에 패드 산화층, 폴리실리콘층, 및 질화실리콘층을 차례로 형성하는 단계; 상기 질화실리콘층을 패터닝하여 폴리실리콘층의 일 부분을 노출시키는 단계; 상기 패터닝된 질화실리콘층의 측벽에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 반도체기판에 상기 패터닝된 질화실리콘층 및 상기 스페이서를 마스크로 하여 제2도전형의 불순물을 제1도우즈로 이온주입함으로써, 상기 노출된 폴리실리콘층 아래의 반도체기판 표면에 제1농도로 도우핑된 제1도전영역을 형성하는 단계; 상기 스페이서를 제거한 후 상기 패터닝된 질화실리콘층을 마스크로 하여 제2도전형의 불순물을 상기 제1도우즈보다 낮은 제2도우즈로 이온주입함으로써, 상기 제1도전영역 양 옆에 상기 제1농도보다 낮은 제2농도로 도우핑된 제2도전영역을 형성하는 단계; 상기 제2도전영역이 형성된 반도체기판을 열산화시키어 상기 노출된 폴리실리콘층 부분에 필드산화층을 형성함으로써, 활성영역을 한정하는 단계; 상기 필드산화층이 형성된 반도체기판의 패터닝된 질화실리콘층 및 그 하부의 폴리실리콘층을 제거하는 단계; 상기 폴리실리콘층의 제거된 반도체기판 상부의 패드 산화층을 제거하는 단계; 상기 패드산화층이 제거된 반도체기판의 활성영역 상에 게이트 절연층을 형성하는 단계; 상기 필드산화층 사이의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성되지 않은 활성영역에 상기 제1농도와 같은 농도로 도우핑된 제2도전형의 제3도전영역을 형성하는 단계; 상기 제3도전영역 내에 상기 제1농도보다 높은 제3농도로 도우핑된 제4도전영역을 형성하는 단계를 구비하여, 상기 고전압용 모스 트랜지스터의 소오스/드레인 영역이 상기 제1도전영역, 상기 제2도전영역, 상기 제3도전영역, 및 상기 제4도전영역으로 구성되는 것을 특징으로 하는 고전압용 모스 트랜지스터의 제조방법.
- 제3항에 있어서, 상기 제2도전형은 상기 제1도전형과 반대형인 것을 특징으로 하는 고전압용 모스 트랜지스터의 제조방법.
- 제3항에 있어서, 상기 스페이서는 CVD 산화층으로 형성하는 것을 특징으로 하는 고전압용 모스 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023180A KR970008644A (ko) | 1995-07-31 | 1995-07-31 | 고전압용 모스 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023180A KR970008644A (ko) | 1995-07-31 | 1995-07-31 | 고전압용 모스 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970008644A true KR970008644A (ko) | 1997-02-24 |
Family
ID=66541807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023180A KR970008644A (ko) | 1995-07-31 | 1995-07-31 | 고전압용 모스 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008644A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399694B1 (ko) * | 2000-08-10 | 2003-09-29 | 산요덴키가부시키가이샤 | 절연 게이트형 반도체 장치 및 그 제조 방법 |
-
1995
- 1995-07-31 KR KR1019950023180A patent/KR970008644A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399694B1 (ko) * | 2000-08-10 | 2003-09-29 | 산요덴키가부시키가이샤 | 절연 게이트형 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050233513A1 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JPH04268767A (ja) | 半導体装置 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| US6709936B1 (en) | Narrow high performance MOSFET device design | |
| KR970008644A (ko) | 고전압용 모스 트랜지스터 및 그 제조방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
| US6608349B1 (en) | Narrow/short high performance MOSFET device design | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 | |
| JPH036863A (ja) | 半導体装置 | |
| JPS62229977A (ja) | 導電変調型ｍｏｓｆｅｔの製造方法 | |
| KR100479820B1 (ko) | 반도체소자의 제조방법 | |
| JP2002057333A (ja) | 半導体装置と及びその製造方法 | |
| KR100390153B1 (ko) | 반도체소자및그반도체소자의제조방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| KR100214077B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| JPS62133763A (ja) | Ｍｏｓトランジスタ | |
| KR960039430A (ko) | 고전압용 모스 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR940002776B1 (ko) | Cmos 및 soi 복합 구조를 갖는 mos fet 생성방법 | |
| JPS6254959A (ja) | Ｍｉｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |