KR940006705B1 - 모스패트의 구조 및 제조방법 - Google Patents
모스패트의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR940006705B1 KR940006705B1 KR1019910009917A KR910009917A KR940006705B1 KR 940006705 B1 KR940006705 B1 KR 940006705B1 KR 1019910009917 A KR1019910009917 A KR 1019910009917A KR 910009917 A KR910009917 A KR 910009917A KR 940006705 B1 KR940006705 B1 KR 940006705B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- oxide film
- trench
- low concentration
- gate electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract 3
- 239000007924 injection Substances 0.000 abstract 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 모스패트의 단면도.
제 2 도는 본 발명 모스패트의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드 산화막
3,9 : 산화막 4 : 질화막
5 : P/R 6,8 : 폴리실리콘
7 : 게이트산화막 10 : BPSG
11 : 메탈
본 발명은 모스패트(MOSFET)의 구조 및 제조방법에 관한 것으로 특히 트렌치형 모스패트에 있어서 소자의 특성을 향상시킬 수 있도록 한 것이다.
종래의 트렌지형 모스패트는 제1도와 같이 P형기판(1)에 LDD구조의 소오스/드레인을 형성하고 트렌치를 형성하여 게이트산화막(7), 게이트폴리실리콘(8)을 증착한 후 패터닝한 상태에서 BPSG(10)를 덮어 이루어진다.
그러나, 상기와 같은 종래 기술에 있어서는 실리콘기판(1)의 식각 상태에 따라서 소자특성이 변하기 쉬우며, 높은 P형 농도 때문에 이동도(Mobility)가 감소할 뿐만 아니라 게이트 패터닝시 오정렬(Misalign)에 의해 LDD의 불균형이 이루어지는 결점이 있다.
본 발명은 이와 같은 종래의 결점을 해결하기 위한 것으로 LDD구조를 이루는 저농도 n형 불순물층층 밑부분에만 선택적으로 저농도 p형 불순물층을 형성하여 소자의 특성을 향상시키며 이동도를 증대시킬 수 있는 모스패트의 구조 및 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저 (a)와 같이 p형 기판(1)에 필드산화막(2)을 성장시켜 액티브 영역과 필드 영역을 한정하고 전면에산화막(3)과 질화막(4)을 증착한다.
그리고 (b)와 같이 P/R(5)을 덮고 노랑 및 현상공정으로 게이트가 형성될 부분을 정의하여 질화막(4)을선택적으로 제거한 후 P/R(5)을 제거한다.
다음에 (c)와 같이 폴리실리콘(6)을 증착하고 이방성 식각하여 측벽을 형성한 후 (d)와 같이 상기 측벽및 질화막(4)을 마스크로 이용하여 산화막(3)을 식각한다.
이어서 측벽 폴리실리콘(6)을 제거하고 LDD을 위한 저농도 n형 불순물 이온 주입 및 펀치 트로우방지와 임계전압 조절을 위한 저농도 p형 불순물 이온주입을 실시한다.
그리고 (e)와같이 표면에 드러나 있는 산화막(3)을 이용하여 저농도 p형 불순물 이온주입층이 충분히 제거되도록 기판(1)을 식각하므로 트렌치를 형성하고 (f)와 같이 트렌치 부분에 게이트산화막(7)을 성장시킨후 폴리실리콘(8)을 증착하고 에치 백(Etch Back)하여 게이트전극을 형성한다.
단, 이때의 에치 백은 질화막(4)이 표면이 드러날때까지 실시한다.
다음에 (g)와 같이 질화막(4)을 제거하고 게이트 전극을 마스크로 하여 기판에 고농도 n형 불순물 이온주입을 실시하여 LDD 구조의 소오소/드레인을 형성하고 산화막(9)과 BPSG(10)를 증착한 후 메탈 콘택을 식각하여 메랄(11)을 증착한다.
이상과 같은 본 발명에 의하면 소오스/드레인의 저농도 n형 불순물 이온주입층 밑에만 선택적으로 저농도 형 이온주입층이 형성되므로 전자이동도가 증가하고 정션 커패시턴스는 거의 증가하지 않을뿐만 아니라 실리콘 기판(1)의 식각 상태에 따라서 소자의 특성이 변하지 않게 되는 특징이 있다.
Claims (2)
- 트렌치가 형성된 제1도전형 반도체기판 ; 상기 트렌치 양측 반도체 기판 표면에 형성되는 저농도 제2도전형 소오스 및 드레인영역 ; 상기 저농도 제2도전헝 소오스 및 드레인 영역 하측에 형성되는 저농도제1도전형 불순불 이온주입층 ; 상기 트렌치 영역 및 저농도 및 제2도전형 소오스 및 드레인영역상에 걸쳐 형성되는 게이트 전극: 상기 게이트 전극 양측 반도체 기판 표면에 형성되는 고농도 제 2도전형 소오스및 드레인영역을 포함하여 구성됨을 특징으로 하는 모스패트의 구조.
- 제1도전형 반도체기판(1)에 필드산화막(2)을 성장시킨후 산화막(3)과 질화막(4)을 증착하는 공정과, 게이트형성 영역의 상기 질화막(4)을 선택적 식각하고 질화막(4) 측면에 폴리실리콘(6) 측벽을 형성하는 공정과, 상기 측벽을 이용하여 산화막(3)을 식각하고 측벽을 제거한 후 노출된 반도체 기판 표면에 저농도 제2도전형 이온주입하고 저농도 제2도전형 이온주입층 하부에 저농도 제1도전형 이온주입하는 공정과, 표면에 드러난 산화막(3)을 이용하여 기판(1)을 식각하여 트렌치를 헝성하는 공정과, 상기 트랜치에 게이트산화막(7)을 형성한후 폴리실리콘(8)을 증착하고 질화막(4)이 제거될때까지의 에치 백하여 게이트전극을 형성하는 공정과, 질화막을 제거하고, 상기 게이트 전극을 마스크로 이용하요 고농도 제2도전형 이온주입으로 LDD의 소오스 및 드레인영역을 형성하는 공정을 차례로 실시함을 특징으로 하는 모스패트의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001478A KR930001478A (ko) | 1993-01-16 |
| KR940006705B1 true KR940006705B1 (ko) | 1994-07-25 |
Family
ID=19315845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009917A KR940006705B1 (ko) | 1991-06-15 | 1991-06-15 | 모스패트의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006705B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450652B1 (ko) * | 1997-08-22 | 2004-12-17 | 페어차일드코리아반도체 주식회사 | 트렌치형파워모스펫및그제조방법 |
-
1991
- 1991-06-15 KR KR1019910009917A patent/KR940006705B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001478A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006702B1 (ko) | 모스패트의 제조방법 | |
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| US5413949A (en) | Method of making self-aligned MOSFET | |
| KR940002400B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조방법 | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| US5016067A (en) | Vertical MOS transistor | |
| US20030068864A1 (en) | Method for fabricating power semiconductor device having trench gate structure | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| US4408384A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| US4523368A (en) | Semiconductor devices and manufacturing methods | |
| KR0161201B1 (ko) | T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법 | |
| KR940006705B1 (ko) | 모스패트의 구조 및 제조방법 | |
| US6215153B1 (en) | MOSFET and method for fabricating the same | |
| US4202002A (en) | Ion-implanted layers with abrupt edges | |
| GB2123605A (en) | MOS integrated circuit structure and method for its fabrication | |
| GB2070858A (en) | A shallow channel field effect transistor | |
| KR0142787B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR940002780B1 (ko) | 고전압용 트랜지스터의 구조 및 제조방법 | |
| KR0142782B1 (ko) | 반도체소자의 제조방법 | |
| KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
| KR100390153B1 (ko) | 반도체소자및그반도체소자의제조방법 | |
| KR20040002411A (ko) | 트랜치-게이트 반도체 장치의 제조 방법 | |
| KR940002776B1 (ko) | Cmos 및 soi 복합 구조를 갖는 mos fet 생성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |