JPS60136230A - 基板表面の整形装置 - Google Patents

基板表面の整形装置

Info

Publication number
JPS60136230A
JPS60136230A JP24310183A JP24310183A JPS60136230A JP S60136230 A JPS60136230 A JP S60136230A JP 24310183 A JP24310183 A JP 24310183A JP 24310183 A JP24310183 A JP 24310183A JP S60136230 A JPS60136230 A JP S60136230A
Authority
JP
Japan
Prior art keywords
substrate
electrode
magnetic field
target
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24310183A
Other languages
English (en)
Inventor
Hisaharu Obinata
小日向　久治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Nihon Shinku Gijutsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc, Nihon Shinku Gijutsu KK filed Critical Ulvac Inc
Priority to JP24310183A priority Critical patent/JPS60136230A/ja
Publication of JPS60136230A publication Critical patent/JPS60136230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主として半導体素子の表面の整形装置に関する
。
一般にＶＬＳＩの素子を形成する場合絶縁性或は導電性
の薄膜が多層にしかも微細なパターンを有して形成され
るが、第１図示のように膜ａは島状の下層すの上面に於
ては突状部０を有する膜となり、その上に形成される次
の膜ｄの表面を平坦に形成出来ない不都合を生ずる。こ
うした突状部０の発生はバイアススパッタ法により膜ａ
を形成することである程度は防けるが、近時のように微
細でプラズマの衝ｗでダメージを受け易い素子には約−
１００ｖ以上のバイアス電圧を加えるバイアススパッタ
法はＡｒ＋のエネルギが大きすぎて不適当である。
またパターンの微細化に伴ないＶＬＳＩの配線等に使わ
れる金属やシリサイドを良好なステップカバレージでス
パッタすることが要求されるが、この要求を満足すべく
基板に約−１００ｖ以上の負のバイアス電位を印加して
成膜中にＡｒ＋で基板を衝撃するバイアススパッタを行
なうと前記したように素子が破壊されて好ましくない。
本発明は平坦でしかもステップカバレージの良い整形さ
れた成膜を素子にダメージを与えることなく行なえる装
置を提供することを目的としたもので、基板を取付けた
基板電極とターゲットを取付けたタルゲット宵、極を真
空中で対向させ１ターゲツト電極に負の電位を与えて該
基板の表面に成膜する式のものに於て、基板電極及びタ
ーゲット電極に略垂直な磁場を形成する磁界発生手段を
設けたことを特徴とする〇本発明の実施例を図面につき
説明するに、その第２図に於て、（１）は基板（２）を
取付けた基板電極、（３）は絶縁物、金属やシリサイド
等のターゲット（４）全取付けたターゲット電極を示し
、これら電極（１）（３１は真空室（１り内に互に対向
して設けられる。
通常のスパッタの場合ターゲット電極（３）にＲＦ電源
又はＤｏ電源から電力が投入され基板電極（１）はＲＦ
電源又はＤｏｇ源から電力が投入されるか或は７０−テ
ィング状態とされるが、バイアススパッタの場合には例
えば仝図示のように両電極（１）　（３１’にマツチン
グボックス（５）　（６）　を介してＲＦ電源（力（８
）に接続し、スパッター成膜中に基板電極（１）に負の
バイアス電位を与えるように制御される。
以上の構成は従来のスパッタリング装置と特に変わりが
ないがこの構成では平坦でしかもステップカバレージの
良い整形された成膜を微細なパターンを有する素子に対
して行なうことは困難であるので本発明に於ては両電極
（１）　＋３＋に対して略垂直の磁場Ｑ［）を形成する
磁界発生手段（１］）を設け、両電極（１）　（３１間
に発生するプラズマを磁場（１０）により収束させるよ
うにした。該磁界発生手段αＤは第２図示のように両電
極（１）　（３１の周囲に夫々設けた電磁石（＋１ａ）
（１１ａ）で構成され或は第３図示のように永久磁石（
１１ｂ）　（１ｌ　ｂ）を電極（１）（３）の周囲に配
置して構成される。
尚、ターゲラ）１４１極（３）は第４図のようにターゲ
ット（４）の背後に磁石（１４ヲ設けたマグネトロン式
のものであってもよい。また両電極（１）（３）に夫々
ＤＣ％源（９）　（９）を第６図示のように接続し或は
第７図示のように１台のＲＦ電源（８）から両電極（１
）（３）に電力を与えるように接続することも可能であ
る。
その作動を第２図示のＲＦスパッターの場合につき説明
する。
両電極（１１（３１にマツチングボックス（５１（６）
　′ｆ：介してＲＦ電源（７）　（８）から電力を投入
するとターゲット（４）の前面にプラズマが発生し、同
時に電極（１）　（３）で囲まれた空間にもプラズ了が
発生して真空室（１３）内に導入したＡｒガスがイオン
化され、スパッタリングが始まる。
この場合周囲に拡散しようとするプラズマは磁場α呻の
作用で収束されられるので強いプラズマとなり、多くの
Ａｒ＋を発生させ得、基板電極（１）に−１００ｖ以下
の弱いバイアス電圧が印加されていＣも充分に多くのＡ
　ｒ＋ｆ流入させることが出来・しかもバイアス電圧が
弱いのでＡｒ十の基板（２）への突入エネルギも小さく
、基板（２）に形成された微細なパターンを有するＬＳ
Ｉ素子へダメージを与えることなく第５図示のような平
坦でステップカバレージの良い薄膜を形成することが出
来る。
基板電極（１）にバイアス電圧を与えずにアースより浮
かしたフローティング状態とし１ターゲツト電極（３）
との間にその電位よりも低いバイアス電圧状態が得られ
るようにした場合でも基板（１）に十分なＡｒ十を流人
させることが出来、平坦でステップカバレージの良い整
形された成膜ヲ行なえる。
このように本発明によるときは基板電極及びターゲット
電極に略垂直な磁場全形成する磁界発生手段を設けたの
で基板電極のバイアス電位が小さくてもＡｒ＋を基板に
十分に流入させ得、破壊され易い敏感素子パターンにダ
メージを与えることなく平坦でステップカバレージの良
い整形された成膜を行なえる等の効果がある。
【図面の簡単な説明】
第１図は従来の成膜状態を示す断面向、第２図は本発明
の実施例のｌｙｉ面図、第３図及び第４図、第６図及び
第７図は本発明の他の実施例の断面図、第５図は本発明
の装置による成膜状態を示す断面図である。 （１）・・・基板電極　（２）・・・基板　（３）・・
・ターゲット電極（４）・・・ターゲラ）　、　、（１
０）・・・磁場　（ｌυ・・・磁界発生手段特許出願人
　日本真空技術株式会社 外２名 手続補正書 昭和６９５１２　月４ａ 特許庁長官殿 １、事件の表示 昭和５８年特許願第２４５１０１号 ２、発明の名称 基板表面の整形装置　− ３、補正をする者 事件との関係　特許出願人 日本真空技術株式会社 ４、代　理　人 ５、補正命令の日付（自発） 昭和　年　月　日 ６、　補正の対象 明細書の［特許請求の範囲」及び「発明の詳細な説明」
の欄 ７、　補正の内容 （１）特許請求の範囲を別紙の通シ訂正する。 （２）　明細書第５頁第６行目に「・・・収束されられ
る・・・」と・あ４るを「・・・収束させられる・・・
Ｊに訂正する。 ２、特許請求の範囲 基板を取付けた基板電極とターゲットを取付けたターゲ
ット電極全真空中で対向させ、ターゲット電極に負の電
位を与えて該基板の表面に成膜する式の−ものに於て、
基板電極及びターゲット１！極に略垂直な磁場を形成す
る磁界発生手段を設けたことを特徴とする基板表面の整
形装置。

Claims (1)

    【特許請求の範囲】
  1. 基板を取付けた基板電極とターゲットを取付けたターゲ
    ット電極を真空中で対向させ、ターゲット電極に負の電
    位差を与えて該基板の表面に成膜する式のものに於て、
    基板電極及びターゲット電極に略垂直な磁場を形成する
    磁界発生手段を設けたことを特徴とする基板表面の整形
    装置。
JP24310183A 1983-12-24 1983-12-24 基板表面の整形装置 Pending JPS60136230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24310183A JPS60136230A (ja) 1983-12-24 1983-12-24 基板表面の整形装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24310183A JPS60136230A (ja) 1983-12-24 1983-12-24 基板表面の整形装置

Publications (1)

Publication Number Publication Date
JPS60136230A true JPS60136230A (ja) 1985-07-19

Family

ID=17098803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24310183A Pending JPS60136230A (ja) 1983-12-24 1983-12-24 基板表面の整形装置

Country Status (1)

Country Link
JP (1) JPS60136230A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627904A (en) * 1984-05-17 1986-12-09 Varian Associates, Inc. Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias
JPS6269621A (ja) * 1985-09-24 1987-03-30 Anelva Corp プラズマ処理装置
JPS62263235A (ja) * 1986-05-09 1987-11-16 Mitsubishi Heavy Ind Ltd 非晶質薄膜形成装置
JPS63169376A (ja) * 1987-01-06 1988-07-13 Mitsubishi Electric Corp スパツタ装置
JPS63253617A (ja) * 1987-04-10 1988-10-20 Hitachi Ltd プラズマ処理装置
JPH01220445A (ja) * 1988-02-29 1989-09-04 Tel Sagami Ltd プラズマ処理装置
JPH02194173A (ja) * 1989-01-20 1990-07-31 Chugai Ro Co Ltd スパッタリング装置
JPH04287318A (ja) * 1990-11-23 1992-10-12 Applied Materials Inc プラズマ処理の方法および装置
JP2008201346A (ja) * 2007-02-22 2008-09-04 Nippon Densetsu Kogyo Co Ltd 可動ブラケット
WO2009157439A1 (ja) * 2008-06-26 2009-12-30 株式会社アルバック スパッタリング装置及びスパッタリング方法
WO2011007831A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
WO2011007834A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置及び成膜方法
WO2011007830A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
WO2012070195A1 (ja) * 2010-11-24 2012-05-31 株式会社アルバック スパッタリング方法
JP2013001965A (ja) * 2011-06-16 2013-01-07 Ulvac Japan Ltd スパッタリング方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825475A (ja) * 1981-08-05 1983-02-15 Nec Corp スパツタ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825475A (ja) * 1981-08-05 1983-02-15 Nec Corp スパツタ装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4627904A (en) * 1984-05-17 1986-12-09 Varian Associates, Inc. Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias
JPS6269621A (ja) * 1985-09-24 1987-03-30 Anelva Corp プラズマ処理装置
JPS62263235A (ja) * 1986-05-09 1987-11-16 Mitsubishi Heavy Ind Ltd 非晶質薄膜形成装置
JPH0670978B2 (ja) * 1986-05-09 1994-09-07 三菱重工業株式会社 非晶質薄膜形成装置
JPS63169376A (ja) * 1987-01-06 1988-07-13 Mitsubishi Electric Corp スパツタ装置
JPS63253617A (ja) * 1987-04-10 1988-10-20 Hitachi Ltd プラズマ処理装置
JPH01220445A (ja) * 1988-02-29 1989-09-04 Tel Sagami Ltd プラズマ処理装置
JPH02194173A (ja) * 1989-01-20 1990-07-31 Chugai Ro Co Ltd スパッタリング装置
JPH04287318A (ja) * 1990-11-23 1992-10-12 Applied Materials Inc プラズマ処理の方法および装置
JP2008201346A (ja) * 2007-02-22 2008-09-04 Nippon Densetsu Kogyo Co Ltd 可動ブラケット
WO2009157439A1 (ja) * 2008-06-26 2009-12-30 株式会社アルバック スパッタリング装置及びスパッタリング方法
JPWO2009157439A1 (ja) * 2008-06-26 2011-12-15 株式会社アルバック スパッタリング装置及びスパッタリング方法
WO2011007834A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置及び成膜方法
WO2011007830A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
WO2011007831A1 (ja) * 2009-07-17 2011-01-20 株式会社アルバック 成膜装置
CN102471878A (zh) * 2009-07-17 2012-05-23 株式会社爱发科 成膜装置
CN102471879A (zh) * 2009-07-17 2012-05-23 株式会社爱发科 成膜装置
JP5373904B2 (ja) * 2009-07-17 2013-12-18 株式会社アルバック 成膜装置
JP5373903B2 (ja) * 2009-07-17 2013-12-18 株式会社アルバック 成膜装置
JP5373905B2 (ja) * 2009-07-17 2013-12-18 株式会社アルバック 成膜装置及び成膜方法
US9005413B2 (en) 2009-07-17 2015-04-14 Ulvac, Inc. Film formation apparatus
WO2012070195A1 (ja) * 2010-11-24 2012-05-31 株式会社アルバック スパッタリング方法
JP5795002B2 (ja) * 2010-11-24 2015-10-14 株式会社アルバック スパッタリング方法
JP2013001965A (ja) * 2011-06-16 2013-01-07 Ulvac Japan Ltd スパッタリング方法

Similar Documents

Publication Publication Date Title
JPS60136230A (ja) 基板表面の整形装置
US4747926A (en) Conical-frustum sputtering target and magnetron sputtering apparatus
US5213658A (en) Plasma processing method
JP4896164B2 (ja) プラズマ処理装置
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JPS634065A (ja) 高周波放電により材料をスパッタリングする方法および装置
US5922180A (en) Sputtering apparatus for forming a conductive film in a contact hole of a high aspect ratio
JPS5889826A (ja) バイアスされた伸張部材を有する無線周波エツチテ−ブル
JP4283360B2 (ja) プラズマ処理装置
KR850008362A (ko) 스퍼터코팅 장치 및 방법
JPS6143427A (ja) スパツタエツチング装置
JPH0791640B2 (ja) マグネトロン方式のバイアススパツタ装置
JPS58141387A (ja) スパツタ装置
JPH03177020A (ja) エッチング装置
JPS61137326A (ja) 基板表面の整形装置
JPH08203828A (ja) スパッタリング方法およびその装置
JP2725203B2 (ja) マイクロ波プラズマ処理装置
JPH0565655A (ja) Ｅｃｒ型プラズマ処理装置
JP2539422B2 (ja) プラズマｃｖｄ平坦化成膜方法
JP3185477B2 (ja) ドライエッチング装置
JPS61117276A (ja) スパツタリング用タ−ゲツト
JP2756910B2 (ja) マグネトロンプラズマ用磁場発生装置
JP2985230B2 (ja) プラズマ装置
JP2982202B2 (ja) 半導体装置の製造方法
JPS63223171A (ja) 高能率シ−トプラズマ型スパタリング装置