JPS60136230A - 基板表面の整形装置 - Google Patents
基板表面の整形装置Info
- Publication number
- JPS60136230A JPS60136230A JP24310183A JP24310183A JPS60136230A JP S60136230 A JPS60136230 A JP S60136230A JP 24310183 A JP24310183 A JP 24310183A JP 24310183 A JP24310183 A JP 24310183A JP S60136230 A JPS60136230 A JP S60136230A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- magnetic field
- target
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000007493 shaping process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005513 bias potential Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主として半導体素子の表面の整形装置に関する
。
。
一般にVLSIの素子を形成する場合絶縁性或は導電性
の薄膜が多層にしかも微細なパターンを有して形成され
るが、第1図示のように膜aは島状の下層すの上面に於
ては突状部0を有する膜となり、その上に形成される次
の膜dの表面を平坦に形成出来ない不都合を生ずる。こ
うした突状部0の発生はバイアススパッタ法により膜a
を形成することである程度は防けるが、近時のように微
細でプラズマの衝wでダメージを受け易い素子には約−
100v以上のバイアス電圧を加えるバイアススパッタ
法はAr+のエネルギが大きすぎて不適当である。
の薄膜が多層にしかも微細なパターンを有して形成され
るが、第1図示のように膜aは島状の下層すの上面に於
ては突状部0を有する膜となり、その上に形成される次
の膜dの表面を平坦に形成出来ない不都合を生ずる。こ
うした突状部0の発生はバイアススパッタ法により膜a
を形成することである程度は防けるが、近時のように微
細でプラズマの衝wでダメージを受け易い素子には約−
100v以上のバイアス電圧を加えるバイアススパッタ
法はAr+のエネルギが大きすぎて不適当である。
またパターンの微細化に伴ないVLSIの配線等に使わ
れる金属やシリサイドを良好なステップカバレージでス
パッタすることが要求されるが、この要求を満足すべく
基板に約−100v以上の負のバイアス電位を印加して
成膜中にAr+で基板を衝撃するバイアススパッタを行
なうと前記したように素子が破壊されて好ましくない。
れる金属やシリサイドを良好なステップカバレージでス
パッタすることが要求されるが、この要求を満足すべく
基板に約−100v以上の負のバイアス電位を印加して
成膜中にAr+で基板を衝撃するバイアススパッタを行
なうと前記したように素子が破壊されて好ましくない。
本発明は平坦でしかもステップカバレージの良い整形さ
れた成膜を素子にダメージを与えることなく行なえる装
置を提供することを目的としたもので、基板を取付けた
基板電極とターゲットを取付けたタルゲット宵、極を真
空中で対向させ1ターゲツト電極に負の電位を与えて該
基板の表面に成膜する式のものに於て、基板電極及びタ
ーゲット電極に略垂直な磁場を形成する磁界発生手段を
設けたことを特徴とする〇本発明の実施例を図面につき
説明するに、その第2図に於て、(1)は基板(2)を
取付けた基板電極、(3)は絶縁物、金属やシリサイド
等のターゲット(4)全取付けたターゲット電極を示し
、これら電極(1)(31は真空室(1り内に互に対向
して設けられる。
れた成膜を素子にダメージを与えることなく行なえる装
置を提供することを目的としたもので、基板を取付けた
基板電極とターゲットを取付けたタルゲット宵、極を真
空中で対向させ1ターゲツト電極に負の電位を与えて該
基板の表面に成膜する式のものに於て、基板電極及びタ
ーゲット電極に略垂直な磁場を形成する磁界発生手段を
設けたことを特徴とする〇本発明の実施例を図面につき
説明するに、その第2図に於て、(1)は基板(2)を
取付けた基板電極、(3)は絶縁物、金属やシリサイド
等のターゲット(4)全取付けたターゲット電極を示し
、これら電極(1)(31は真空室(1り内に互に対向
して設けられる。
通常のスパッタの場合ターゲット電極(3)にRF電源
又はDo電源から電力が投入され基板電極(1)はRF
電源又はDog源から電力が投入されるか或は70−テ
ィング状態とされるが、バイアススパッタの場合には例
えば仝図示のように両電極(1) (31’にマツチン
グボックス(5) (6) を介してRF電源(力(8
)に接続し、スパッター成膜中に基板電極(1)に負の
バイアス電位を与えるように制御される。
又はDo電源から電力が投入され基板電極(1)はRF
電源又はDog源から電力が投入されるか或は70−テ
ィング状態とされるが、バイアススパッタの場合には例
えば仝図示のように両電極(1) (31’にマツチン
グボックス(5) (6) を介してRF電源(力(8
)に接続し、スパッター成膜中に基板電極(1)に負の
バイアス電位を与えるように制御される。
以上の構成は従来のスパッタリング装置と特に変わりが
ないがこの構成では平坦でしかもステップカバレージの
良い整形された成膜を微細なパターンを有する素子に対
して行なうことは困難であるので本発明に於ては両電極
(1) +3+に対して略垂直の磁場Q[)を形成する
磁界発生手段(1])を設け、両電極(1) (31間
に発生するプラズマを磁場(10)により収束させるよ
うにした。該磁界発生手段αDは第2図示のように両電
極(1) (31の周囲に夫々設けた電磁石(+1a)
(11a)で構成され或は第3図示のように永久磁石(
11b) (1l b)を電極(1)(3)の周囲に配
置して構成される。
ないがこの構成では平坦でしかもステップカバレージの
良い整形された成膜を微細なパターンを有する素子に対
して行なうことは困難であるので本発明に於ては両電極
(1) +3+に対して略垂直の磁場Q[)を形成する
磁界発生手段(1])を設け、両電極(1) (31間
に発生するプラズマを磁場(10)により収束させるよ
うにした。該磁界発生手段αDは第2図示のように両電
極(1) (31の周囲に夫々設けた電磁石(+1a)
(11a)で構成され或は第3図示のように永久磁石(
11b) (1l b)を電極(1)(3)の周囲に配
置して構成される。
尚、ターゲラ)141極(3)は第4図のようにターゲ
ット(4)の背後に磁石(14ヲ設けたマグネトロン式
のものであってもよい。また両電極(1)(3)に夫々
DC%源(9) (9)を第6図示のように接続し或は
第7図示のように1台のRF電源(8)から両電極(1
)(3)に電力を与えるように接続することも可能であ
る。
ット(4)の背後に磁石(14ヲ設けたマグネトロン式
のものであってもよい。また両電極(1)(3)に夫々
DC%源(9) (9)を第6図示のように接続し或は
第7図示のように1台のRF電源(8)から両電極(1
)(3)に電力を与えるように接続することも可能であ
る。
その作動を第2図示のRFスパッターの場合につき説明
する。
する。
両電極(11(31にマツチングボックス(51(6)
′f:介してRF電源(7) (8)から電力を投入
するとターゲット(4)の前面にプラズマが発生し、同
時に電極(1) (3)で囲まれた空間にもプラズ了が
発生して真空室(13)内に導入したArガスがイオン
化され、スパッタリングが始まる。
′f:介してRF電源(7) (8)から電力を投入
するとターゲット(4)の前面にプラズマが発生し、同
時に電極(1) (3)で囲まれた空間にもプラズ了が
発生して真空室(13)内に導入したArガスがイオン
化され、スパッタリングが始まる。
この場合周囲に拡散しようとするプラズマは磁場α呻の
作用で収束されられるので強いプラズマとなり、多くの
Ar+を発生させ得、基板電極(1)に−100v以下
の弱いバイアス電圧が印加されていCも充分に多くのA
r+f流入させることが出来・しかもバイアス電圧が
弱いのでAr十の基板(2)への突入エネルギも小さく
、基板(2)に形成された微細なパターンを有するLS
I素子へダメージを与えることなく第5図示のような平
坦でステップカバレージの良い薄膜を形成することが出
来る。
作用で収束されられるので強いプラズマとなり、多くの
Ar+を発生させ得、基板電極(1)に−100v以下
の弱いバイアス電圧が印加されていCも充分に多くのA
r+f流入させることが出来・しかもバイアス電圧が
弱いのでAr十の基板(2)への突入エネルギも小さく
、基板(2)に形成された微細なパターンを有するLS
I素子へダメージを与えることなく第5図示のような平
坦でステップカバレージの良い薄膜を形成することが出
来る。
基板電極(1)にバイアス電圧を与えずにアースより浮
かしたフローティング状態とし1ターゲツト電極(3)
との間にその電位よりも低いバイアス電圧状態が得られ
るようにした場合でも基板(1)に十分なAr十を流人
させることが出来、平坦でステップカバレージの良い整
形された成膜ヲ行なえる。
かしたフローティング状態とし1ターゲツト電極(3)
との間にその電位よりも低いバイアス電圧状態が得られ
るようにした場合でも基板(1)に十分なAr十を流人
させることが出来、平坦でステップカバレージの良い整
形された成膜ヲ行なえる。
このように本発明によるときは基板電極及びターゲット
電極に略垂直な磁場全形成する磁界発生手段を設けたの
で基板電極のバイアス電位が小さくてもAr+を基板に
十分に流入させ得、破壊され易い敏感素子パターンにダ
メージを与えることなく平坦でステップカバレージの良
い整形された成膜を行なえる等の効果がある。
電極に略垂直な磁場全形成する磁界発生手段を設けたの
で基板電極のバイアス電位が小さくてもAr+を基板に
十分に流入させ得、破壊され易い敏感素子パターンにダ
メージを与えることなく平坦でステップカバレージの良
い整形された成膜を行なえる等の効果がある。
第1図は従来の成膜状態を示す断面向、第2図は本発明
の実施例のlyi面図、第3図及び第4図、第6図及び
第7図は本発明の他の実施例の断面図、第5図は本発明
の装置による成膜状態を示す断面図である。 (1)・・・基板電極 (2)・・・基板 (3)・・
・ターゲット電極(4)・・・ターゲラ) 、 、(1
0)・・・磁場 (lυ・・・磁界発生手段特許出願人
日本真空技術株式会社 外2名 手続補正書 昭和69512 月4a 特許庁長官殿 1、事件の表示 昭和58年特許願第245101号 2、発明の名称 基板表面の整形装置 − 3、補正をする者 事件との関係 特許出願人 日本真空技術株式会社 4、代 理 人 5、補正命令の日付(自発) 昭和 年 月 日 6、 補正の対象 明細書の[特許請求の範囲」及び「発明の詳細な説明」
の欄 7、 補正の内容 (1)特許請求の範囲を別紙の通シ訂正する。 (2) 明細書第5頁第6行目に「・・・収束されられ
る・・・」と・あ4るを「・・・収束させられる・・・
Jに訂正する。 2、特許請求の範囲 基板を取付けた基板電極とターゲットを取付けたターゲ
ット電極全真空中で対向させ、ターゲット電極に負の電
位を与えて該基板の表面に成膜する式の−ものに於て、
基板電極及びターゲット1!極に略垂直な磁場を形成す
る磁界発生手段を設けたことを特徴とする基板表面の整
形装置。
の実施例のlyi面図、第3図及び第4図、第6図及び
第7図は本発明の他の実施例の断面図、第5図は本発明
の装置による成膜状態を示す断面図である。 (1)・・・基板電極 (2)・・・基板 (3)・・
・ターゲット電極(4)・・・ターゲラ) 、 、(1
0)・・・磁場 (lυ・・・磁界発生手段特許出願人
日本真空技術株式会社 外2名 手続補正書 昭和69512 月4a 特許庁長官殿 1、事件の表示 昭和58年特許願第245101号 2、発明の名称 基板表面の整形装置 − 3、補正をする者 事件との関係 特許出願人 日本真空技術株式会社 4、代 理 人 5、補正命令の日付(自発) 昭和 年 月 日 6、 補正の対象 明細書の[特許請求の範囲」及び「発明の詳細な説明」
の欄 7、 補正の内容 (1)特許請求の範囲を別紙の通シ訂正する。 (2) 明細書第5頁第6行目に「・・・収束されられ
る・・・」と・あ4るを「・・・収束させられる・・・
Jに訂正する。 2、特許請求の範囲 基板を取付けた基板電極とターゲットを取付けたターゲ
ット電極全真空中で対向させ、ターゲット電極に負の電
位を与えて該基板の表面に成膜する式の−ものに於て、
基板電極及びターゲット1!極に略垂直な磁場を形成す
る磁界発生手段を設けたことを特徴とする基板表面の整
形装置。
Claims (1)
- 基板を取付けた基板電極とターゲットを取付けたターゲ
ット電極を真空中で対向させ、ターゲット電極に負の電
位差を与えて該基板の表面に成膜する式のものに於て、
基板電極及びターゲット電極に略垂直な磁場を形成する
磁界発生手段を設けたことを特徴とする基板表面の整形
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24310183A JPS60136230A (ja) | 1983-12-24 | 1983-12-24 | 基板表面の整形装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24310183A JPS60136230A (ja) | 1983-12-24 | 1983-12-24 | 基板表面の整形装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60136230A true JPS60136230A (ja) | 1985-07-19 |
Family
ID=17098803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24310183A Pending JPS60136230A (ja) | 1983-12-24 | 1983-12-24 | 基板表面の整形装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60136230A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4627904A (en) * | 1984-05-17 | 1986-12-09 | Varian Associates, Inc. | Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias |
JPS6269621A (ja) * | 1985-09-24 | 1987-03-30 | Anelva Corp | プラズマ処理装置 |
JPS62263235A (ja) * | 1986-05-09 | 1987-11-16 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜形成装置 |
JPS63169376A (ja) * | 1987-01-06 | 1988-07-13 | Mitsubishi Electric Corp | スパツタ装置 |
JPS63253617A (ja) * | 1987-04-10 | 1988-10-20 | Hitachi Ltd | プラズマ処理装置 |
JPH01220445A (ja) * | 1988-02-29 | 1989-09-04 | Tel Sagami Ltd | プラズマ処理装置 |
JPH02194173A (ja) * | 1989-01-20 | 1990-07-31 | Chugai Ro Co Ltd | スパッタリング装置 |
JPH04287318A (ja) * | 1990-11-23 | 1992-10-12 | Applied Materials Inc | プラズマ処理の方法および装置 |
JP2008201346A (ja) * | 2007-02-22 | 2008-09-04 | Nippon Densetsu Kogyo Co Ltd | 可動ブラケット |
WO2009157439A1 (ja) * | 2008-06-26 | 2009-12-30 | 株式会社アルバック | スパッタリング装置及びスパッタリング方法 |
WO2011007830A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置 |
WO2011007831A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置 |
WO2011007834A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置及び成膜方法 |
WO2012070195A1 (ja) * | 2010-11-24 | 2012-05-31 | 株式会社アルバック | スパッタリング方法 |
JP2013001965A (ja) * | 2011-06-16 | 2013-01-07 | Ulvac Japan Ltd | スパッタリング方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5825475A (ja) * | 1981-08-05 | 1983-02-15 | Nec Corp | スパツタ装置 |
-
1983
- 1983-12-24 JP JP24310183A patent/JPS60136230A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5825475A (ja) * | 1981-08-05 | 1983-02-15 | Nec Corp | スパツタ装置 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4627904A (en) * | 1984-05-17 | 1986-12-09 | Varian Associates, Inc. | Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias |
JPS6269621A (ja) * | 1985-09-24 | 1987-03-30 | Anelva Corp | プラズマ処理装置 |
JPS62263235A (ja) * | 1986-05-09 | 1987-11-16 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜形成装置 |
JPH0670978B2 (ja) * | 1986-05-09 | 1994-09-07 | 三菱重工業株式会社 | 非晶質薄膜形成装置 |
JPS63169376A (ja) * | 1987-01-06 | 1988-07-13 | Mitsubishi Electric Corp | スパツタ装置 |
JPS63253617A (ja) * | 1987-04-10 | 1988-10-20 | Hitachi Ltd | プラズマ処理装置 |
JPH01220445A (ja) * | 1988-02-29 | 1989-09-04 | Tel Sagami Ltd | プラズマ処理装置 |
JPH02194173A (ja) * | 1989-01-20 | 1990-07-31 | Chugai Ro Co Ltd | スパッタリング装置 |
JPH04287318A (ja) * | 1990-11-23 | 1992-10-12 | Applied Materials Inc | プラズマ処理の方法および装置 |
JP2008201346A (ja) * | 2007-02-22 | 2008-09-04 | Nippon Densetsu Kogyo Co Ltd | 可動ブラケット |
WO2009157439A1 (ja) * | 2008-06-26 | 2009-12-30 | 株式会社アルバック | スパッタリング装置及びスパッタリング方法 |
JPWO2009157439A1 (ja) * | 2008-06-26 | 2011-12-15 | 株式会社アルバック | スパッタリング装置及びスパッタリング方法 |
WO2011007831A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置 |
WO2011007834A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置及び成膜方法 |
WO2011007830A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社アルバック | 成膜装置 |
CN102471878A (zh) * | 2009-07-17 | 2012-05-23 | 株式会社爱发科 | 成膜装置 |
CN102471879A (zh) * | 2009-07-17 | 2012-05-23 | 株式会社爱发科 | 成膜装置 |
JP5373903B2 (ja) * | 2009-07-17 | 2013-12-18 | 株式会社アルバック | 成膜装置 |
JP5373905B2 (ja) * | 2009-07-17 | 2013-12-18 | 株式会社アルバック | 成膜装置及び成膜方法 |
JP5373904B2 (ja) * | 2009-07-17 | 2013-12-18 | 株式会社アルバック | 成膜装置 |
US9005413B2 (en) | 2009-07-17 | 2015-04-14 | Ulvac, Inc. | Film formation apparatus |
WO2012070195A1 (ja) * | 2010-11-24 | 2012-05-31 | 株式会社アルバック | スパッタリング方法 |
JP5795002B2 (ja) * | 2010-11-24 | 2015-10-14 | 株式会社アルバック | スパッタリング方法 |
JP2013001965A (ja) * | 2011-06-16 | 2013-01-07 | Ulvac Japan Ltd | スパッタリング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60136230A (ja) | 基板表面の整形装置 | |
JPH0585634B2 (ja) | ||
US5213658A (en) | Plasma processing method | |
US5246532A (en) | Plasma processing apparatus | |
JP4896164B2 (ja) | プラズマ処理装置 | |
JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
JP2000311890A (ja) | プラズマエッチング方法および装置 | |
JP3847866B2 (ja) | スパッタリング装置 | |
US5922180A (en) | Sputtering apparatus for forming a conductive film in a contact hole of a high aspect ratio | |
JPS5889826A (ja) | バイアスされた伸張部材を有する無線周波エツチテ−ブル | |
JP4283360B2 (ja) | プラズマ処理装置 | |
JP3146171B2 (ja) | プラズマ処理方法及び装置 | |
JPH0845846A (ja) | スパッタリング方法及びスパッタリング装置 | |
KR850008362A (ko) | 스퍼터코팅 장치 및 방법 | |
JPS61199078A (ja) | 表面処理装置 | |
JPH0791640B2 (ja) | マグネトロン方式のバイアススパツタ装置 | |
JPS58199862A (ja) | マグネトロン形スパツタ装置 | |
JPS58141387A (ja) | スパツタ装置 | |
JPH03177020A (ja) | エッチング装置 | |
JPS5996266A (ja) | スパツタ装置 | |
JPS61137326A (ja) | 基板表面の整形装置 | |
JPH08203828A (ja) | スパッタリング方法およびその装置 | |
JP3185477B2 (ja) | ドライエッチング装置 | |
JPS61117276A (ja) | スパツタリング用タ−ゲツト | |
JP2756910B2 (ja) | マグネトロンプラズマ用磁場発生装置 |