JP5373904B2 - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
JP5373904B2
JP5373904B2 JP2011522849A JP2011522849A JP5373904B2 JP 5373904 B2 JP5373904 B2 JP 5373904B2 JP 2011522849 A JP2011522849 A JP 2011522849A JP 2011522849 A JP2011522849 A JP 2011522849A JP 5373904 B2 JP5373904 B2 JP 5373904B2
Authority
JP
Japan
Prior art keywords
magnetic field
target
sputtering
coil
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011522849A
Other languages
English (en)
Other versions
JPWO2011007831A1 (ja
Inventor
周司 小平
知之 吉浜
恒吉 鎌田
和正 堀田
純一 濱口
茂雄 中西
聡 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011522849A priority Critical patent/JP5373904B2/ja
Publication of JPWO2011007831A1 publication Critical patent/JPWO2011007831A1/ja
Application granted granted Critical
Publication of JP5373904B2 publication Critical patent/JP5373904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、被処理体の表面に被膜を形成するために用いられる成膜装置に関し、特に、薄膜形成方法の一種であるスパッタリング法を用いたDCマグネトロン方式の成膜装置に関する。
本願は、2009年7月17日に出願された特願2009−169448号に基づき優先権を主張し、その内容をここに援用する。
従来、例えば、半導体デバイスの製作における成膜工程においては、スパッタリング法を用いた成膜装置(以下、「スパッタリング装置」という。)が用いられている。
このような用途のスパッタリング装置においては、近年の配線パターンの微細化に伴い、処理すべき基板全面に、深さと幅の比が3を超えるような高アスペクト比の微細ホールに対して良好な被覆性で被膜を成膜することができること、即ち、カバレッジの向上が強く要求されている。
一般に、上記のスパッタリング装置においては、例えば、ターゲットの後方(ターゲットにおいてスパッタ面とは反対側)に、極性を交互に異ならせた複数の磁石によって構成された磁石組立体が配置されている。この磁石組立体により、ターゲットの前方(スパッタ面が露出される空間)にトンネル状の磁場を発生させ、ターゲットの前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲットの前方における電子密度を高め、プラズマ密度を高くしている。
このようなスパッタリング装置では、ターゲットのうち上記磁場の影響を受ける領域が優先的にスパッタリングされる。このため、放電の安定性又はターゲットの使用効率の向上等の観点から、上記領域が、例えば、ターゲット中央付近に存在すると、スパッタリングの際のターゲットのエロージョン量はその中央付近で多くなる。
このような場合、ターゲットからスパッタリングされたターゲット材粒子(例えば、金属粒子、以下、「スパッタ粒子」という)が基板の鉛直方向に対して傾斜した角度で入射して基板の外周部に付着する。
その結果、スパッタリング装置を上記用途の成膜工程に用いた場合には、特に、基板の外周部において非対称なカバレッジが形成されるという問題が従来から知られている。即ち、基板の外周部に形成された微細ホールの断面において、微細ホールの底部と一方の側壁との間に形成された被膜の形状と、その底部と他方の側壁との間に形成された被膜の形状とが異なってしまうという問題があった。
このような問題を解決するために、真空チャンバ内で基板が載置されるステージの上方にステージの表面と略平行に第1スパッタリングターゲットが配置され、更にステージの斜め上方でステージ表面に対して斜め方向に向く第2のスパッタリングターゲットが配置されたスパッタリング装置、つまり、複数のカソードユニットを備えた装置が、例えば、特許文献1で知られている。
しかしながら、上記特許文献1に記載されているように複数のカソードユニットを真空チャンバ内に配置すると、装置構成が複雑となり、また、ターゲットの数に応じたスパッタ電源又は磁石組立体が必要になる等、部品点数が増え、コストが増加する不具合がある。更に、ターゲットの使用効率も悪くなり、製造コストが増加する不具合もある。
特開2008−47661号公報
本発明は、上記の課題を解決するためになされたものであって、基板に形成された高アスペクト比のホール,トレンチ,又は微細パターンに対して高い被覆性で被膜を形成し、かつ、基板外周部においても基板の中央部と同レベルの被覆性を確保できる成膜装置を提供することを目的とする。
本発明の第1態様の成膜装置は、成膜面を有する被処理体とスパッタ面を有するターゲット(被膜の母材)とが対向するように前記被処理体及び前記ターゲットの両方が配置(収納)される内部空間を有するチャンバと、前記チャンバ内を減圧する排気部と、前記スパッタ面が露出される前記内部空間(スパッタ面の前方)に磁場を発生させる第1磁場発生部と、前記ターゲットに負の直流電圧を印加する直流電源と、前記チャンバ内にスパッタガスを導入するガス導入部と、前記スパッタ面の全面と前記被処理体の前記成膜面の全面との間に垂直な磁力線が通るように垂直磁場を発生させる第2磁場発生部と、前記第2磁場発生部から見て前記ターゲットよりも上流側に配置された第3磁場発生部とを含む。
本発明の第1態様の成膜装置においては、前記第2磁場発生部は、I(2u)で定義された電流値が印加されて前記ターゲットに近い位置(ターゲット近傍)に配置された第1発生部と、I(2d)で定義された電流値が印加されて前記被処理体に近い位置(被処理体近傍)に配置された第2発生部とを有し、前記第3磁場発生部には、I(3)で定義された電流が印加され、
関係式I(2u)=I(2d)・・・(A1)が満たされ、
関係式I(2u)<I(3)又は関係式I(2d)<I(3)・・・(A2)
が満たされることが好ましい。
本発明の第1態様の成膜装置においては、前記第2磁場発生部は、I(2u)で定義された電流値が印加されて前記ターゲットに近い位置(ターゲット近傍)に配置された第1発生部と、I(2d)で定義された電流値が印加されて前記被処理体に近い位置(被処理体近傍)に配置された第2発生部とを有し、前記第3磁場発生部には、I(3)で定義された電流が印加され、
関係式I(2d)=I(3)・・・(B1)が満たされ、
関係式I(2u)=0・・・(B2)
が満たされることが好ましい。
本発明の第2態様の成膜装置は、成膜面を有する被処理体とスパッタ面を有するターゲット(被膜の母材)とが対向するように前記被処理体及び前記ターゲットの両方が配置(収納)される内部空間を有するチャンバと、前記チャンバ内を減圧する排気部と、前記スパッタ面が露出される前記内部空間(スパッタ面の前方)に磁場を発生させる第1磁場発生部と、前記ターゲットに負の直流電圧を印加する直流電源と、前記チャンバ内にスパッタガスを導入するガス導入部と、前記スパッタ面の全面と前記被処理体の前記成膜面の全面との間に垂直な磁力線が通るように垂直磁場を発生させる第2磁場発生部と、前記第2磁場発生部から見て前記被処理体よりも下流側に配置された第4磁場発生部とを含む。
本発明の成膜装置は、ターゲットのスパッタ面が露出される前記内部空間に磁場を発生させる第1磁場発生部と、ターゲットのスパッタ面の全面及び前記被処理体の被成膜面の全面との間に所定の間隔で垂直な磁力線が通るように垂直磁場を発生させる第2磁場発生部とを備え、更に、第2磁場発生部から見てターゲットより上流側に設けられた第3磁場発生部を有する。これによって、垂直な磁力線がターゲットを通過し、ターゲットに近い位置を飛散している(ターゲット近傍)のスパッタ粒子は被処理体に向けて効果的に誘導される。
これによって、被処理体上に形成されている高アスペクト比のホール,トレンチ,又は微細パターンに対して高い被覆性で被膜を形成することができる。更に、被処理体の中央部における被覆性と同じレベルの被覆性で被処理体の外周部に被膜を形成することができる。また、処理体の外周部において非対称なカバレッジが形成されるという問題が解消される。即ち、基板の外周部に形成された微細ホールの断面において、微細ホールの底部と一方の側壁との間に形成された被膜の形状と、その底部と他方の側壁との間に形成された被膜の形状とが異なってしまうという問題が解消される。
本発明に係る成膜装置の構造を模式的に示す断面図である。 本発明に係る成膜装置において垂直磁場を発生させた状態を示す模式図である。 本発明に係る成膜装置において垂直磁場を発生させた状態を示す模式図である。 基板上に成膜された高アスペクト比の微細ホール及びトレンチの構造を模式的に示す断面図である。
以下、本発明に係る成膜装置の実施形態について、図面に基づき説明する。
また、以下の説明に用いる各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。
図1に示すように、成膜装置1は、DCマグネトロンスパッタリング方式の成膜装置であり、真空雰囲気の生成が可能な真空チャンバ2(チャンバ)を備える。
真空チャンバ2の天井部には、カソードユニットCが取り付けられている。
なお、以下の説明においては、真空チャンバ2の天井部に近い位置を「上」と称し、真空チャンバ2の底部に近い位置を「下」と称する。
カソードユニットCは、ターゲット3を備え、ターゲット3はホルダ5に取り付けられている。
更に、カソードユニットCは、ターゲット3のスパッタ面(下面)3aが露出される空間(スパッタ面3aの前方)にトンネル状の磁場を発生する第1磁場発生部4を備える。
ターゲット3は、処理すべき基板W(被処理体)に形成される薄膜の組成に応じて適宜選択された材料、例えば、Cu,Ti,Al,又はTaで構成されている。
ターゲット3の形状は、処理すべき基板Wの形状に対応させて、スパッタ面3aの面積が基板Wの表面積より大きくなるように、公知の方法で所定形状(例えば、平面図において円形)に作製されている。
また、ターゲット3は、公知の構造を有するDC電源9(スパッタ電源、直流電源)に電気的に接続され、所定の負の電位が印加される。
第1磁場発生部4は、ホルダ5においてターゲット3(スパッタ面3a)が配置される位置とは反対の位置(上側、ターゲット3又はホルダ5の背面側)に配置されている。
第1磁場発生部4は、ターゲット3に平行に配置されたヨーク4aと、ヨーク4aの下面に設けられた磁石4b,4cとから構成されている。
ターゲット3に近い位置に配置された磁石4b,4cの先端の極性が交互に異なるように、磁石4b,4cは配置されている。
磁石4b,4cの形状又は個数は、放電の安定性又はターゲットの使用効率の向上等の観点から、スパッタ面3aが露出される空間(ターゲット3の前方)に形成される磁場(磁場の形状又は分布)に応じて適宜選択される。
磁石4b,4cの形状としては、例えば、薄片形状,棒形状,又はこれら形状が適宜組み合わされた形状が採用されてもよい。
また、第1磁場発生部4に移動機構が設けられてもよく、移動機構によって第1磁場発生部4がターゲット3の背面側において往復運動又は回転運動してもよい。
真空チャンバ2の底部には、ターゲット3に対向するようにステージ10が配置されている。
ステージ10上には基板Wが搭載され、ステージ10によって基板Wの位置が決定され、基板Wが保持される。
また、真空チャンバ2の側壁には、アルゴンガス等のスパッタガスを導入するガス管11(ガス導入部)の一端が接続されており、ガス管11の他端はマスフローコントローラ(不図示)を介してガス源に連通している。
更に、真空チャンバ2には、ターボ分子ポンプ又はロータリポンプ等からなる真空排気部12(排気部)に通じる排気管12aが接続されている。
図3は、成膜装置1を用いて被膜が形成される基板の一部を示しており、基板上に成膜された高アスペクト比の微細ホール及びトレンチの構造を模式的に示す断面図である。図3において、符号Hは高アスペクト比の微細ホールであり、符号Lは基板上に成膜された薄膜である。成膜処理すべき基板Wにおいては、Siウエハ表面にシリコン酸化物膜(絶縁膜)Iが形成された後、このシリコン酸化物膜中に高アスペクト比の微細ホールHがパターニングによって形成されている。
ところで、従来の成膜方法においては、ターゲット3をスパッタリングすると、ターゲット3のうち第1磁場発生部4により発生する磁場の影響を受ける領域が優先的にスパッタリングされ、このスパッタリングによってターゲット材粒子であるスパッタ粒子が飛散する。この場合、ターゲットにおいては、上記のように磁場の影響を受ける領域にエロージョンが生じる。また、ターゲットから飛散したスパッタ粒子は、基板Wの鉛直方向に対して傾斜した角度で基板Wの外周部に入射し、基板Wに付着する。
このような従来の成膜方法によってターゲット3をスパッタリングすることにより基板WにAl又はCuからなるシード層、又はTiまたはTaからなるバリアメタル層等の薄膜Lを成膜すると、基板Wの外周部に位置する微細ホールにおいて非対称なカバレッジが形成されるという問題が生じる。即ち、基板Wの鉛直方向に対して傾斜した角度でスパッタ粒子が基板Wの外周部に入射して付着することにより、基板の外周部に形成された微細ホールの断面において、微細ホールの底部と一方の側壁との間に形成された被膜の形状と、その底部と他方の側壁との間に形成された被膜の形状とが異なってしまう。
これに対し、本実施形態の成膜装置1においては、図2Aに示すように、ターゲット3のスパッタ面3aの全面及び基板Wの全面の間に垂直な磁力線Mを発生させる第2磁場発生部13及びカソードコイル18(第3磁場発生部)が設けられている。第2磁場発生部13は、ターゲット3に近い位置に配置された上コイル13u(第1発生部)と、基板Wに近い位置に配置された下コイル13d(第2発生部)とを含む。上コイル13u及び下コイル13dは、ターゲット3及び基板Wの中心間を結ぶ基準軸CLの周りに真空チャンバ2の外側壁に設けられている。上コイル13u及び下コイル13dは、真空チャンバ2の上下方向において、所定の間隔で隔てられている。
上コイル13uは、真空チャンバ2の外側壁に設けられたリング状のコイル支持体14を有し、コイル支持体14に導線15を巻回することによって構成されている。また、上コイル13uに電力を供給(通電)する電源装置16が上コイル13uに接続されている。下コイル13dは、真空チャンバ2の外側壁に設けられたリング状のコイル支持体14を有し、コイル支持体14に導線15,20を巻回することによって構成されている。また、下コイル13dに電力を供給(通電)する電源装置16が下コイル13dに接続されている。
第3磁場発生部は、ターゲット3及び基板Wの中心間を結ぶ基準軸CLの周りに配置され、2個のコイル支持体14の上方に所定の設置方法によって設置されている。つまり、第3磁場発生部は、第2磁場発生部13から見て、ターゲット3よりも垂直磁場における上流側に設置されている。また、第3磁場発生部は、コイル支持体19に導線20を巻回することによって構成されたカソードコイル18と、カソードコイル18に電力を供給(通電)する電源装置21とを備える(図1,2A,2B参照)。
また、図1に示すように、第3磁場発生部は、第1磁場発生部4を囲むように、ターゲットの上方に配置されている。
コイルの個数、導線15,20の径,又は導線15,20の巻数は、例えば、ターゲット3の寸法、ターゲット3と基板Wとの間の距離、電源装置16,21の定格電流値又は発生させる磁場の強度(ガウス)に応じて適宜設定される。
電源装置16,21は、上コイル13u,下コイル13d,及びカソードコイル18の各々に供給される電流値及び電流の向きを任意に変更できる制御回路(図示せず)を備えた公知の構造を有する。本実施形態においては、通電によって上コイル13u,下コイル13d,及びカソードコイル18の各々に垂直磁場を発生させ、その磁場が合成された合成磁場が真空チャンバ2の内部空間内で垂直な磁場を形成するように、上コイル13u及び下コイル13dの各々に供給される電流値及び電流の向きが選択される(例えば、コイル電流が15Aで、内部空間における垂直磁場が100ガウス)。
なお、本実施形態においては、上コイル13u,下コイル13d,及びカソードコイル18の各々に供給される電流値及び電流の向きを任意に変更するため、上コイル13u,下コイル13d,及びカソードコイル18の各々に別個の電源装置16,21が設けられた構造について説明した。本発明は、この構成を限定していない。同じ電流値及び同じ電流の向きで各コイル13u,13d,18に電力を供給する場合には、1個の電源装置によって各コイル13u,13d,18に電力を供給する構成が採用されてもよい。
また、本実施形態の成膜装置1は、上コイル13uに印加される電流値,下コイル13dに印加される電流値,及びカソードコイル18に印加される電流値が異なるように、コイル13u,13d,18に印加される電流を制御することができる。また、成膜装置1は、コイル13u,13d,18のうち一つに電流を供給しないこともできる。
図2A及び図2Bは、ターゲット3の全面及び基板Wの全面の間に通る垂直な磁力線M(M1,M2)を示す図である。
図2A及び図2Bにおいては、磁力線M,M2は矢印を用いて図示されているが、この矢印は説明のために便宜的に示されており、磁場の方向を限定していない。即ち、磁力線M,M2は、磁石のN極からS極に向う方向及び磁石のS極からN極に向う方向の両方を含んでいる。
図2Aは、上コイル13u及び下コイル13dのみに電流を印加した場合の磁力線Mを示している。上コイル13u及び下コイル13dのみに電流値を印加することによって、磁力線Mは、ターゲット3と基板Wとの間に通るように発生する。
一方、図2Bは、上コイル13u及び下コイル13dに加えて、カソードコイル18に電流を印加した場合の磁力線Mを示している。
カソードコイル18に対して電流を印加することによって、磁力線Mは、ターゲット3内を通過する。
また、このような磁力線Mを発生させるために、本実施形態においては、次のように上コイル13u,下コイル13d,及びカソードコイル18に供給される電流値が決定されている。
即ち、上コイル13uに供給される電流値をI(2u)で定義し、下コイル13dに供給される電流値をI(2d)で定義し、カソードコイル18に供給される電流値をI(3)で定義した場合、関係式I(2u)=I(2d)が満たされている。また、関係式I(2u)<I(3)又は関係式I(2d)<I(3)が満たされる。
また、次の条件を満たすように、上コイル13u,下コイル13d,及びカソードコイル18に供給される電流値が決定されてもよい。
即ち、関係式I(2d)=I(3)が満たされ、関係式I(2u)=0が満たされる。
上記のように構成された成膜装置1においては、ターゲット3をスパッタリングした時にターゲット3から飛散したスパッタ粒子が正電荷を有している場合、ターゲット3から基板Wに向う垂直磁場によって、スパッタ粒子が飛散する方向が変化する。これによって、基板Wの全面において、スパッタ粒子が基板Wに対して略垂直に入射して付着する。
その結果、半導体デバイスの製作における成膜工程において、本実施形態の成膜装置1を用いれば、基板Wの全面において、高アスペクト比の微細ホール及びトレンチHに所定の薄膜Lを良好な被覆性で成膜することができる。また、基板Wの外周部において非対称なカバレッジが形成されるという問題が解消される。即ち、基板Wの外周部に形成された微細ホールの断面において、微細ホールの底部と一方の側壁との間に形成された被膜の形状と、その底部と他方の側壁との間に形成された被膜の形状とが異なってしまうという問題が解消される。これによって、微細ホール内の表面(露出面)に形成される被膜の厚さの均一性(面内均一性)が向上する。
このような本実施形態の成膜装置1においては、優先的にスパッタリングされるターゲット3の領域を決める第1磁場発生部4はそのままであり、第2磁場発生部13の各コイル13u,13d及びおよび第3磁場発生部のカソードコイル18によって生成される磁場が、スパッタ粒子が飛散する向きを変えている。これによって、ターゲット3の利用効率を低下させずに、しかも、上記従来技術のような複数のカソードユニットを用いる構造を用いずに、成膜装置の製作コスト又は成膜装置のランニングコストを低くすることができる。
また、成膜装置1においては、上コイル13u,下コイル13d,及びカソードコイル18を真空チャンバ2の外側に設けただけであるため、複数のカソードユニットを用いるために装置構成を変更するような場合と比べて、本実施形態の装置構成は極めて簡単であり、既存の装置を改造することによって本実施形態の装置を実現することができる。
次に、上記成膜装置1を用いた成膜方法と、この方法によって形成された被膜とについて説明する。
まず、被膜が形成される基板Wとして、Siウエハを準備する。このSiウエハの表面にはシリコン酸化物膜Iが形成されており、このシリコン酸化物膜Iには公知の方法を用いて配線用の微細ホール及びトレンチHが予めパターニングによって形成されている。
次に、成膜装置1を用いたスパッタリングにより、シード層であるCu膜LをSiウエハ上に成膜する場合について説明する。
まず、真空排気部12を作動させて、真空チャンバ2内の圧力が所定の真空度(例えば、10−5Pa台)となるように減圧する。
次に、ステージ10に基板W(Siウエハ)を搭載し、それと同時に、電源装置16,21を作動させて上コイル13u,下コイル13d,及びカソードコイル18に通電し、ターゲット3の全面及び基板Wの全面の間に垂直な磁力線Mを発生させる。
そして、真空チャンバ2内の圧力が所定値に達した後に、真空チャンバ2内にアルゴンガス等(スパッタガス)を所定の流量で導入しつつ、DC電源9よりターゲット3に所定の負の電位を印加(電力投入)する。
これによって、真空チャンバ2内にプラズマ雰囲気を生成する。
この場合、第1磁場発生部4によって発生した磁場によって、スパッタ面3aが露出される空間(前方空間)において電離した電子及びスパッタリングによって生じた二次電子が捕捉され、スパッタ面3aが露出される空間においてプラズマが発生する。
プラズマ中のアルゴンイオン等の希ガスイオンがスパッタ面3aに衝突し、これによってスパッタ面3aがスパッタリングされ、スパッタ面3aから基板Wに向かってCu原子又はCuイオンが飛散する。
このとき、特に、正電荷を有するCuが飛散する方向が、垂直磁場によって基板Wの鉛直方向に変更され、基板Wの全面においてスパッタ粒子が基板Wに対して略垂直に入射して付着する。これによって、基板Wの全面において微細ホール及びトレンチHに良好な被覆性で被膜が成膜される。
なお、本実施形態においては、上コイル13u,下コイル13d,及びカソードコイル18に通電して垂直磁場を発生させる装置を説明したが、ターゲット3の全面及び基板Wの全面の間に垂直な磁力線Mを発生させることができる装置であれば、本発明は、装置構造を限定しない。例えば、公知の焼結磁石を真空チャンバの内側又は外側に適宜配置することによって真空チャンバ内に垂直磁場を形成してもよい。
また、本実施形態においては、ターゲット3よりも垂直磁場における上流側に設置されている第3磁場発生部を備えた成膜装置1を説明したが、本発明においては、第2磁場発生部13から見て基板Wよりも下流側に第4磁場発生部が設けられていてもよい。
次に、本発明の成膜装置の実施例を説明する。
本実施例では、図1に示す成膜装置1を用いて、基板W上にCu膜を成膜した。
具体的に、φ300mmのSiウエハ表面全体にシリコン酸化物膜が形成され、このシリコン酸化物膜に公知の方法で微細トレンチ(幅40nm、深さ140nm)がパターニングによって形成された基板Wを準備した。また、ターゲットとしては、Cuの組成比が99%で、スパッタ面の径がφ400mmに作製されたターゲットを用いた。ターゲットと基板との間の距離を400mmに設定すると共に、上コイル13uの下端とターゲット3との間の距離及び下コイル13dの上端と基板Wとの間の距離をそれぞれ50mmに設定した。また、上コイル13uの上端とカソードコイル18の下端との間の距離を200mmに設定した。
更に、成膜条件として、スパッタガスとしてArを用い、このガスを15sccmの流量で真空チャンバ内に導入した。また、ターゲットに供給される投入電力を18kW(電流30A)に設定した。各コイル13u,13d,18に供給される電流値として、下向きの垂直磁場が真空チャンバ内に発生するようにマイナス極性の電流値を印加した。また、コイル13u,13d,18に供給される電流値の各々は、電流値を変化させることによる被覆性の変化を確認するために、表1に示すような3つの条件の電流値を印加した。
次に、3つの条件の各々を具体的に説明する。
条件1は、カソードコイル18に電流を印加せずに、上コイル13u及び下コイル13dにそれぞれ−15Aを印加する条件である。
条件2は、上コイルに13uに電流を印加せずに、カソードコイル18と下コイル13dにそれぞれ−15Aを印加する条件である。
条件3は、カソードコイル18に−25Aを印加し、上コイル13u及び下コイル13dにそれぞれ−15Aを印加する条件である。
即ち、条件2は、上コイル13uに供給される電流値をI(2u)で定義し、下コイル13dに供給される電流値をI(2d)で定義し、カソードコイル18に供給される電流値をI(3)で定義した場合、関係式I(2d)=I(3)を満たすと共に、関係式I(2u)=0を満たす条件である。
また、条件3は、関係式I(2u)=I(2d)を満たすと共に、関係式I(2u)<I(3)又は関係式I(2d)<I(3)を満たす条件である。
そして、条件1〜条件3の各々においては、スパッタ時間を10秒に設定し、Cu膜の成膜を行った。
Figure 0005373904
上述したように、各コイル13u,13d,18に供給される電流値を変化させて基板W上にCu膜を形成し、形成されたCu膜を評価した。
評価基準(評価項目)は、微細トレンチの側壁及び底面に成膜されたCu膜の形状、即ち、ボトムカバレッジ及びサイドカバレッジである。図3は、Cu膜が成膜された高アスペクト比の微細トレンチを模式的に示す断面図である。
まず、上述した各条件によって形成されたCu膜の膜厚、即ち、微細トレンチの底部に成膜されたCu膜の膜厚と微細ホールの周囲の面に成膜されたCu膜の膜厚に基づいてボトムカバレッジを算出し、各条件におけるボトムカバレッジを比較し、評価した。
図3に示した微細ホールHの周囲の面に形成される膜の厚さTaと、微細ホールの底面に形成される膜の厚さTbとをそれぞれ測定し、厚さTbを厚さTaで割った値、即ち、ボトムカバレッジ(Tb/Ta)を算出した。
表1にボトムカバレッジを算出した結果を示す。
表1は、基板Wの中央部(基板中心部から半径20mm以内の領域)及び外周部(基板中心から距離130mmだけ離れた基板の外側領域(外周部))におけるボトムカバレッジが算出された結果を示す。基板Wの中央部においては、微細ホールの底部中央部のボトムカバレッジ(Tb1/Ta)を測定した。
一方、基板Wの外周部においては、スパッタ粒子が傾斜した角度で入射、付着することが考えられ、微細ホールの底部の両端部のおけるボトムカバレッジ(Tb2/Ta,Tb3/Ta)を測定した。
条件1と条件2とを比較すると、カソードコイル18を用いてCu膜を形成する条件2によって得られたTb1/Ta,Tb2/Ta,Tb3/Taの値(パーセンテージ)が、条件1のそれよりも高いという結果が得られた。これは、図2Bに示すように、垂直な磁力線Mがターゲットを通過することが、ボトムカバレッジに良い影響を及ぼしていることを示している。
また、条件2と条件3とを比較すると、条件3によって得られたTb1/Ta,Tb2/Ta,Tb3/Taの値(パーセンテージ)が、条件2によって得られたTb1/Ta,Tb2/Ta,Tb3/Taよりも高いという結果が得られた。ここで、条件3は、上コイル13u及び下コイル13dに印加される電流値が同じであり、上コイル13u及び下コイル13dに印加される電流値よりも大きい電流値をカソードコイル18に印加することによってCu膜を形成する条件である。
これは、ターゲット3の上流側に位置するカソードコイル18に印加する電流値を上コイル13u及び下コイル13dに印加される電流値よりも大きくすることによってボトムカバレッジによい影響を及ぼしていることを示している。具体的に、ターゲット3の前位置及び後位置の間の磁場勾配、即ち、スパッタ面3aに露出するターゲット3に近い位置と第1磁場発生部4に面しているターゲット3に近い位置との間の磁場勾配を大きくすることが、ボトムカバレッジによい影響を及ぼしている。
次に、上述した各条件によって形成されたCu膜に基づいてサイドカバレッジを算出し、各条件におけるサイドカバレッジを比較し、評価した。
図3に示した微細ホールHの側面における上部の面に形成されたCu膜の膜厚として2箇所(Tc1、Td1)における膜厚と、微細ホールHの側面における下部の面に形成されたCu膜の膜厚として2箇所(Tc2、Td2)における膜厚とを測定し、サイドカバレッジ(Td/Tc)を算出した。
表1にサイドカバレッジを算出した結果を示す。
条件1と条件2とを比較すると、カソードコイル18を用いてCu膜を形成する条件2によって得られたTd2/Tc2の値(パーセンテージ)が、条件1のそれよりも高いという結果が得られた。即ち、条件2によって微細ホールHの側面に形成されたCu膜においては、側面下部におけるサイドカバレッジが向上していることが分かった。
条件3によって微細ホールHの側面に形成されたCu膜の膜厚においては、側面下部における膜厚は、側面上部における膜厚に比べてほとんど変わらず、基板外周部においても基板中央部の被覆性と同様の被覆性を実現できていることが分かった。
以上の結果より、カソードコイルに電流値を印加することによって、カバレッジが改善されることが分かった。特に、カソードコイル,上コイル,及び下コイルの電流値が各々、25A,15A,15Aである条件によって形成された膜において、ボトムカバレッジ及びサイドカバレッジの評価結果がいずれも良好であった。このため、基板の外周部に形成された微細ホールの断面において、微細ホールの底部と一方の側壁との間に形成された被膜の形状と、その底部と他方の側壁との間に形成された被膜の形状とが異なってしまうというカバレッジの非対称性の問題点が解消された。
本発明は、被処理体の表面に被膜を形成するために用いられる成膜装置に広く適用可能であり、特に、薄膜形成方法の一種であるスパッタリング法を用いたDCマグネトロン方式の成膜装置に適用可能である。
C…カソードユニット、W…基板(被処理体)、1…成膜装置、2…真空チャンバ、3…ターゲット、3a…スパッタ面、4…第1磁場発生部、4a…ヨーク、4b,4c…磁石、9…DC電源(スパッタ電源)、10…ステージ、11…ガス管、12…真空排気手段、12a…排気管、13…第2磁場発生部、13u…上コイル(第1発生部)、13d…下コイル(第2発生部)、14,19…コイル支持体、15,20…導線、16,21…電源装置、18…第3磁場発生部(カソードコイル)。

Claims (2)

  1. 成膜装置であって、
    成膜面を有する被処理体とスパッタ面を有するターゲットとが対向するように前記被処理体及び前記ターゲットの両方が配置される内部空間を有するチャンバと、
    前記チャンバ内を減圧する排気部と、
    前記スパッタ面が露出される前記内部空間に磁場を発生させる第1磁場発生部と、
    前記ターゲットに負の直流電圧を印加する直流電源と、
    前記チャンバ内にスパッタガスを導入するガス導入部と、
    前記スパッタ面の全面と前記被処理体の前記成膜面の全面との間に垂直な磁力線が通るように垂直磁場を発生させる第2磁場発生部と、
    前記第2磁場発生部から見て前記ターゲットよりも上流側に配置され、前記ターゲットの前記スパッタ面に垂直な磁力線を発生させる第3磁場発生部と、
    を含み、
    前記第2磁場発生部は、I(2u)で定義された電流値が印加されて前記ターゲットに近い位置に配置された第1発生部と、I(2d)で定義された電流値が印加されて前記被処理体に近い位置に配置された第2発生部とを有し、
    前記第3磁場発生部には、I(3)で定義された電流が印加され、
    関係式I(2u)=I(2d)が満たされ、
    関係式I(2u)<I(3)又は関係式I(2d)<I(3)が満たされること
    を特徴とする成膜装置。
  2. 成膜装置であって、
    成膜面を有する被処理体とスパッタ面を有するターゲットとが対向するように前記被処理体及び前記ターゲットの両方が配置される内部空間を有するチャンバと、
    前記チャンバ内を減圧する排気部と、
    前記スパッタ面が露出される前記内部空間に磁場を発生させる第1磁場発生部と、
    前記ターゲットに負の直流電圧を印加する直流電源と、
    前記チャンバ内にスパッタガスを導入するガス導入部と、
    前記スパッタ面の全面と前記被処理体の前記成膜面の全面との間に垂直な磁力線が通るように垂直磁場を発生させる第2磁場発生部と、
    前記第2磁場発生部から見て前記ターゲットよりも上流側に配置され、前記ターゲットの前記スパッタ面に垂直な磁力線を発生させる第3磁場発生部と、
    を含み、
    前記第2磁場発生部は、I(2u)で定義された電流値が印加されて前記ターゲットに近い位置に配置された第1発生部と、I(2d)で定義された電流値が印加されて前記被処理体に近い位置に配置された第2発生部とを有し、
    前記第3磁場発生部には、I(3)で定義された電流が印加され、
    関係式I(2d)=I(3)が満たされ、
    関係式I(2u)=0が満たされること
    を特徴とする成膜装置。
JP2011522849A 2009-07-17 2010-07-15 成膜装置 Active JP5373904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011522849A JP5373904B2 (ja) 2009-07-17 2010-07-15 成膜装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009169448 2009-07-17
JP2009169448 2009-07-17
PCT/JP2010/061975 WO2011007831A1 (ja) 2009-07-17 2010-07-15 成膜装置
JP2011522849A JP5373904B2 (ja) 2009-07-17 2010-07-15 成膜装置

Publications (2)

Publication Number Publication Date
JPWO2011007831A1 JPWO2011007831A1 (ja) 2012-12-27
JP5373904B2 true JP5373904B2 (ja) 2013-12-18

Family

ID=43449440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011522849A Active JP5373904B2 (ja) 2009-07-17 2010-07-15 成膜装置

Country Status (6)

Country Link
US (1) US9005413B2 (ja)
JP (1) JP5373904B2 (ja)
KR (2) KR20120023792A (ja)
CN (1) CN102471878B (ja)
TW (1) TWI403604B (ja)
WO (1) WO2011007831A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6009220B2 (ja) * 2012-05-21 2016-10-19 住友重機械工業株式会社 成膜装置
US9953813B2 (en) * 2014-06-06 2018-04-24 Applied Materials, Inc. Methods and apparatus for improved metal ion filtering
JP6126155B2 (ja) * 2015-03-31 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
KR101687302B1 (ko) * 2015-06-12 2016-12-16 주식회사 에스에프에이 스퍼터 장치
US11037768B2 (en) * 2016-03-05 2021-06-15 Applied Materials, Inc. Methods and apparatus for controlling ion fraction in physical vapor deposition processes
JP7438853B2 (ja) 2020-06-05 2024-02-27 株式会社アルバック マグネトロンスパッタリング装置
KR102647736B1 (ko) * 2021-03-05 2024-03-14 에이피시스템 주식회사 스퍼터링 장치 및 스퍼터링 방법
CN118610064A (zh) * 2024-08-07 2024-09-06 深圳市新凯来工业机器有限公司 具有磁性组件的半导体设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136230A (ja) * 1983-12-24 1985-07-19 Ulvac Corp 基板表面の整形装置
JPS63223173A (ja) * 1987-03-11 1988-09-16 Hitachi Ltd 基板処理方法およびその装置
JPH01132765A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd マグネトロンスパッタ装置
JPH02156536A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 膜形成方法およびそれに用いるスパッタ装置ならびにこれを用いた高集積型半導体装置の製造方法
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158032A (ja) * 1984-12-28 1986-07-17 Fujitsu Ltd 垂直磁気記録媒体の製造方法
US5907220A (en) 1996-03-13 1999-05-25 Applied Materials, Inc. Magnetron for low pressure full face erosion
US7718042B2 (en) * 2004-03-12 2010-05-18 Oc Oerlikon Balzers Ag Method for manufacturing sputter-coated substrates, magnetron source and sputtering chamber with such source
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
JP2008047661A (ja) 2006-08-14 2008-02-28 Seiko Epson Corp 成膜装置及び半導体装置の製造方法
US7922880B1 (en) * 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
CN101790796A (zh) 2007-09-19 2010-07-28 株式会社爱发科 太阳能电池的制造方法
WO2009040972A1 (ja) 2007-09-26 2009-04-02 Shinmaywa Industries, Ltd. シートプラズマ成膜装置
ATE526432T1 (de) 2007-10-26 2011-10-15 Oc Oerlikon Balzers Ag Anwendung von hipims auf silicium durch metallisierung in einer dreidimensionalen wafer- verpackung
JP5301458B2 (ja) 2007-11-28 2013-09-25 株式会社アルバック スパッタ装置及び成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136230A (ja) * 1983-12-24 1985-07-19 Ulvac Corp 基板表面の整形装置
JPS63223173A (ja) * 1987-03-11 1988-09-16 Hitachi Ltd 基板処理方法およびその装置
JPH01132765A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd マグネトロンスパッタ装置
JPH02156536A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 膜形成方法およびそれに用いるスパッタ装置ならびにこれを用いた高集積型半導体装置の製造方法
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置

Also Published As

Publication number Publication date
CN102471878A (zh) 2012-05-23
TW201122140A (en) 2011-07-01
CN102471878B (zh) 2013-11-20
WO2011007831A1 (ja) 2011-01-20
KR20120023792A (ko) 2012-03-13
KR20140054421A (ko) 2014-05-08
US9005413B2 (en) 2015-04-14
US20120103801A1 (en) 2012-05-03
TWI403604B (zh) 2013-08-01
JPWO2011007831A1 (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5373905B2 (ja) 成膜装置及び成膜方法
JP5373904B2 (ja) 成膜装置
US8916034B2 (en) Thin-film forming sputtering system
WO2009157439A1 (ja) スパッタリング装置及びスパッタリング方法
JP5550565B2 (ja) スパッタリング装置及びスパッタリング方法
KR101429069B1 (ko) 성막 장치 및 성막 방법
KR20120018376A (ko) 성막 장치
JP2007197840A (ja) イオン化スパッタ装置
JP2011256441A (ja) スパッタリング方法
JP2018076561A (ja) 成膜方法及び成膜装置
JP5693175B2 (ja) スパッタリング方法
JP2011179068A (ja) 金属薄膜の形成方法
JP2012001761A (ja) 成膜装置及び成膜方法
JP2015178653A (ja) スパッタリング装置及びスパッタリング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250