JP2018076561A - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2018076561A
JP2018076561A JP2016219438A JP2016219438A JP2018076561A JP 2018076561 A JP2018076561 A JP 2018076561A JP 2016219438 A JP2016219438 A JP 2016219438A JP 2016219438 A JP2016219438 A JP 2016219438A JP 2018076561 A JP2018076561 A JP 2018076561A
Authority
JP
Japan
Prior art keywords
substrate
film
trench
film formation
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016219438A
Other languages
English (en)
Other versions
JP6824701B2 (ja
Inventor
慶一郎 浅川
Keiichiro Asakawa
慶一郎 浅川
小風 豊
Yutaka Kokaze
豊 小風
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2016219438A priority Critical patent/JP6824701B2/ja
Publication of JP2018076561A publication Critical patent/JP2018076561A/ja
Application granted granted Critical
Publication of JP6824701B2 publication Critical patent/JP6824701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる成膜方法及び成膜装置を提供する。【解決手段】本発明の一形態に係る成膜方法は、真空槽内にトレンチ等が設けられた基板とターゲット材とを対向させ、前記ターゲット材をスパッタリングすることにより、前記トレンチ等内と、前記トレンチ等外の前記基板の表面とに成膜層が形成されることを含む。前記基板の中心よりも前記基板の外周が強い磁場が磁気コイルによって発生させながら前記真空槽内にプラズマを発生させることにより、前記トレンチ等の底面及び前記トレンチ等外の前記基板の前記表面に形成された前記成膜層がエッチバックされる。【選択図】図2

Description

本発明は、成膜方法及び成膜装置に関する。
近年の微細化プロセスの進展に伴い、基板に高アスペクト比のトレンチまたは孔(以下、トレンチ等)を形成し、このトレンチ等内にカバレッジが良好な層を成膜する技術が要求されている。このような状況の中、いわゆるマグネトロンスパッタリング装置においては、スパッタリングターゲットと被処理体の間に磁力線を発生させる磁気コイルを用いることで良好な被覆性が得られることが知られている(例えば、特許文献1参照)。
国際公開2011/007834号公報
しかし、このような技術においては、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になることが求められている。
以上のような事情に鑑み、本発明の目的は、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる成膜方法及び成膜装置を提供することにある。
上記目的を達成するため、本発明の一形態に係る成膜方法は、真空槽内にトレンチ等が設けられた基板とターゲット材とを対向させ、前記ターゲット材をスパッタリングすることにより、前記トレンチ等内と、前記トレンチ等外の前記基板の表面とに成膜層が形成されることを含む。
前記基板の中心よりも前記基板の外周が強い磁場が磁気コイルによって発生させながら前記真空槽内にプラズマを発生させることにより、前記トレンチ等の底面及び前記トレンチ等外の前記基板の前記表面に形成された前記成膜層がエッチバックされる。
これにより、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の成膜方法において、前記成膜層は、前記基板の周りに配置された環状の導電体が前記基板を支持する支持台に電気的に接続された状態でエッチバックされてもよい。
これにより、成膜層がエッチバックされるときには基板の外周における電解集中が緩和されて、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の成膜方法において、前記導電体は、前記基板よりも前記ターゲット材に向かって突出された状態で配置されてもよい。
これにより、成膜層がエッチバックされるときには基板の外周における電解集中がより緩和されて、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の成膜方法において、前記ターゲット材は、VHF電源によって発生させたプラズマによりスパッタリングされてもよい。
これにより、高圧高密度プラズマによるスパッタ成膜が可能になり、基板の面内において、トレンチ等内における成膜層の厚さがより均一になる。
上記の成膜方法において、前記成膜層は、前記基板にバイアス電位が印加されながら前記基板に形成されてもよい。
これにより、高圧高密度プラズマ中のイオン成分の方向が基板に対してより垂直になり、基板の面内において、トレンチ等内における成膜層の厚さがより均一になる。
本発明の一形態に係る成膜方法は、真空槽と、支持台と、ターゲット材と、第1のプラズマ発生源と、第2のプラズマ発生源と、磁気コイルとを具備する。
前記真空槽は、減圧状態を維持することができる。
前記支持台は、前記真空槽内に設けられ、基板を支持することができる。
前記真空槽内に設けられ、前記支持台に対して対向して配置された前記ターゲット材と、
前記第1のプラズマ発生源は、前記ターゲット材をスパッタリングすることにより前記基板に成膜層を形成することができる。
前記第2のプラズマ発生源は、前記真空槽内にプラズマを発生させることにより、前記基板に形成された前記成膜層をエッチバックすることができる。
前記磁気コイルは、前記成膜層がエッチバックされているときに、前記基板の中心よりも前記基板の外周が強い磁場を発生させることができる。
これにより、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の成膜装置において、前記基板から前記ターゲット材に向かう方向において、前記磁気コイルの長さは、前記基板と前記ターゲット材との間の距離以上でもよい。
これにより、真空槽内におけるプラズマが基板の中心から外周に向かってより広がり、エッチバック後における基板の面内における成膜層の厚さがより均一になる。
上記の成膜装置は、環状の導電体と、ガード部材と、絶縁体と、リング部材とをさらに具備する。
前記環状の導電体は、前記基板の周りに配置され、前記支持台に電気的に接続されてもよい。
前記ガード部材は、前記支持台の周りに配置され、接地電位に接続されてもよい。
前記絶縁体は、前記ガード部材上に配置されてもよい。
前記リング部材は、前記導電体の周りに配置され、前記絶縁体上に配置されてもよい。
これにより、成膜層がエッチバックされるときには基板の外周における電解集中が緩和されて、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の成膜装置において、前記導電体は、前記基板よりも前記ターゲット材に向かって突出するように構成されてもよい。
これにより、成膜層がエッチバックされるときには基板の外周における電解集中がより緩和されて、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
以上述べたように、本発明によれば、基板の面内における成膜層の厚さがより均一になり、さらに、基板の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
図Aは、本実施形態に係る成膜方法に適用される成膜装置の概略構成図である。図Bは、図Aの矢印Pで示す部分の概略構成図である。 本実施形態に係る成膜方法の概略的なフロー図である。 図Aは、比較例に係る成膜装置の概略構成図である。図Bは、図Aの矢印Pで示す部分の概略構成図である。 図Aは、比較例に係る成膜装置を用い、基板上にスパッタリングにより成膜層を形成した場合の基板面内における成膜層の厚さ分布を示す概略グラフ図である。図Bは、比較例に係る成膜装置を用い、成膜層にエッチバックを行った後の基板面内における成膜層の厚さ分布を示す概略グラフ図である。 図Aは、比較例に係る成膜装置を用いて成膜層にエッチバックを施しているときの真空槽内に形成されるプラズマを示す概略構成図である。図Bは、比較例に係る成膜装置を用いて成膜層にエッチバックを施しているときの基板外周における電界集中の様子を示す概略構成図である。 図Aは、比較例に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板中心のトレンチ内における成膜層を示す概略構成図である。図Bは、比較例に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板外周のトレンチ内における成膜層を示す概略構成図である。 図Aは、本実施形態に係る成膜装置を用い、基板上にスパッタリングにより成膜層を形成した場合の基板面内における成膜層の厚さ分布を示す概略グラフ図である。図Bは、本実施形態に係る成膜装置を用い、成膜層にエッチバックを行った後の基板面内における成膜層の厚さ分布を示す概略グラフ図である。 図Aは、本実施形態に係る成膜装置の磁気コイルに電流を通電させた場合の真空槽内における磁場の様子を示す概略構成図である。図Bは、磁気コイルに電流を通電させた場合のプラズマ形成空間のZ軸方向における磁場の強さの分布を示す概略グラフ図である。 図Aは、本実施形態に係る成膜装置を用いて成膜層にエッチバックを施しているときの真空槽内に形成されるプラズマを示す概略構成図である。図Bは、本実施形態に係る成膜装置を用いて成膜層にエッチバックを施しているときの基板外周における電界集中の様子を示す概略構成図である。 図Aは、本実施形態に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板中心のトレンチ内における成膜層を示す概略構成図である。図Bは、本実施形態に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板外周のトレンチ内における成膜層を示す概略構成図である。 本実施形態に係る成膜装置の変形例の概略構成図である。
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、XYZ軸座標が導入される場合がある。
[成膜装置]
図1Aは、本実施形態に係る成膜方法に適用される成膜装置の概略構成図である。図1Bは、図1Aの矢印Pで示す部分の概略構成図である。
図1Aに示す成膜装置1は、真空槽10と、支持台20と、ターゲット材30と、ホルダ(バッキングプレート)31と、プラズマ発生源(第1のプラズマ発生源)40と、プラズマ発生源(第2のプラズマ発生源)50と、磁気コイル60とを具備する。さらに、成膜装置1は、導電体70と、ガード部材80と、リング部材90と、絶縁体91と、を具備する。
真空槽10は、減圧状態を維持可能な容器である。真空槽10には、例えば、ターボ分子ポンプ等の真空ポンプ(不図示)が接続されている。この真空ポンプによって真空槽10内の雰囲気が所定の圧力に維持される。真空槽10の側壁10wには、ガス供給源15が設置されている。ガス供給源15は、真空槽10内にプラズマ放電用のガスを供給する。このガスは、例えば、不活性ガス(Ar、Ne、He等)である。また、ガス供給源15には、ガス流量を調整するガス流量計が設置されてもよい。また、真空槽10には、真空槽10内の圧力を計測する圧力計が設置されてもよい。
支持台20は、真空槽10内に設置されている。処理対象の基板S1は、支持台20によって支持される。支持台20は、例えば、金属を含む構成を有する。支持台20において、基板S1が載置される載置面20aは、導電体でもよく、絶縁体でもよい。例えば、支持台20において、載置面20aには、静電チャックが設置されてもよい。また、支持台20には、導電体70を支持する別の載置面20bが設けられている。載置面20bは、環状であり、載置面20aの周りに設けられている。載置面20bは、載置面20aより低い位置に設けられている。基板S1の外周は、載置面20bにまで突出している。また、支持台20には、基板S1を所定温度に冷却または加熱する温度調節機構が内蔵されてもよい。
基板S1は、例えば、半導体基板、絶縁基板、金属基板等のいずれかである。半導体基板は、シリコンウェーハ、絶縁膜が表面に形成されたシリコンウェーハ等である。絶縁膜は、例えば、シリコン酸化物、シリコン窒化物、アルミニウム酸化物等である。基板S1の径は、例えば、150mm以上300mm以下である。但し、基板S1の径は、この例に限らない。また、絶縁基板は、ガラス基板、石英基板等である。
ターゲット材30は、真空槽10内に設けられている。ターゲット材30は、支持台20に対して対向するように配置されている。例えば、基板S1とターゲット材30との間の距離(T/S距離)は、40mm以上600mm以下である。基板S1とターゲット材30との間の距離は、基板S1と保護板16との間の距離よりも短い。ターゲット材30は、基板S1に形成される成膜層の組成に応じて、その材料が適宜選択される。例えば、ターゲット材30の材料は、銅(Cu)、チタン(Ti)、アルミニウム(Al)またはタンタル(Ta)等の少なくともいずれかを含む。ターゲット材30においては、そのスパッタ面30sの面積が基板S1の面積より大きくなるように構成されている。また、ターゲット材30の平面形状は、基板S1の平面形状に対応させて適宜調整される。
ホルダ31は、ターゲット材30を支持する。ホルダ31は、絶縁体37を介して真空槽10に設置されている。ホルダ31は、その内部において、ターゲット材30に平行に配置されたヨーク32と、ヨーク32の下面に設けられた磁石33、34とを有する。磁石33、34は、ターゲット材30のスパッタ面30sとは反対側に配置されている。例えば、図1Aの例では、磁石33においてN極がターゲット材30に対向し、S極がヨーク32に対向するように配置されている。一方、磁石34においてS極がターゲット材30に対向し、N極がヨーク32に対向するように配置されている。これにより、ターゲット材30のスパッタ面30sの付近には、磁石33のN極から磁石34のS極に向かう磁場が形成される。
磁石33、34の形状、個数は、放電の安定性、基板S1の成膜層の面内分布またはターゲット材30の使用効率向上の観点から適宜調整される。例えば、図1Aの例では、磁石33、34の形状としては、薄片形状のものが示されている。磁石33、34の形状としては、棒形状であってもよく、薄片形状と棒形状とを組み合わせた形状でもよい。さらに、また、ヨーク32は、軸部38を介してモータ39に接続されている。これにより、軸部38を中心に、磁石33、34をホルダ31内で回転させることができる。
プラズマ発生源40(第1のプラズマ発生源)は、ターゲット材30をスパッタリングすることにより基板S1に成膜層を形成することができる。例えば、プラズマ発生源40は、高周波電源41と、直流電源42と、整合回路43とを有する。プラズマ発生源40は、ホルダ31に接続されている。整合回路43は、ホルダ31と高周波電源41との間に設置される。高周波電源41は、ホルダ31を介してターゲット材30に電力を供給する。高周波電源41は、例えば、VHF電源(周波数:60MHz)である。高周波電源41は、RF電源でもよい。
例えば、真空槽10内にArガスが導入され、ターゲット材30に高周波電源41から所定の電力が投入されると、容量結合方式により真空槽10内のプラズマ形成空間10pにプラズマが発生する。高周波電源41としてVHF電源を用いたことにより、プラズマ形成空間10pには、高圧(例えば、10Pa以上30Pa以下)で高密度のプラズマ(以下、高圧高密度プラズマ)が発生する。但し、圧力は、10Pa以下であってもよい。また、プラズマ形成空間10pに高密度のプラズマが発生することにより、基板S1に対して自己バイアス電位が印加されやすくなる。また、基板S1に印加する電圧は、高周波電源50によって調整してもよい。
プラズマ中のArイオンがスパッタ面30sに衝突し、スパッタ面30sがArイオンによりスパッタリングされると、スパッタ面30sから基板S1に向かってスパッタ粒子が飛散する。これにより、基板S1には、成膜層が形成される。この場合、成膜装置1は、基板S1上に成膜層を形成する成膜装置として機能する。また、このプラズマは、高圧高密度プラズマであるため、プラズマ中には正電荷を有するイオンが多く発生している。さらに、基板S1には、高周波電源50によってバイアス電位を印加することができる。
これにより、イオンの飛散する方向が基板S1に対して垂直になりやすくなり、基板S1の全面において厚さが実質的に均一な成膜層が形成される。さらに、基板S1の全面において微細なトレンチ等(アスペクト比:4以上)に良好な被覆性で成膜層が形成される。この成膜層は、一例として、鍍金層のシード層として利用することができる。なお、ターゲット材30のスパッタリング効率を上昇させるために、直流電源42によってターゲット材30に所定の負の電位を印加してもよい。また、プラズマ発生源40は、容量結合方式のプラズマ源に限らず、誘導結合方式のプラズマ源でもよい。
プラズマ発生源50(第2のプラズマ発生源)は、真空槽10内にプラズマを発生させることにより、基板S1に形成された成膜層をエッチバックすることができる。プラズマ発生源50は、高周波電源50を有する。高周波電源50は、例えば、RF電源(周波数:13.56MHz)である。高周波電源50は、VHF電源でもよい。このプラズマは、容量結合方式により形成される。
高周波電源50は、支持台20に接続されている。高周波電源50は、支持台20を介して基板S1に電力を供給することができる。真空槽10内に、例えば、Arガスが導入されて、プラズマ発生源50によってプラズマ形成空間10pにプラズマが発生すると、基板S1に形成された成膜層がプラズマによってエッチバックされる。この場合、成膜装置1は、基板S1に形成された成膜層を除去するエッチング装置として機能する。なお、本実施形態において、エッチバックとは、成膜層の全領域において、成膜層の表面から成膜層の少なくとも一部をエッチングにより除去する意味で用いられる。但し、成膜層の一部の領域を例えばマスク層から露出させて、成膜層の表面からこの一部における成膜層を選択的にエッチングすることもエッチバックとして意味する場合もある。
磁気コイル60は、例えば、真空槽10の外周を旋回している。磁気コイル60は、螺旋状の導線であって、この導線がコイル支持体(不図示)に支持されている。磁気コイル60は、真空槽10に接近させて配置される。磁気コイル60は、真空槽10の内側に配置してもよい。例えば、磁気コイル60は、成膜層がエッチバックされているときに、基板S1の中心よりも基板S1の外周が強い磁場を発生させることができる。これにより、真空槽10内において、基板S1とターゲット材30との間において発生するプラズマが基板S1の中心から外周に向かってより広がる。この結果、エッチング中の基板S1の面内における成膜層のエッチング速度がより均一になり、エッチバック後において、基板S1の面内における成膜層の厚さがより均一になる。
磁気コイル60においては、例えば、基板S1からターゲット材30に向かう方向(Z軸方向)において、その長さが基板S1とターゲット材30との間の距離以上になるように構成されている。これにより、プラズマ形成空間10pに満遍なく磁場を発生することができる。
磁気コイル60には、電流を通電させることが可能な電源(不図示)が接続されている。この電源は、磁気コイル60に供給される電流値及び電流の向きを任意に変更できる。例えば、成膜装置1においては、基板S1からターゲット材30に向かう方向に磁場(電流磁場)を発生させたり、ターゲット材30から基板S1に向かう方向に磁場を発生させたりすることができる。磁気コイル60が真空槽10の外周を旋回する巻き数、径は図示する数に限らない。磁気コイル60の巻き数、径は、例えば、ターゲット材30の寸法、ターゲット材30と基板S1の間の距離等に応じて適宜設定される。
導電体70は、環状の導体であり、基板S1の周りに配置される。導電体70は、基板S1と離間して支持台20の載置面20b上に設置されている。導電体70は、支持台20に電気的に接続されている。すなわち、導電体70の電位は、支持台20の電位と同電位になることができる。
導電体70は、載置面20bに接する第1導電体70aと、第1導電体70a上に設けられた第2導電体70bとを有する(図1B)。X軸方向(または、Y軸方向)において、第2導電体70bの幅は、第1導電体70aの幅よりも狭い。第2導電体70bの上端70tは、例えば、基板S1の成膜面S1dと同じ高さに位置する。基板S1の外周は、第1導電体70a上に位置する。
ガード部材80は、支持台20の周りに配置されている。ガード部材80は、例えば、金属を含む構成を有する。ガード部材80は、接地電位に接続されている。ガード部材80は、支持台20と離間して設けられている。ガード部材80の上端80tは、例えば、支持台20の載置面20bと同じ高さに位置する。
リング部材90は、環状の導体であり、導電体70の周りに配置されている。リング部材90は、絶縁体91上に配置されている。リング部材90は、導電体70と離間して設けられている。これにより、リング部材90の電位は、電気的に浮遊している。
リング部材90は、絶縁体91に接する第1リング部材90aと、第1リング部材90a上に設けられた第2リング部材90bとを有する。X軸方向(または、Y軸方向)において、第2リング部材90bの幅は、第1リング部材90aの幅よりも広い。第2リング部材90bの上端90tは、例えば、第2導電体70bの上端70tと同じ高さに位置する。第2リング部材90bの一部は、第2導電体70b上に位置する。
絶縁体91は、ガード部材80上に配置されている。絶縁体91は、例えば、導電体70の周りに配置されている。絶縁体91は、リング部材90とガード部材80との間に配置されている。また、成膜装置1においては、プラズマ形成空間10p及びリング部材90は、保護板16によって囲まれている。保護板16は、接地電位に接続されている。
成膜装置1においては、基板S1の周りに、支持台20に電気的に接続された導電体70が設けられている。これにより、成膜層がエッチバックされるときには基板S1の外周における電解集中が緩和される。これにより、エッチバック後における基板S1の面内における成膜層の厚さがさらに均一になり、さらには、基板S1の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
図2は、本実施形態に係る成膜方法の概略的なフロー図である。
例えば、本実施形態では、真空槽10内にトレンチ等が設けられた基板S1とターゲット材30とを対向させる。そして、ターゲット材30をプラズマ発生源40によってスパッタリングすることにより、トレンチ等内と、トレンチ等外の基板S1の表面とに成膜層が形成される(ステップS10)。
次に、基板S1の中心よりも基板S1の外周が強い磁場を磁気コイル60によって発生させる。そして、真空槽10内にプラズマ発生源50によりプラズマを発生させることにより、トレンチ等の底面及びトレンチ等外の基板S1の表面に形成された成膜層がエッチバックされる(ステップS20)。
これにより、エッチバック後における基板S1の面内における成膜層の厚さがより均一になり、さらに基板S1の面内におけるトレンチ等における成膜層のカバレッジの状態がより均一になる。
上記の図2のフローをより具体的に説明する前に、比較例に係る成膜装置を説明する。
図3Aは、比較例に係る成膜装置の概略構成図である。図3Bは、図3Aの矢印Pで示す部分の概略構成図である。
比較例に係る成膜装置5においては、上記の磁気コイル60及び導電体70が設けられていない(図3A)。また、成膜装置5においては、絶縁体91上に設けられたリング部材95が基板S1に接近している(図3B)。例えば、リング部材95は、その一部が支持台20の載置面20b上に延在し、基板S1の外周に接近して設けられている。リング部材95の電位は、電気的に浮遊電位にある。リング部材95の上端95tは、例えば、基板S1の成膜面S1dと同じ高さに位置している。
図4Aは、比較例に係る成膜装置を用い、基板上にスパッタリングにより成膜層を形成した場合の基板面内における成膜層の厚さ分布を示す概略グラフ図である。図4Bは、比較例に係る成膜装置を用い、成膜層にエッチバックを行った後の基板面内における成膜層の厚さ分布を示す概略グラフ図である。ここで、図4A、Bの横軸には、基板S1の中心と外周の位置が示され、縦軸には成膜層の厚さ(規格値)が示されている。
図4Aに示すように、成膜装置5を用いてスパッタリングにより基板S1上に成膜層を形成した場合は、基板S1の面内における成膜層の厚さが実質的に均一になり、基板S1の中心における成膜層の厚さと、基板S1の外周における成膜層の厚さとが実質的に同じになる。これは、基板S1上に形成される成膜層の厚さが実質的に均一になるように、ホルダ31内の磁石33、34を適宜配置したこと、または、高圧高密度プラズマを用いて基板S1にバイアスを印加しながら成膜層を形成したこと等に因る。
しかし、成膜装置5を用いて成膜層にエッチバックを施すと、基板S1の中心におけるエッチング速度と、基板S1の外周におけるエッチング速度とが相対的に速くなる。この結果、エッチバック後の成膜層の厚さは、基板S1の中心と、基板S1の外周とにおいて相対的に薄くなる(図4B)。この理由を図5A、Bを用いて説明する。
図5Aは、比較例に係る成膜装置を用いて成膜層にエッチバックを施しているときの真空槽内に形成されるプラズマを示す概略構成図である。図5Bは、比較例に係る成膜装置を用いて成膜層にエッチバックを施しているときの基板外周における電界集中の様子を示す概略構成図である。
図5Aに示すように、成膜装置5を用いて成膜層にエッチバックを施しているときには、例えば、プラズマ発生源50によりプラズマ11がプラズマ形成空間10pに形成される。ここで、基板S1とターゲット材30との間の距離は、基板S1と保護板16との間の距離よりも短い。これにより、プラズマ11の密度は、基板S1の中心上において相対的に高くなり、エッチング速度が基板S1の中心において相対的に速くなる。
また、エッチバック時には、基板S1に自己バイアスが印加されている。さらに、成膜装置5においては、浮遊電位であるリング部材95が基板S1の外周に接近している。これにより、エッチバック時には、図5Bに示すように、電界が基板S1の外周に集中しやすくなる。これは、リング部材95によって支持台20の載置面20bに向かう電界が遮蔽され、この電界が基板S1の外周に集中するからである。例えば、図5Bには、エッチバック時の基板S1に向かう電界が矢印E5として表されている。これにより、成膜装置5においては、電束密度が高くなった基板S1の外周においてもプラズマが集中し、エッチング速度が相対的に速くなる。
このように、成膜装置5においては、基板S1の中心におけるエッチング速度と、基板S1の外周におけるエッチング速度とが相対的に速くなり、エッチバック後において、基板S1の面内における成膜層の厚さが不均一になりやすい。
さらに、成膜装置5においては、エッチバック後において、基板S1の外周に形成されたトレンチ等内における成膜層の厚さが非対称になる。この理由を次の図6A、Bを用いて説明する。
図6Aは、比較例に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板中心のトレンチ内における成膜層を示す概略構成図である。図6Bは、比較例に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板外周のトレンチ内における成膜層を示す概略構成図である。図6A、Bにおいては、左にエッチバック前の成膜層が示され、右にエッチバック後の成膜層が示されている。
まず、基板S1の中心におけるトレンチS1t内におけるエッチバック前後の成膜層100の変化を説明する。
例えば、真空槽10にArガスを供給し、プラズマ発生源40によって、ターゲット材30に電力を供給する。ターゲット材30は、例えば、銅ターゲットとする。さらに、高周波電源50によって、基板S1にはバイアス電位が供給される。これにより、ターゲット材30がスパッタリングされて、トレンチS1t内と、トレンチS1t外の基板S1の表面(上面)S1uとに成膜層100が形成される(図6A左図)。成膜層100は、例えば、銅(Cu)を含む。
銅イオンは、基板S1に対して垂直に入射しやすくなっている。これにより、基板S1の表面S1u及びトレンチS1t内には良好な被覆性で成膜層100が形成される。ここで、トレンチS1tの側面S1wに形成される成膜層100の厚さは、基板S1の表面S1u及びトレンチS1tの底面S1bに形成される成膜層100の厚さよりも薄くなる。これは、トレンチS1tの側面S1wは、銅イオンの飛散する方向に対して平行に近いためである。
次に、図6A右図に示すように、成膜層100にエッチバックを施す。例えば、真空槽10にArガスを供給し、プラズマ発生源50によって、基板S1に電力を供給する。これにより、基板S1の表面には、Arガスプラズマが発生する。ここで、基板S1の中心付近では、基板S1に印加されたバイアス電位によりプラズマ中のArイオンが基板S1に対して垂直に入射しやすくなっている。これにより、トレンチS1t内の底面S1bと、トレンチS1t外の基板S1の表面(上面)S1uとに形成された成膜層100がArイオンによって優先的にエッチバックされる。
ここで、トレンチS1tの側面S1wには、底面S1bに形成された成膜層100がリスパッタリングされて、底面S1bに形成された成膜層100の一部が再び成膜される。すなわち、エッチバック後においては、トレンチS1tの底面S1b及びトレンチS1t外の基板S1の表面(上面)S1uに形成された成膜層100の厚さが減り、トレンチS1tの側面S1wに形成された成膜層100の厚さが増える。これにより、トレンチS1t内と、トレンチS1t外の基板S1の表面(上面)S1uとに形成される成膜層100の厚さが実質的に均一になる。また、トレンチS1t内における成膜層100の厚さは、対称になる。
次に、基板S1の外周におけるトレンチS1t内におけるエッチバック前後の成膜層100の変化を説明する。
例えば、スパッタリングによる成膜では、基板S1の外周においても、図6A左図と略同じ形状の成膜層100が形成される(図6B左図)。
次に、図6B右図に示すように、成膜層100にエッチバックを施す。ここで、基板S1の外周においては、基板S1に対して斜めに入射する電界E5が集中している(図5B)。これにより、基板S1の外周においては、Arイオンの飛散する方向が電界E5の影響を受けて斜めになっている。この結果、一方の側面S1wに形成された成膜層100が優先的にエッチングされる。このように、成膜装置5では、基板S1の外周では、エッチバック後において、トレンチS1t内における成膜層100の厚さが非対称になる。
これに対して、本実施形態に係る成膜装置1を用いた成膜方法を以下に説明する。
図7Aは、本実施形態に係る成膜装置を用い、基板上にスパッタリングにより成膜層を形成した場合の基板面内における成膜層の厚さ分布を示す概略グラフ図である。図7Bは、本実施形態に係る成膜装置を用い、成膜層にエッチバックを行った後の基板面内における成膜層の厚さ分布を示す概略グラフ図である。ここで、図7A、Bの縦軸には、成膜層の厚さ(規格値)が示されている。
図7Aに示すように、成膜装置1を用いてスパッタリングにより基板S1上に成膜層を形成した場合は、基板S1の面内における成膜層の厚さが実質的に均一になり、基板S1の中心における成膜層の厚さと、基板S1の外周における成膜層の厚さとが実質的に同じになる。この理由は、図4Aを例に説明した理由と同じである。スパッタリング条件は、一例として、高周波電源(VHF電源)41:5kW、直流電源42:3.2kW、高周波電源(RF電源)50:100W、ターゲット材30:銅ターゲット、放電ガス:アルゴンである。
さらに、成膜装置1を用いて成膜層にエッチバックを施すと、基板S1の面内におけるエッチング速度がより均一になり、基板S1の中心におけるエッチング速度と、基板S1の外周におけるエッチング速度とがより均一になる。この結果、エッチバック後において、成膜層の厚さは、基板S1の中心と、基板S1の外周とにおいてより均一になる(図7B)。この理由を図8A〜図9Bにより説明する。
図8Aは、本実施形態に係る成膜装置の磁気コイルに電流を通電させた場合の真空槽内における磁場の様子を示す概略構成図である。図8Bは、磁気コイルに電流を通電させた場合のプラズマ形成空間のZ軸方向における磁場の強さの分布を示す概略グラフ図である。ここで、図8Bの縦軸には、磁場(Bz)の強さ(規格値)が示されている。
真空槽10の周りに配置された磁気コイル60に所定の電流を通電すると、プラズマ形成空間10pに基板S1からターゲット材30に向かう磁場(Bz)が発生する(図8A)。この磁場は、例えば、成膜層100にエッチバックを施しているときに発生させる。成膜時には、磁気コイル60による磁場は発生させない。磁場の向きは、ターゲット材30から基板S1に向かってもよい。プラズマ形成空間10pにおける磁場の平均的な強さは、例えば、1mT以上10mT以下である。である。但し、磁場の強さは、例えば、基板S1の中心から保護板16に向かうほど強くなるように設定される(図8B)。
図9Aは、本実施形態に係る成膜装置を用いて成膜層にエッチバックを施しているときの真空槽内に形成されるプラズマを示す概略構成図である。図9Bは、本実施形態に係る成膜装置を用いて成膜層にエッチバックを施しているときの基板外周における電界集中の様子を示す概略構成図である。エッチング条件は、一例として、高周波電源50(RF電源):1.2kW、放電ガス:アルゴン、磁気コイル:6Aである。
図9Aに示すように、成膜装置1を用いて成膜層にエッチバックを施しているときには、例えば、プラズマ発生源50によりプラズマ12がプラズマ形成空間10pに形成される。さらに、磁気コイル60によってプラズマ形成空間10pに基板S1からターゲット材30に向かう磁場が印加される。これにより、プラズマ12は、比較例で形成されたプラズマ11よりも基板S1の中心から保護板16に向かって広がる。これにより、プラズマ12の密度は、基板S1の全面上においてより均一になる。
さらに、成膜装置1においては、支持台20に接続された導電体70が基板S1の外周に接近している。これにより、エッチバック時には、図9Bに示すように、導電体70の外周70eに電界が集中しやすくなる。例えば、支持台20の載置面20bに向かう電界は、リング部材95によって遮蔽され、電界が導電体70の外周70eに集中する。図9Bには、エッチバック時の基板S1及び導電体70に向かう電界が矢印E1として表されている。換言すれば、成膜装置1においては、基板S1の外周に集中する電界が緩和されて、基板S1の外周にプラズマが集中する現象も抑制される。
これにより、成膜装置1においては、基板S1の面内におけるエッチング速度がより均一になり、基板S1の中心におけるエッチング速度と、基板S1の外周におけるエッチング速度とがより均一になる。この結果、エッチバック後において、基板S1の面内における成膜層の厚さがより均一になる(図7B)。
さらに、成膜装置1においては、エッチバック後において、基板S1の外周に形成されたトレンチ等内における成膜層の厚さがより対称になる。この理由を次の図10A、Bを用いて説明する。
図10Aは、本実施形態に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板中心のトレンチ内における成膜層を示す概略構成図である。図10Bは、本実施形態に係る成膜装置を用いてエッチバックを行う前とエッチバックを行った後において、基板外周のトレンチ内における成膜層を示す概略構成図である。図10A、Bにおいては、左にエッチバック前の成膜層が示され、右にエッチバック後の成膜層が示されている。
まず、基板S1の中心におけるトレンチS1t内におけるエッチバック前後の成膜層100の変化を説明する。トレンチS1tの深さは、一例として、200nm、底面S1bの幅は、45nmである。
例えば、ターゲット材30をスパッタリングすることにより、トレンチS1t内と、トレンチS1t外の基板S1の表面(上面)S1uとに成膜層100が形成される(図10A左図)。上述したように、基板S1の表面S1u及びトレンチS1t内には良好な被覆性で成膜層100が形成される。また、トレンチS1tの側面S1wに形成される成膜層100の厚さは、基板S1の表面S1u及びトレンチS1tの底面S1bに形成される成膜層100の厚さよりも薄くなる。
次に、図10A右図に示すように、成膜層100にエッチバックを施す。上述したように、Arイオンによって、トレンチS1t内の底面S1bと、トレンチS1t外の基板S1の表面(上面)S1uとに形成された成膜層100が優先的にエッチバックされる。また、トレンチS1tの側面S1wに形成された成膜層100上には、底面S1bに形成された成膜層100の一部がリスパッタリングにより成膜される。これにより、トレンチS1t内と、トレンチS1t外の基板S1の表面(上面)S1uとに形成される成膜層100の厚さが実質的に均一になる。また、トレンチS1t内における成膜層100の厚さは、対称になる。
次に、基板S1の外周におけるトレンチS1t内におけるエッチバック前後の成膜層100の変化を説明する。
例えば、スパッタリングによる成膜では、基板S1の外周においても、図10A左図と略同じ形状の成膜層100が形成される(図10B左図)。
次に、図10B右図に示すように、成膜層100にエッチバックを施す。ここで、成膜装置1では、基板S1の外周に、支持台20に接続された導電体70が設けられ、この導電体70に電界E1を集中させる(図9B)。これにより、基板S1の外周においては、基板S1の中心と同様に、Arイオンの飛散する方向が基板S1に対して垂直になりやすくなる。この結果、基板S1の外周においても、トレンチS1t内と、トレンチS1t外の基板S1の表面(上面)S1uとに形成される成膜層100の厚さが実質的に均一になる。また、基板S1の中心と同様にトレンチS1t内における成膜層100の厚さがより対称になる。すなわち、成膜装置1を用いれば、基板S1の面内におけるトレンチS1tにおける成膜層100のカバレッジの状態がより均一になる。
また、成膜装置1を用いた成膜方法では、トレンチS1t内における成膜層100の厚さを調整するために、基板S1に対しての成膜工程と、エッチング工程とが交互に繰り返されてもよい。なお、上記の例では、トレンチS1tが例示されたが、基板S1に形成された孔に対しても、トレンチS1tと同様の効果が得られる。
[成膜装置の変形例]
図11は、本実施形態に係る成膜装置の変形例の概略構成図である。図11は、図1Aの矢印Pで示す部分に対応した場所が例示されている。
成膜装置2においては、支持台20に接続された導電体70が基板S1よりもターゲット材30に向かって突出するように構成されている。例えば、導電体70の上端70tは、基板S1の成膜面S1d及びリング部材90の上端90tよりも0.5mm以上3mm高い位置に位置する。また、導電体70の上端70tは、平坦に限らず、曲面、三角状であってもよい。
これにより、エッチバック時には、導電体70の外周70eに電界がさらに集中しやすくなる(矢印E2)。成膜装置2においては、基板S1の外周に集中する電界がさらに緩和されて、基板S1の外周にプラズマが集中する現象がさらに抑制される。
これにより、成膜装置2においては、基板S1の面内におけるエッチング速度がさらに均一になり、基板S1の中心におけるエッチング速度と、基板S1の外周におけるエッチング速度とがさらに均一になる。この結果、エッチバック後において、基板S1の面内における成膜層の厚さがさらに均一になる。
また、成膜装置2においては、導電体70の外周70eに電界をさらに集中させたため、エッチバック後において、基板S1の外周に形成されたトレンチ等内における成膜層の厚さがさらに対称になる。基板S1の面内におけるトレンチS1tにおける成膜層100のカバレッジの状態がさらに均一になる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
1、2、5…成膜装置
10…真空槽
10w…側壁
10p…プラズマ形成空間
11、12…プラズマ
15…ガス供給源
16…保護板
20…支持台
20a、20b…載置面
30…ターゲット材
30s…スパッタ面
31…ホルダ
32…ヨーク
33、34…磁石
37…絶縁体
38…軸部
39…モータ
40…プラズマ発生源
41…高周波電源
42…直流電源
43…整合回路
50…プラズマ発生源
60…磁気コイル
70…導電体
70a…第1導電体
70b…第2導電体
70e…外周
70t…上端
80…ガード部材
80t…上端
90、95…リング部材
90a…第1リング部材
90b…第2リング部材
90t…上端
95…リング部材
95t…上端
91…絶縁体
100…成膜層
S1…基板
S1tトレンチ
S1w…側面
S1b…底面
S1d…成膜面
S1u…表面

Claims (9)

  1. 真空槽内にトレンチまたは孔が設けられた基板とターゲット材とを対向させ、前記ターゲット材をスパッタリングすることにより、前記トレンチ内または前記孔内と、前記トレンチ外または前記孔外の前記基板の表面とに成膜層を形成し、
    前記基板の中心よりも前記基板の外周が強い磁場を磁気コイルによって発生させながら前記真空槽内にプラズマを発生させることにより、前記トレンチの底面または前記孔の底面及び前記トレンチ外または前記孔外の前記基板の前記表面に形成された前記成膜層をエッチバックする
    成膜方法。
  2. 請求項2に記載された成膜方法であって、
    前記成膜層は、前記基板の周りに配置された環状の導電体が前記基板を支持する支持台に電気的に接続された状態でエッチバックされる
    成膜方法。
  3. 請求項2に記載された成膜方法であって、
    前記導電体は、前記基板よりも前記ターゲット材に向かって突出された状態で配置されている
    成膜方法。
  4. 請求項1〜3のいずれか1つに記載された成膜方法であって、
    前記ターゲット材は、VHF電源によって発生させたプラズマによりスパッタリングされる
    成膜方法。
  5. 請求項1〜4のいずれか1つに記載された成膜方法であって、
    前記成膜層は、前記基板にバイアス電位が印加されながら前記基板に形成される
    成膜方法。
  6. 減圧状態を維持可能な真空槽と、
    前記真空槽内に設けられ、基板を支持することが可能な支持台と、
    前記真空槽内に設けられ、前記支持台に対して対向して配置されたターゲット材と、
    前記ターゲット材をスパッタリングすることにより前記基板に成膜層を形成することが可能な第1のプラズマ発生源と、
    前記真空槽内にプラズマを発生させることにより、前記基板に形成された前記成膜層をエッチバックすることが可能な第2のプラズマ発生源と、
    前記成膜層がエッチバックされているときに、前記基板の中心よりも前記基板の外周が強い磁場を発生させることが可能な磁気コイルと
    を具備する成膜装置。
  7. 請求項6に記載された成膜装置であって、
    前記基板から前記ターゲット材に向かう方向において、
    前記磁気コイルの長さは、前記基板と前記ターゲット材との間の距離以上である
    成膜装置。
  8. 請求項6または7に記載された成膜装置であって、
    前記基板の周りに配置され、前記支持台に電気的に接続された環状の導電体と、
    前記支持台の周りに配置され、接地電位に接続されたガード部材と、
    前記ガード部材上に配置された絶縁体と、
    前記導電体の周りに配置され、前記絶縁体上に配置されたリング部材と
    をさらに具備する成膜装置。
  9. 請求項8に記載された成膜装置であって、
    前記導電体は、前記基板よりも前記ターゲット材に向かって突出するように構成されている
    成膜装置。
JP2016219438A 2016-11-10 2016-11-10 成膜方法及び成膜装置 Active JP6824701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016219438A JP6824701B2 (ja) 2016-11-10 2016-11-10 成膜方法及び成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016219438A JP6824701B2 (ja) 2016-11-10 2016-11-10 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2018076561A true JP2018076561A (ja) 2018-05-17
JP6824701B2 JP6824701B2 (ja) 2021-02-03

Family

ID=62149127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016219438A Active JP6824701B2 (ja) 2016-11-10 2016-11-10 成膜方法及び成膜装置

Country Status (1)

Country Link
JP (1) JP6824701B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465948B1 (ja) * 2017-11-01 2019-02-06 キヤノントッキ株式会社 基板処理装置及び成膜装置
JP2020002420A (ja) * 2018-06-27 2020-01-09 株式会社アルバック スパッタ成膜方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465948B1 (ja) * 2017-11-01 2019-02-06 キヤノントッキ株式会社 基板処理装置及び成膜装置
JP2019085591A (ja) * 2017-11-01 2019-06-06 キヤノントッキ株式会社 基板処理装置及び成膜装置
JP2020002420A (ja) * 2018-06-27 2020-01-09 株式会社アルバック スパッタ成膜方法
JP7062535B2 (ja) 2018-06-27 2022-05-06 株式会社アルバック スパッタ成膜方法

Also Published As

Publication number Publication date
JP6824701B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
JP5373905B2 (ja) 成膜装置及び成膜方法
US9543126B2 (en) Collimator for use in substrate processing chambers
US20090308739A1 (en) Wafer processing deposition shielding components
KR101782355B1 (ko) 웨이퍼 프로세싱 증착 차폐 부품
US20090308732A1 (en) Apparatus and method for uniform deposition
KR20130093612A (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
JP5249328B2 (ja) 薄膜の成膜方法
CN103180483A (zh) 用于在高深宽比的特征结构中沉积金属的方法
KR20090016610A (ko) 용량 결합형 자기 중성선 플라즈마 스퍼터장치
KR101356918B1 (ko) 마그네트론 스퍼터 장치
JPWO2009157439A1 (ja) スパッタリング装置及びスパッタリング方法
JPWO2010070845A1 (ja) スパッタリング装置及びスパッタリング方法
JP5373904B2 (ja) 成膜装置
KR102616067B1 (ko) Pvd 스퍼터링 증착 챔버의 경사형 마그네트론
JP6824701B2 (ja) 成膜方法及び成膜装置
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP6030813B1 (ja) 高周波スパッタリング装置及びスパッタリング方法
JP5693175B2 (ja) スパッタリング方法
TWI840426B (zh) Pvd濺射沉積腔室中的傾斜磁控管
JP2012001761A (ja) 成膜装置及び成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210113

R150 Certificate of patent or registration of utility model

Ref document number: 6824701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250