JP2019085591A - 基板処理装置及び成膜装置 - Google Patents

基板処理装置及び成膜装置 Download PDF

Info

Publication number
JP2019085591A
JP2019085591A JP2017211800A JP2017211800A JP2019085591A JP 2019085591 A JP2019085591 A JP 2019085591A JP 2017211800 A JP2017211800 A JP 2017211800A JP 2017211800 A JP2017211800 A JP 2017211800A JP 2019085591 A JP2019085591 A JP 2019085591A
Authority
JP
Japan
Prior art keywords
substrate
substrate holder
processing apparatus
chamber
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017211800A
Other languages
English (en)
Other versions
JP6465948B1 (ja
Inventor
可子 阿部
Yoshiko Abe
可子 阿部
新 渡部
Arata Watabe
新 渡部
大和 阿部
Yamato ABE
大和 阿部
崇 竹見
Takashi Takemi
崇 竹見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2017211800A priority Critical patent/JP6465948B1/ja
Priority to KR1020180073360A priority patent/KR102018987B1/ko
Priority to CN201811273183.9A priority patent/CN109755154B/zh
Priority to TW107138490A priority patent/TWI681068B/zh
Application granted granted Critical
Publication of JP6465948B1 publication Critical patent/JP6465948B1/ja
Publication of JP2019085591A publication Critical patent/JP2019085591A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】逆スパッタリング原理を用いた基板表面処理において被処理面全域の均一な処理を可能とする技術を提供する。【解決手段】基板2が配置されるとともに放電ガスが導入されるチャンバ41と、基板2をチャンバ41内で保持する基板ホルダ42と、基板ホルダ42をチャンバ41内で支持する基板ホルダ支持部43と、基板ホルダ42をカソードとし、少なくともチャンバ41及び基板ホルダ支持部43をアノードとして、基板2に電圧を印加する電圧印加手段44と、を備え、電圧印加手段44の電圧印加により発生する放電によってチャンバ41内に発生させたイオン又は電子を基板2の表面に照射することで、基板2の表面処理を行う基板処理装置14において、基板ホルダ42と基板ホルダ支持部43が、基板ホルダ42及び基板ホルダ支持部43に対して電気的に絶縁されたフローティング部50を介して、連結されている。【選択図】図1

Description

本発明は、基板処理装置及び成膜装置に関する。
半導体デバイスの成膜処理では、スパッタリングに先立って、基板表面をクリーニングするための前処理やエッチング処理として、逆スパッタリング原理を用いた基板表面処理が行われる(特許文献1)。逆スパッタリングによる表面処理は、基板が配置されたチャンバ内にArガス等の放電ガスを導入し、チャンバ内を所定の真空圧に維持しつつ、基板に所定の高周波電圧を印加することで行われる。電圧印加により基板の被処理面に生じた放電によってプラズマが発生し、プラズマ中のイオンが基板の被処理面に衝突することで、被処理面上に形成された酸化膜等が除去される。
特開2012−132053号公報
逆スパッタリング処理における基板への電圧印加では、基板ホルダの基板載置部をカソードとし、チャンバ等の基板ホルダ以外の装置構成がアノードとなる。基板の被処理面全域に均一な処理を行うためには、プラズマ領域が被処理面よりも広範囲に形成されることが必要となる。しかしながら、装置構成によっては、カソードとなる基板ホルダの基板載置部とアノードとが近接する領域において、電子の帯電が妨げられ、プラズマの広がりが妨げられる場合がある。その結果、基板の被処理面の処理分布に影響がでる場合がある。
本発明は、逆スパッタリング原理を用いた基板表面処理において被処理面全域の均一な処理を可能とする技術を提供することを目的とする。
上記目的を達成するため、本発明の基板処理装置は、
基板が配置されるとともに放電ガスが導入されるチャンバと、
前記基板を前記チャンバ内で保持する基板ホルダと、
前記基板ホルダを前記チャンバ内で支持する基板ホルダ支持部と、
前記基板ホルダをカソードとし、少なくとも前記チャンバ及び前記基板ホルダ支持部をアノードとして、前記基板に電圧を印加する電圧印加手段と、
を備え、
前記電圧印加手段の電圧印加により発生する放電によって前記チャンバ内に発生させたイオン又は電子を前記基板の表面に照射することで、前記基板の表面処理を行う基板処理装置において、
前記基板ホルダと前記基板ホルダ支持部が、前記基板ホルダ及び前記基板ホルダ支持部に対して電気的に絶縁されたフローティング部を介して、連結されていることを特徴とする。
上記目的を達成するため、本発明の成膜装置は、
上記基板処理装置と、
前記基板処理装置によって表面処理が施された基板の表面に成膜処理を行う成膜処理部と、
を備えることを特徴とする。
本発明によれば、逆スパッタリング原理を用いた基板表面処理において被処理面全域の均一な処理が可能となる。
本発明の実施例に係る基板処理装置の概略図 本発明の実施例と比較例との比較説明図 比較例におけるプラズマ領域の説明図 本発明の実施例に係る成膜装置の概略図 成膜処理のフローチャート
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲をそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
(実施例1)
<成膜装置の全体構成>
図4は、本発明の実施例に係る成膜装置1の全体構成を概略的に示した模式図である。成膜装置1は、成膜処理される基板2が収容されるストッカ室11と、基板2の加熱処理を行う加熱室12と、基板2の被処理面に成膜処理を行う成膜室13と、を備える。成膜室13には、成膜処理に先立って基板2の被処理面の洗浄等の前処理やエッチング処理を行うための基板処理装置14と、基板2の被処理面に成膜処理を行う成膜処理部としてのスパッタ装置15と、を備える。本実施例の成膜装置1では、基板2を縦にした状態(被処理面が垂直となる姿勢)で各室間を搬送する構成となっている(図1参照)。
図5は、成膜処理のフローチャートである。基板2は、ストッカ室11から加熱室12へ(S101)、加熱室12から成膜室13の基板処理装置14へ(S103)、基板処理装置14からスパッタ装置15へ(S105)、順次搬送され、成膜処理が施される。基板2は、加熱室12でヒータ121により加熱処理された後(S102)、先ず、成膜室13の基板処理装置14による表面処理を施される(S104)。表面処理が施された基板2は、次に、スパッタ装置15による各種異なる材料からなるターゲット151、152、153を用いてスパッタリング処理が施され(S106)、成膜処理が終了する。
本実施例に係る成膜装置1は、例えば、前処理を伴う種々の電極形成に適用可能である。具体例としては、例えば、FC−BGA(Flip−Chip Ball Grid Array)実装基板向けのメッキシード膜や、SAW(Surface Acoustic Wave)デバイス向けのメタル積層膜の成膜が挙げられる。また、LEDのボンディング部における導電性硬質膜、MLCC(Multi−Layered Ceramic Capacitor)の端子部膜の成膜なども挙げられる。その他、電子部品パッケージにおける電磁シールド膜やチップ抵抗器の端子部膜の成膜にも適用可能である。処理基板2のサイズは、50mm×50mm〜600mm×600mm程度の範囲のものが例示できる。基板2の材質としては、ガラス、アルミナ、セラミック、LTCC(Low
Temperature Co−fired Ceramics:低温同時焼成セラミックス)等が挙げられる。
<基板処理装置>
図1は、本実施例に係る基板処理装置14の全体構成を概略的に示す模式図である。図1(a)は、基板処理装置14の構成を基板2の搬送方向に見た構成図を含む概略図、図1(b)は、基板ホルダ及び基板ホルダ支持部の構成を基板2の被処理面21と対向する方向に見た模式図である。基板処理装置14は、成膜室13を構成するチャンバ41と、基板ホルダ42と、基板ホルダ支持部43と、電圧印加手段としてのマッチングボックス44及び高周波電源45と、圧力調整手段46と、ガス供給手段47と、を備える。
基板2は、上述したように、垂直に立てた状態で成膜装置1の各室間を搬送され、チャンバ41内においても、被処理面21が垂直となる(被処理面21が水平方向に向いた)姿勢で設置される。図1に示すように、基板2は、被処理面21の周縁部が押圧枠体421により押圧されることで、被処理面21とは反対側の面が基板ホルダ42に押し付けられ、押圧枠体421と基板ホルダ42との間で挟持された状態で保持される。押圧枠体421は、基板2を基板ホルダ42との間で挟持した状態が維持されるように、基板ホルダ42に対してねじ等の締結具423により固定されている。以上のように基板2を保持する基板ホルダ42は、基板ホルダ支持部43により支持されている。基板ホルダ支持部43は、搬送手段としての車輪431を下方に備え、基板ホルダ42を支持した状態でチャンバ41内をチャンバ41の底面に敷設されたレール432に乗って移動可能に構成されている。
基板ホルダ42と基板ホルダ支持部43は、連結部材として、両者に対して電気的に絶縁されたフローティング部50を介して連結されている。フローティング部50は、SUS(ステンレス鋼)等の金属製の板状部材であり、基板2の略真下の位置において、基板2と平行に、かつ基板2の下端辺よりも前後に長く基板2の延びる方向(基板2の搬送方向)に沿った姿勢で設けられている。フローティング部50の材質としては、SUS以外にもアルミ等の成膜装置のチャンバに一般的に使用される金属を用いることができる。
フローティング部50は、絶縁機構として、基板ホルダ42に対しては第1の絶縁部材501を介して、基板ホルダ支持部43に対しては第2の絶縁部材502を介して、それぞれ連結されている。絶縁部材501、502は、PEEK(Poly Ether Ether Ketone:ポリエーテルエーテルケトン樹脂)からなるが、セラミックやテフロン(登録商標)等の絶縁性の樹脂を用いてもよい。
チャンバ41の内壁のうち側壁面及び上面と、基板ホルダ支持部43の外面は、防着板481(SUSやアルミ等の金属板)で覆われている。また、基板ホルダ42の基板載置面側とは反対側にも防着板482が設けられている。防着板481、482は、チャンバ41の内壁及び基板ホルダ支持部43や基板ホルダ42の外面に、成膜時に飛散する材料が付着することを防ぐ。防着板481、482を配置し、取り外し可能とすることで、洗浄や交換等のメンテナンスを容易に行うことができる。防着板481は、チャンバ41あるいは基板ホルダ支持部43に接続されており、それらはGND電位(アノード)となっている。また、防着板482は、基板ホルダ42と同様に電位がかけられ、カソードの一部となる。
<逆スパッタ原理を用いた基板表面処理>
チャンバ41内に基板2が設置された状態において、ガス供給手段47によりチャンバ41内に放電ガスが供給されるとともに、真空ポンプ461等を備えた圧力調整手段46により、チャンバ41内の圧力が所定の圧力(例えば、0.3〜1.2Pa)に維持される。放電ガスとしては、例えば、O、N、Ar、CF、NFおよびこれらの混合ガスや、大気などが挙げられる。基板ホルダ42は、給電部46を介してマッチングボックス44及び高周波電源45に接続されており、マッチングボックス44によりインピーダンス整合された所定の高周波電圧(例えば、50〜400W/210mm×320mm
(トレイ面積)=0.07〜0.60W/cm(駆動パワー))が印加される。
上記電圧印加により、基板2の被処理面21及び基板ホルダ42近傍にプラズマPが形成される。そして、プラズマP中のイオン又は電子が基板2の被処理面21に照射・衝突し、その表面がエッチングされる。これにより、例えば、後の成膜処理(スパッタリング)の前処理として、被処理面21上に形成された自然酸化膜や有機物等の汚れ等を除去することができ、クリーニング効果や基板表面活性効果が得られる。
<本実施例の優れた点>
図1〜図3を参照して、本実施例の優れた点について説明する。図2は、本実施例に係る基板処理装置14の特徴を、比較例と比較して説明するための模式図である。図2(a)は、本実施例に係る基板処理装置14の基板ホルダ42と基板ホルダ支持部43との連結部分の構成を示す模式図(図1(a)のフローティング部50周辺の拡大図)である。図2(b)は、本実施例に係る基板処理装置14の回路構成を模式的に示した回路図である。図2(c)は、比較例における基板ホルダ42と基板ホルダ支持部43との連結部分の構成を示す模式図である。図2(d)は、比較例における基板処理装置14の回路構成を模式的に示した回路図である。図3、比較例において形成されるプラズマ領域を示す模式図である(本実施例の図1(b)と比較するための図)。
図1に示すように、基板ホルダ支持部43は、チャンバ41を介してGND電位に接続されており、電圧印加手段による基板2への電圧印加において、基板ホルダ42がカソードとなり、基板ホルダ支持部43やチャンバ41はアノードとなる。ここで、図2(a)、(b)に示すように、本実施例では、カソードとなる基板ホルダ42とアノードとなる基板ホルダ支持部43との間に、電気的に絶縁されたフローティング部50が設けられている。
ここで、エッチング効果を基板2の被処理面21の全域に渡って均一に得るためには、プラズマPが、被処理面21よりも広い範囲で形成される必要がある。すなわち、図1(b)に示すように、基板2の被処理面21の上端辺よりも上方の領域A1、被処理面の左右の側端辺よりも左右外側の領域A2、A3、被処理面21の下端辺よりも下方の領域A4のそれぞれまで広範囲に広がるプラズマPが形成されることで、被処理面21の周縁まで十分なエッチング効果を得ることが可能となる。
比較例では、図2(c)、(d)に示すように、基板ホルダ42と基板ホルダ支持部43とを連結する連結部49が、基板ホルダ42に対しては絶縁部材491を介して連結されているのに対し、基板ホルダ支持部43に対しては金属部材492を介して連結されており絶縁されていない。そのため、連結部49は基板ホルダ支持部43と同電位となっている。したがって、比較例では、図2(c)、図3に示すように、アノード領域が、カソードである基板ホルダ42と、プラズマPを形成すべき領域A4との間を遮るように延在する構成となる。そのため、領域A4において電子がGND電位に落ち、プラズマPが基板2の下端縁22から下方の領域A4まで広がらず、基板2の被処理面21の下端辺周辺の領域(領域A4と近接する領域)においてプラズマの密度が低くなる。その結果、被処理面21の下端辺周辺の領域においてエッチング分布が悪くなってしまう場合がある。
これに対し、本実施例では、カソードである基板ホルダ42とアノードである基板ホルダ支持部43との間に介在する連結部としてのフローティング部50は、カソード及びアノードに対して電気的に絶縁されており、領域A4における電子の帯電を妨げることがない。その結果、図1(b)、図2(a)に示すように、プラズマPが領域A4まで広がり、基板2の被処理面21の下端辺周辺の領域(領域A4と近接する領域)において十分なエッチング効果を得ることができる。
<その他>
本実施例で示した、カソード及びアノードに対して電気的に絶縁したフローティング部の設置箇所は、あくまで一例であり、フローティング部の好適な設置個所は装置構成によって異なるものである。すなわち、本実施例では、基板を縦にして搬送する装置構成となっており、アノードとなる基板ホルダ支持構成部との近傍領域となる基板下端部周辺にフローティング部を設ける必要があった。例えば、基板を平置きにして逆スパッタリング処理を行う装置構成においては、基板の周縁を囲むようにフローティング部を設けるようにしてもよい。あるいは、基板外周に沿った領域のうち必要な領域にのみ設ける、すなわち、アノードに連結された構成部のうち基板周縁に近接する一部分のみをフローティング部に変更する構成としてもよい。
なお、本実施例では、チャンバ41内壁における基板ホルダ支持部43の設置面が水平面であることを前提として上下左右の方向を規定した説明としているが、該設置面の方向が変われば、上下左右方向の規定もそれに合わせて変化することは言うまでもない。
1…成膜装置、2…基板、21…被処理面、14…基板処理装置、41…チャンバ、42…基板ホルダ、43…基板ホルダ支持部、44…マッチングボックス、45…高周波電源、46…圧力調整手段、47…ガス供給手段、48…防着板、50…フローティング部、501、502…絶縁部材、P…プラズマ

Claims (10)

  1. 基板が配置されるとともに放電ガスが導入されるチャンバと、
    前記基板を前記チャンバ内で保持する基板ホルダと、
    前記基板ホルダを前記チャンバ内で支持する基板ホルダ支持部と、
    前記基板ホルダをカソードとし、少なくとも前記チャンバ及び前記基板ホルダ支持部をアノードとして、前記基板に電圧を印加する電圧印加手段と、
    を備え、
    前記電圧印加手段の電圧印加により発生する放電によって前記チャンバ内に発生させたイオン又は電子を前記基板の表面に照射することで、前記基板の表面処理を行う基板処理装置において、
    前記基板ホルダと前記基板ホルダ支持部が、前記基板ホルダ及び前記基板ホルダ支持部に対して電気的に絶縁されたフローティング部を介して、連結されていることを特徴とする基板処理装置。
  2. 前記フローティング部は、基板の外周に沿った領域の少なくとも一部に配置されることを特徴とする請求項1に記載の基板処理装置。
  3. 前記フローティング部は、前記基板ホルダ支持部と、前記基板の周縁のうち前記基板ホルダ支持部に近い部分と、の間に配置されることを特徴とする請求項1または2に記載の基板処理装置。
  4. 前記基板ホルダは、前記基板を被処理面が垂直となるように保持し、
    前記フローティング部は、前記基板の下端部の下方に配置されることを特徴とする請求項1〜3のいずれか1項に記載の基板処理装置。
  5. 前記フローティング部は、前記基板の下端部に対してその全域に渡って近接する部分を有することを特徴とする請求項4に記載の基板処理装置。
  6. 前記フローティング部は、前記基板ホルダ及び前記基板ホルダ支持部に対して絶縁部材を介して連結されていることを特徴とする請求項1〜5のいずれか1項に記載の基板処理装置。
  7. 前記フローティング部は、金属製の板状部材であり、基板の被処理面と平行に配置されることを特徴とする請求項1〜6のいずれか1項に記載の基板処理装置。
  8. 前記チャンバ内に配置される防着板をさらに備え、
    前記防着板は、前記アノードに含まれることを特徴とする請求項1〜7のいずれか1項に記載の基板処理装置。
  9. 前記基板ホルダ支持部は、前記チャンバ内を移動可能に構成されていることを特徴とする請求項1〜8のいずれか1項に記載の基板処理装置。
  10. 請求項1〜9のいずれか1項に記載の基板処理装置と、
    前記基板処理装置によって表面処理が施された基板の表面に成膜処理を行う成膜処理部と、
    を備えることを特徴とする成膜装置。
JP2017211800A 2017-11-01 2017-11-01 基板処理装置及び成膜装置 Active JP6465948B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017211800A JP6465948B1 (ja) 2017-11-01 2017-11-01 基板処理装置及び成膜装置
KR1020180073360A KR102018987B1 (ko) 2017-11-01 2018-06-26 기판 처리 장치 및 성막 장치
CN201811273183.9A CN109755154B (zh) 2017-11-01 2018-10-30 基板处理装置以及成膜装置
TW107138490A TWI681068B (zh) 2017-11-01 2018-10-31 基板處理裝置及成膜裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211800A JP6465948B1 (ja) 2017-11-01 2017-11-01 基板処理装置及び成膜装置

Publications (2)

Publication Number Publication Date
JP6465948B1 JP6465948B1 (ja) 2019-02-06
JP2019085591A true JP2019085591A (ja) 2019-06-06

Family

ID=65270498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211800A Active JP6465948B1 (ja) 2017-11-01 2017-11-01 基板処理装置及び成膜装置

Country Status (4)

Country Link
JP (1) JP6465948B1 (ja)
KR (1) KR102018987B1 (ja)
CN (1) CN109755154B (ja)
TW (1) TWI681068B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246392A (ja) * 2009-07-27 2009-10-22 Canon Anelva Corp 基板処理装置
JP2011068918A (ja) * 2009-09-24 2011-04-07 Tokyo Electron Ltd 載置台構造及びプラズマ成膜装置
JP2018076561A (ja) * 2016-11-10 2018-05-17 株式会社アルバック 成膜方法及び成膜装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364335B2 (ja) * 1999-02-01 2009-11-18 キヤノンアネルバ株式会社 スパッタリング装置
JP2006083459A (ja) * 2004-09-17 2006-03-30 Alps Electric Co Ltd スパッタリング装置及びスパッタリング方法
CN100539000C (zh) * 2004-12-03 2009-09-09 东京毅力科创株式会社 电容耦合型等离子体处理装置
JP5064707B2 (ja) * 2006-03-30 2012-10-31 東京エレクトロン株式会社 プラズマ処理装置
JP2012132053A (ja) 2010-12-21 2012-07-12 Panasonic Corp スパッタリング装置およびスパッタリング方法
CN104024471B (zh) * 2011-12-27 2016-03-16 佳能安内华股份有限公司 溅射装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246392A (ja) * 2009-07-27 2009-10-22 Canon Anelva Corp 基板処理装置
JP2011068918A (ja) * 2009-09-24 2011-04-07 Tokyo Electron Ltd 載置台構造及びプラズマ成膜装置
JP2018076561A (ja) * 2016-11-10 2018-05-17 株式会社アルバック 成膜方法及び成膜装置

Also Published As

Publication number Publication date
KR20190049407A (ko) 2019-05-09
CN109755154B (zh) 2023-06-09
KR102018987B1 (ko) 2019-09-05
TWI681068B (zh) 2020-01-01
CN109755154A (zh) 2019-05-14
TW201918575A (zh) 2019-05-16
JP6465948B1 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
JP6617227B2 (ja) 基板接合装置および基板接合方法
KR102644272B1 (ko) 정전척 어셈블리
JP5580760B2 (ja) 多点クランプを用いた物理蒸着装置及び方法
JP5250408B2 (ja) 基板温調固定装置
JP2021502688A (ja) 線形化されたエネルギーの無線周波数プラズマイオン供給源
JP2017147278A (ja) 基板載置台および基板処理装置
TWI421975B (zh) 電漿處理裝置用基板載置台、電漿處理裝置及絕緣皮膜之成膜方法
US20130001075A1 (en) Sputtering apparatus and sputtering method
KR102660385B1 (ko) 성막 방법 및 성막 장치
JP2019085591A (ja) 基板処理装置及び成膜装置
TWI778081B (zh) 排氣板及電漿處理裝置
JP2006257473A (ja) 表面処理装置及び表面処理方法
CN109957752B (zh) 基板处理装置及其控制方法、成膜装置、电子零件的制造方法
JP2019173066A (ja) 基板処理装置及びその制御方法、成膜装置、電子部品の製造方法
US7005660B2 (en) Surface processing apparatus
KR101128826B1 (ko) 무냉각식 상압 플라즈마 장치
JP7382809B2 (ja) 成膜方法及び成膜装置
JP6067210B2 (ja) プラズマ処理装置
JP6174210B2 (ja) 載置台およびプラズマ処理装置
JP2006134829A (ja) プラズマ処理装置
JP2004211123A (ja) 荷電粒子照射装置
JP2000340546A (ja) プラズマ処理装置およびプラズマ処理方法
JP2017063128A (ja) プラズマ処理装置
JP2016186976A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171101

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190108

R150 Certificate of patent or registration of utility model

Ref document number: 6465948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250