JPS60189241A - 段差の被覆方法 - Google Patents
段差の被覆方法Info
- Publication number
- JPS60189241A JPS60189241A JP4293484A JP4293484A JPS60189241A JP S60189241 A JPS60189241 A JP S60189241A JP 4293484 A JP4293484 A JP 4293484A JP 4293484 A JP4293484 A JP 4293484A JP S60189241 A JPS60189241 A JP S60189241A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- sputtering
- flat surface
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、段差の被覆方法に関するもので、特に多層配
線あるいは微細な開孔部の側面など急峻な段差を持つ表
面に導体膜を形成する方法に関するものである。
線あるいは微細な開孔部の側面など急峻な段差を持つ表
面に導体膜を形成する方法に関するものである。
（従来技術とその欠点）
例えば半導体装置において配置ｔ行う場合には、微細な
開孔部金有する下地絶縁膜上に導体膜全被着することに
よりなされる。この時、従来のスバ、り法あるいは蒸着
法によれば開孔部の段差の肩部分で配線が切れたり薄く
なったシし易く、ＬＳＩの製造歩留まシや信頼性が著し
く低下していた。
開孔部金有する下地絶縁膜上に導体膜全被着することに
よりなされる。この時、従来のスバ、り法あるいは蒸着
法によれば開孔部の段差の肩部分で配線が切れたり薄く
なったシし易く、ＬＳＩの製造歩留まシや信頼性が著し
く低下していた。
こうした欠点を防ぐため、微細な開孔部の側面をテーパ
ー形状として傾斜を持たせ導体膜が均一に被着するよう
な形状が用いられるようになってきているが、微細な開
孔部の側面に傾斜を持たせることはＬＳＩの高集積化を
阻害することになシ、好ましい改善法ではない。そのた
め急峻で深い段差に対して段差被覆性の良い状態で導体
膜を被着する方法が提案されており、そのうちの１つと
して汀ルミニウム減圧ＣＶＤ法がある。アルミニウム膜
−に減圧ＣＶＤ法によ膜被着することにょシ段差被覆桂
の良す膜が形成されることはＭ 、 Ｊ 、 Ｃｏｏｋ
＠氏らによシソリッド・ステイト・テクノロジー（５ｏ
ｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ）誌第２
５巻第１２号６２頁〜６５頁に報告されている。しかし
多層配線構造においては段差被慢性の良い膜形成法を用
いても、段差の累積に伴い上層はどパターンの寸法加工
精度が悪くなるという欠点がある。
ー形状として傾斜を持たせ導体膜が均一に被着するよう
な形状が用いられるようになってきているが、微細な開
孔部の側面に傾斜を持たせることはＬＳＩの高集積化を
阻害することになシ、好ましい改善法ではない。そのた
め急峻で深い段差に対して段差被覆性の良い状態で導体
膜を被着する方法が提案されており、そのうちの１つと
して汀ルミニウム減圧ＣＶＤ法がある。アルミニウム膜
−に減圧ＣＶＤ法によ膜被着することにょシ段差被覆桂
の良す膜が形成されることはＭ 、 Ｊ 、 Ｃｏｏｋ
＠氏らによシソリッド・ステイト・テクノロジー（５ｏ
ｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ）誌第２
５巻第１２号６２頁〜６５頁に報告されている。しかし
多層配線構造においては段差被慢性の良い膜形成法を用
いても、段差の累積に伴い上層はどパターンの寸法加工
精度が悪くなるという欠点がある。
ＬＳＩあるいはＶＬＳＩの配線のような多層薄膜構造で
の微細な開孔部上への導体膜被着において重要なことは
、１つは微細な開孔部を導体膜にマイクロクラ、りを生
じずに埋めること、もう１つは微細な開孔部を埋めるよ
うに導体膜が被着された後、表面が平坦になることの２
つである。特にＬＳＩの高集積化、多層化を計シ、高い
信頼性を得るためにはこの２つは極めて重要である。
の微細な開孔部上への導体膜被着において重要なことは
、１つは微細な開孔部を導体膜にマイクロクラ、りを生
じずに埋めること、もう１つは微細な開孔部を埋めるよ
うに導体膜が被着された後、表面が平坦になることの２
つである。特にＬＳＩの高集積化、多層化を計シ、高い
信頼性を得るためにはこの２つは極めて重要である。
バイアス電圧、り法は膜質の改善法としてと共に凹凸の
ある下地上に被着膜にマイクロクラ、りを生じずかつ平
坦に膜を被着する方法として知られている。バイアス電
圧、り法においてはターゲット材料の基板上への被着と
逆スバ、りによる基板上被着膜のエツチングとが同時進
行しておシ、実効的には被着とエツチングの差だけの被
着速度あるいはエツチング速度が得られる。また被着速
度とエツチング速度は基板下地膜の傾斜面の角度に各々
独立に依存し、実効的な被着速度も下地膜の傾斜角度に
よって異なシ、バイアス電圧などの条件全適当に選べば
段差のある表面上に、ある程度平坦な導体膜被着が可能
である。その平坦化は例えば第１図（ａ）〜（ｄ）に示
すようにして行われる。
ある下地上に被着膜にマイクロクラ、りを生じずかつ平
坦に膜を被着する方法として知られている。バイアス電
圧、り法においてはターゲット材料の基板上への被着と
逆スバ、りによる基板上被着膜のエツチングとが同時進
行しておシ、実効的には被着とエツチングの差だけの被
着速度あるいはエツチング速度が得られる。また被着速
度とエツチング速度は基板下地膜の傾斜面の角度に各々
独立に依存し、実効的な被着速度も下地膜の傾斜角度に
よって異なシ、バイアス電圧などの条件全適当に選べば
段差のある表面上に、ある程度平坦な導体膜被着が可能
である。その平坦化は例えば第１図（ａ）〜（ｄ）に示
すようにして行われる。
この図は、Ｃ、Ｙ 、 Ｔｉｎｇ氏らがジャーナル・オ
プ・バキューム番サイエンス・アンド・テクノロジー（
Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）誌第１５巻第３号１
１０Ｓ頁〜１１１２頁において説明しているモデルと基
本的に同じである。第１図（、）は平坦な表面を持つシ
リコン基板１０１上にシリコン酸化膜等の絶縁膜１０２
を被着した後、通常のホトレジスト工程とドライエ、チ
ング工程を経て、開孔部１０３を形成した状態を示す。
プ・バキューム番サイエンス・アンド・テクノロジー（
Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ ５ｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）誌第１５巻第３号１
１０Ｓ頁〜１１１２頁において説明しているモデルと基
本的に同じである。第１図（、）は平坦な表面を持つシ
リコン基板１０１上にシリコン酸化膜等の絶縁膜１０２
を被着した後、通常のホトレジスト工程とドライエ、チ
ング工程を経て、開孔部１０３を形成した状態を示す。
次いで第１図（ｂ）はシャドー効果の生じないスパッタ
条件でのバイアススパッタ法で導体膜１０４を絶縁膜１
０２の厚さとほぼ同程度の厚さになるまで被着した状態
を示す。この時点で、絶縁膜１０２上に被着される導体
膜１０４の断面は絶縁膜との界面を下底とし、バイアス
電圧によって決まるテーパ角θを持つ台形となる。さら
に８１図（ｅ）は同じスバ、り条件で一更に導体膜１０
４の被着を続けた状態を示す。導体Ｖａ１０４の傾斜面
は前記テーパ角θの角度を維持し、トつ開孔部１０３が
形成された仁とによる絶縁膜段差の肩部付近から延びる
破線の延長上に形成される。従って同じスバ、り条件で
導体膜１０４の被着を続ければ台形の上底の長さは次第
に減少し、最終的には第１図（ｄ）に示すように全くな
くなシ平坦化が達成される。この時絶縁膜上の導体膜の
厚さは開孔部間の絶縁膜幅をＷとした時、Ｗ−ｔａｎθ
／２で与えられることになる。平坦化の観点から考える
とθ＝００が最も望ましいが第１図（ａ）〜（ｄ）のよ
うに単一のスパッタ条件で導体膜の被着と平坦化全行お
うとすると、θの値は３０°あるいはそれ以上になるの
が普通で、例えば０の値が３０°、Ｗの値が２０μｍと
すると第１図（ｄ）の平坦な表面が得られるためには導
体膜が６μｍ程度と厚過ぎる状態になるのが普通であっ
た。このため第１図（ｄ）のごとき状態まで高周波バイ
アス電圧、り法で導体ＩＩａを被着した後、逆スパツタ
によ９導体膜を工。
条件でのバイアススパッタ法で導体膜１０４を絶縁膜１
０２の厚さとほぼ同程度の厚さになるまで被着した状態
を示す。この時点で、絶縁膜１０２上に被着される導体
膜１０４の断面は絶縁膜との界面を下底とし、バイアス
電圧によって決まるテーパ角θを持つ台形となる。さら
に８１図（ｅ）は同じスバ、り条件で一更に導体膜１０
４の被着を続けた状態を示す。導体Ｖａ１０４の傾斜面
は前記テーパ角θの角度を維持し、トつ開孔部１０３が
形成された仁とによる絶縁膜段差の肩部付近から延びる
破線の延長上に形成される。従って同じスバ、り条件で
導体膜１０４の被着を続ければ台形の上底の長さは次第
に減少し、最終的には第１図（ｄ）に示すように全くな
くなシ平坦化が達成される。この時絶縁膜上の導体膜の
厚さは開孔部間の絶縁膜幅をＷとした時、Ｗ−ｔａｎθ
／２で与えられることになる。平坦化の観点から考える
とθ＝００が最も望ましいが第１図（ａ）〜（ｄ）のよ
うに単一のスパッタ条件で導体膜の被着と平坦化全行お
うとすると、θの値は３０°あるいはそれ以上になるの
が普通で、例えば０の値が３０°、Ｗの値が２０μｍと
すると第１図（ｄ）の平坦な表面が得られるためには導
体膜が６μｍ程度と厚過ぎる状態になるのが普通であっ
た。このため第１図（ｄ）のごとき状態まで高周波バイ
アス電圧、り法で導体ＩＩａを被着した後、逆スパツタ
によ９導体膜を工。
チバックする方法が提案された。しかしながら逆スバ、
りによるエツチングでは、エツチング速度が極めて遅い
ため導体膜の被着時間とエッチバック時間の和は膨大な
ものとなり現実的でなかった。
りによるエツチングでは、エツチング速度が極めて遅い
ため導体膜の被着時間とエッチバック時間の和は膨大な
ものとなり現実的でなかった。
このようにバイアススパッタ法における平坦化の欠点は
開孔部のｌＴｌ１）＊が小さく、平坦化する段差上の面
積が大きい場合に、数十時間という長い時間が必要とさ
れ、また多層薄膜構造において心安とされる膜厚以上の
膜被着が必要とされることである。
開孔部のｌＴｌ１）＊が小さく、平坦化する段差上の面
積が大きい場合に、数十時間という長い時間が必要とさ
れ、また多層薄膜構造において心安とされる膜厚以上の
膜被着が必要とされることである。
（発明の目的）
本発明の目的は、以上述べたごとき従来の段差の被覆方
法の問題点を解決することであり、特に徽細な開孔部を
被着導体膜にマイクロクラックを生じずかつ平坦にしか
も短時間に導体膜で埋め込む段差の被覆方法を提供する
ことにある。
法の問題点を解決することであり、特に徽細な開孔部を
被着導体膜にマイクロクラックを生じずかつ平坦にしか
も短時間に導体膜で埋め込む段差の被覆方法を提供する
ことにある。
（発明の構成）
本発明によれば、表面に絶縁膜のパターンが形成された
基板に対してバイアススパッタ法を用いて前記絶縁膜の
パターンを導体膜で埋め込む段差の被覆方法において、
被着導体膜にマイクロクラ、りを生じずかつ下地基板に
おいてパターン段差の底部に沿って溝が生じないスパッ
タ条件で前記パターンをパターンの高さの一部まで埋め
込む第１の工程と、前記パターンにおいてまだ埋め込ま
れていない部分を、被着導体膜にマイクロクラックがな
くかつパターンの間の平坦面の被着導体膜の膜厚がパタ
ーンの段差の高さとパターンの段差上の平坦面の被着導
体膜の膜厚との和にほぼ等しくなるスバ、り条件によシ
埋め込む第２の工程とを含むことを特徴とする段差の被
覆方法が得られる。
基板に対してバイアススパッタ法を用いて前記絶縁膜の
パターンを導体膜で埋め込む段差の被覆方法において、
被着導体膜にマイクロクラ、りを生じずかつ下地基板に
おいてパターン段差の底部に沿って溝が生じないスパッ
タ条件で前記パターンをパターンの高さの一部まで埋め
込む第１の工程と、前記パターンにおいてまだ埋め込ま
れていない部分を、被着導体膜にマイクロクラックがな
くかつパターンの間の平坦面の被着導体膜の膜厚がパタ
ーンの段差の高さとパターンの段差上の平坦面の被着導
体膜の膜厚との和にほぼ等しくなるスバ、り条件によシ
埋め込む第２の工程とを含むことを特徴とする段差の被
覆方法が得られる。
本発明は発明者らが高周波バイアススパッタ法について
行った詳細な実験とその実験結果に基づくものである。
行った詳細な実験とその実験結果に基づくものである。
発明者らは段差被覆材料としてアルミニウム、モリブデ
ン、不純物をドープした多結晶シリコンやシリサイドな
どを用い、絶縁膜としてシリコン酸化膜やシリコン窒化
膜などを用いて高周波バイアススパッタ法の実験を続け
てきたが、以下の事実を知るに到った。
ン、不純物をドープした多結晶シリコンやシリサイドな
どを用い、絶縁膜としてシリコン酸化膜やシリコン窒化
膜などを用いて高周波バイアススパッタ法の実験を続け
てきたが、以下の事実を知るに到った。
段差被覆材料としてモリブデンを用い絶縁膜としてシリ
コン酸化膜を用いた場合で説明すると、表面に直径２．
５μｍ、深さ１μｍで急峻な側面を有するシリコン酸化
膜の開孔部が形成されたシリコン基板に対して、アルゴ
ンガス圧３ ｍＴｏｒｒ ＊ 電極間距離９５１１ｍの
スバ、り条件でターゲットのモリブデン側に５．７ Ｗ
／−の電力密度を印加し基板側に印加する高′周波（１
３，５６１ｉ［ｚ）バイアス電圧をパラメータとしてＯ
ｖから７００Ｖまで１００Ｖおきに変化させると、高周
波バイアス電圧が３００Ｖ以下ではシャドー効果のため
開孔部内を被着膜にマイクロクラ、りを生じずに埋め込
むことができなかったが、４００Ｖ以上になると開孔部
内をモリブデン膜にマイクロクラックを生じずに埋め込
むことが可能とする。さらに６００ｖになると第２図に
その模式的断面図を示すように、開孔部内にモリブデン
膜２０３がマイクロクラ、りなしで被着するだけでなく
、開孔部内の平坦面に被着したモリブデン膜の膜厚がパ
ターンの段差上の平坦面に被着したモリブデン膜の膜厚
の約１．５倍となった。この現象は開孔部内の側面に被
着したモリブデン膜の逆スパツタされたものが開孔部内
の平坦面に再付着するためであると考えられる。
コン酸化膜を用いた場合で説明すると、表面に直径２．
５μｍ、深さ１μｍで急峻な側面を有するシリコン酸化
膜の開孔部が形成されたシリコン基板に対して、アルゴ
ンガス圧３ ｍＴｏｒｒ ＊ 電極間距離９５１１ｍの
スバ、り条件でターゲットのモリブデン側に５．７ Ｗ
／−の電力密度を印加し基板側に印加する高′周波（１
３，５６１ｉ［ｚ）バイアス電圧をパラメータとしてＯ
ｖから７００Ｖまで１００Ｖおきに変化させると、高周
波バイアス電圧が３００Ｖ以下ではシャドー効果のため
開孔部内を被着膜にマイクロクラ、りを生じずに埋め込
むことができなかったが、４００Ｖ以上になると開孔部
内をモリブデン膜にマイクロクラックを生じずに埋め込
むことが可能とする。さらに６００ｖになると第２図に
その模式的断面図を示すように、開孔部内にモリブデン
膜２０３がマイクロクラ、りなしで被着するだけでなく
、開孔部内の平坦面に被着したモリブデン膜の膜厚がパ
ターンの段差上の平坦面に被着したモリブデン膜の膜厚
の約１．５倍となった。この現象は開孔部内の側面に被
着したモリブデン膜の逆スパツタされたものが開孔部内
の平坦面に再付着するためであると考えられる。
よって開孔部内の平坦面に被着したモリブデン膜の膜厚
とパターンの段差上の平坦面に被着した □モリブデン
膜の膜厚との比率を高周波バイアス電圧あるいはその他
のスバ、り条件を適当に調節することによ９１倍以上に
することが可能である。
とパターンの段差上の平坦面に被着した □モリブデン
膜の膜厚との比率を高周波バイアス電圧あるいはその他
のスバ、り条件を適当に調節することによ９１倍以上に
することが可能である。
例えば、高周波バイアス電圧６００ｖのスパッタ条件で
パターン段差上の平坦面に１．３μｍのモリブデン膜を
被着すると、開孔部内には約２μｍの膜被着がなされ、
導体膜表面の段差は０．３μｍまで減少する。しかしな
がら、６００ｖの高周波バイアス電圧では第２図に示す
ように下地シリコン基板において段差の底部に沿りて溝
２０４が生じた。従って、膜被着の初期においては、下
地シリコン基板の段差の底部に沿って溝が生じない比較
的低い＾周波バイアス電圧条件を用いることが必要であ
ることし工わかった。
パターン段差上の平坦面に１．３μｍのモリブデン膜を
被着すると、開孔部内には約２μｍの膜被着がなされ、
導体膜表面の段差は０．３μｍまで減少する。しかしな
がら、６００ｖの高周波バイアス電圧では第２図に示す
ように下地シリコン基板において段差の底部に沿りて溝
２０４が生じた。従って、膜被着の初期においては、下
地シリコン基板の段差の底部に沿って溝が生じない比較
的低い＾周波バイアス電圧条件を用いることが必要であ
ることし工わかった。
（実施例）
以下、本発明について実施例を示す図面を参照して説明
する。第３図（ａ）〜（ｅ）は一実施例を工程を追って
順次示した模式的断面図である。
する。第３図（ａ）〜（ｅ）は一実施例を工程を追って
順次示した模式的断面図である。
第３図（ａ）は平坦な表面を持つ単結晶シリコン基板３
０１上にシリコン酸化膜３０２を厚さ約１μｍだげＣＶ
Ｄ法で被着した後、通常のホトレジスト工程と異方性ド
ライエツチング工程を経て直径字、５μｍＤ開孔部を形
成した状態を示す。
０１上にシリコン酸化膜３０２を厚さ約１μｍだげＣＶ
Ｄ法で被着した後、通常のホトレジスト工程と異方性ド
ライエツチング工程を経て直径字、５μｍＤ開孔部を形
成した状態を示す。
次いで第３図（ｂ）に示すように開孔部内にモリブデン
膜がマイクロクラックなしで被着しかつ下地シリコン基
板において、開孔部の段差の底部に沿りて溝が生じない
スパッタ条件（アルゴンガス圧３ｍＴｏｒｒ 、電極間
距離９５ｇ＋＋＋、ターゲット側電力密度５．７ ｗ、
、’ｃａ 、高周波バイアス電圧４００Ｖ）での高周波
バイアススパッタでモリブデン膜３０３を後にバイアス
電圧１７００Ｖにした時、下地シリコン基板において絶
縁膜の段差の底部に沿って溝が生じない厚さく約０．１
μｍ）だけ被着する。
膜がマイクロクラックなしで被着しかつ下地シリコン基
板において、開孔部の段差の底部に沿りて溝が生じない
スパッタ条件（アルゴンガス圧３ｍＴｏｒｒ 、電極間
距離９５ｇ＋＋＋、ターゲット側電力密度５．７ ｗ、
、’ｃａ 、高周波バイアス電圧４００Ｖ）での高周波
バイアススパッタでモリブデン膜３０３を後にバイアス
電圧１７００Ｖにした時、下地シリコン基板において絶
縁膜の段差の底部に沿って溝が生じない厚さく約０．１
μｍ）だけ被着する。
次いで第３図ＣＣ）に示すごとく、開孔部内の平坦面に
被着するモリブデン膜の膜被着速度が開孔部の段差上の
平坦面に被着するモリブデン膜の膜板−速度の約２倍と
なるスパッタ条件（アルゴンガス圧３ｍＴｏｒｒ 、電
極間距離９５朋、ターゲット制電；１密度５．７Ｗ／４
．高周波バイアス電圧７００Ｖ）で−５高周波バイアス
スパッタでモリブデン膜３０４を開孔部の段差上の平坦
面に約１μｍ被着する。この条件では開孔部内には約２
μｍのモリブデン膜が゛被着し、開孔部の段差上の平坦
面には約１４ｆｉのモリブデン膜が被着し、開孔部を有
するシリコン酸化膜上のモリブデン膜は殆ど平坦になる
。
被着するモリブデン膜の膜被着速度が開孔部の段差上の
平坦面に被着するモリブデン膜の膜板−速度の約２倍と
なるスパッタ条件（アルゴンガス圧３ｍＴｏｒｒ 、電
極間距離９５朋、ターゲット制電；１密度５．７Ｗ／４
．高周波バイアス電圧７００Ｖ）で−５高周波バイアス
スパッタでモリブデン膜３０４を開孔部の段差上の平坦
面に約１μｍ被着する。この条件では開孔部内には約２
μｍのモリブデン膜が゛被着し、開孔部の段差上の平坦
面には約１４ｆｉのモリブデン膜が被着し、開孔部を有
するシリコン酸化膜上のモリブデン膜は殆ど平坦になる
。
前記実施例においてはモリブデン膜を被着したが何もこ
れに限る必要はなく、アルミニウム等の他の金属、不純
物をドープした多結晶シリコン。
れに限る必要はなく、アルミニウム等の他の金属、不純
物をドープした多結晶シリコン。
シリサイド等の合金も用いることができる。さらに前記
実施例においてはバイアス電圧のみをパラメータとした
が例もこれに限る必要はなく、ターゲット側電力密度や
電極間距離といった他のスパッタ条件をパラメータとし
ても良い。ターゲット側電力密度金下げるとバイアス電
圧全土げたのと同じ効果がある。電極間距離を大きくす
るとバイアス電圧を上げたのと同じ効果がある。
実施例においてはバイアス電圧のみをパラメータとした
が例もこれに限る必要はなく、ターゲット側電力密度や
電極間距離といった他のスパッタ条件をパラメータとし
ても良い。ターゲット側電力密度金下げるとバイアス電
圧全土げたのと同じ効果がある。電極間距離を大きくす
るとバイアス電圧を上げたのと同じ効果がある。
前記実施例では高周波バイアスを用いたが、直流バイア
スでもよい。
スでもよい。
（発明の効果）
以上説明したように、本発明は開孔部の平坦面出への導
体膜の膜被着速度と開孔部の段差上の平坦面への導体膜
の膜被着速度との比率を高周波バ、バイアス電圧あるい
はその他のスパッタ条件を調節して１倍以上にする高周
波バイアス電圧、り法によシ行うものである。その結果
、高周波バイアススパッタ法金用いて開孔部のＩｆＩＩ
ＹＭＲが小さく、平坦化する段差上の面積が大きい場合
にスパッタ時間を大＠（少なくとも１桁程度）に短縮で
きる。また同−真壁糸内で膜を形成できるという利点は
そのまま維持できる。
体膜の膜被着速度と開孔部の段差上の平坦面への導体膜
の膜被着速度との比率を高周波バ、バイアス電圧あるい
はその他のスパッタ条件を調節して１倍以上にする高周
波バイアス電圧、り法によシ行うものである。その結果
、高周波バイアススパッタ法金用いて開孔部のＩｆＩＩ
ＹＭＲが小さく、平坦化する段差上の面積が大きい場合
にスパッタ時間を大＠（少なくとも１桁程度）に短縮で
きる。また同−真壁糸内で膜を形成できるという利点は
そのまま維持できる。
以上説明したごとく、本発明によれば急峻な側面を持つ
開孔部においても、シャドー効果を生じることなく被着
導体膜にマイクロクジツクを生じずに導体膜で埋め込み
、絶縁膜のパターン上に表面が平坦になるように導体膜
を形成することができる。その結果多層配線構造の場合
、上層に形成される配線の段切れ、接触不良１寸法加工
精度の悪化が回避でき、それｆｔＬｓＩに使用した場合
、信頼性、集積度を飛躍的に向上することができる。
開孔部においても、シャドー効果を生じることなく被着
導体膜にマイクロクジツクを生じずに導体膜で埋め込み
、絶縁膜のパターン上に表面が平坦になるように導体膜
を形成することができる。その結果多層配線構造の場合
、上層に形成される配線の段切れ、接触不良１寸法加工
精度の悪化が回避でき、それｆｔＬｓＩに使用した場合
、信頼性、集積度を飛躍的に向上することができる。
第１図（ａ）〜（ｄ）は従来のバイアススパッタ法にょ
）る平坦化の一実施例を説明するだめの模式的断面１１
．１図、第２図は直径２．５相、深さ１μｍのシリコン
酸饗ヒ膜の開孔部が形成された基板に対してアルゴン５
゛カス圧３ｍＴｏｒｒ ＊電極間距離９５頭のスパッタ
条件でターゲット側電力密度５．７Ｗ／ｃＪ、バイアス
電圧６００Ｖでモリブデンを被着した場合の開孔部にお
ける模式的断面図、第３図（ａ）〜（ｃ）は本発明の方
法の一実施例を説明するだめの模式的断面図である。 １０１．２０１，３０１山シリコン基板１０２．３０２
・・・・曲・・・曲シリコン酸化膜等の絶縁膜２０２・
・・・・・・・・曲・・・曲・・シリコン酸化膜１０３
・・・・・・・・・・・・由・曲・・開孔部１０４．３
０３，３０４・・・モリブデン膜等の導体膜２０３・・
・・・・・・・・・・・・・・曲モリブデン膜２０４・
・・・・・・・・・・・・川・・・叩段差の底部に沿っ
て生じた溝工業技ｉ１７院長 オ １ 図 第２図 ７３ 図 手 続 補 正 書 （自発） 昭和６０年６月ノ日 特許庁長官 殿 １、事件の表示 昭和５９年特許願第０４２９３４号２
発明の名称 段差の被覆方法 ３、補正をする者 電話（５０１）１５１１ 内線ｆθ／〜５ ａ １、補正の対象 明細書の発明の詳細な説明の欄 明細書の図面の簡単な説明の欄 ｉ、補正の内ぜ （１）明細書第８頁第１８行目Ｋ ｒ７００ＶＪとある
のをｒ−７００ＶＪと補正する。 （２）明細書第８頁第１９行目に「３００ｖ以下」とあ
るのを１”−３００■以上」と補正する。 （３）明細書第９頁第２行目に「４００■以上」 とあ
るのをｒ−４００Ｖ以下」と補正する。 （４）明細書第９頁第１８行目にｒ ６００Ｖｊとある
のを［−６００ＶＪと補正する。 （５）明細書第１０頁第２行目にｒ６００ＶＪとあるの
をｒ−６００ＶＪと補正する。 （６）明細書第１１頁第３行目にｒ４００ＶＪとあるの
を１” −４００ＶＪと補正する。 （７）明細書第１１頁第５行目にｒ７００ＶＪとあるの
をｒ−７００ＶＪと補正する。 （８）明細書第１１頁第１３行目に「７００■」とある
のをｒ−４ｏｏｖＪと補正する。 （９）明細書第１４頁第２行目に「６００■」とあるの
をｒ−６００ＶＪと補正する。 工業技術院長
）る平坦化の一実施例を説明するだめの模式的断面１１
．１図、第２図は直径２．５相、深さ１μｍのシリコン
酸饗ヒ膜の開孔部が形成された基板に対してアルゴン５
゛カス圧３ｍＴｏｒｒ ＊電極間距離９５頭のスパッタ
条件でターゲット側電力密度５．７Ｗ／ｃＪ、バイアス
電圧６００Ｖでモリブデンを被着した場合の開孔部にお
ける模式的断面図、第３図（ａ）〜（ｃ）は本発明の方
法の一実施例を説明するだめの模式的断面図である。 １０１．２０１，３０１山シリコン基板１０２．３０２
・・・・曲・・・曲シリコン酸化膜等の絶縁膜２０２・
・・・・・・・・曲・・・曲・・シリコン酸化膜１０３
・・・・・・・・・・・・由・曲・・開孔部１０４．３
０３，３０４・・・モリブデン膜等の導体膜２０３・・
・・・・・・・・・・・・・・曲モリブデン膜２０４・
・・・・・・・・・・・・川・・・叩段差の底部に沿っ
て生じた溝工業技ｉ１７院長 オ １ 図 第２図 ７３ 図 手 続 補 正 書 （自発） 昭和６０年６月ノ日 特許庁長官 殿 １、事件の表示 昭和５９年特許願第０４２９３４号２
発明の名称 段差の被覆方法 ３、補正をする者 電話（５０１）１５１１ 内線ｆθ／〜５ ａ １、補正の対象 明細書の発明の詳細な説明の欄 明細書の図面の簡単な説明の欄 ｉ、補正の内ぜ （１）明細書第８頁第１８行目Ｋ ｒ７００ＶＪとある
のをｒ−７００ＶＪと補正する。 （２）明細書第８頁第１９行目に「３００ｖ以下」とあ
るのを１”−３００■以上」と補正する。 （３）明細書第９頁第２行目に「４００■以上」 とあ
るのをｒ−４００Ｖ以下」と補正する。 （４）明細書第９頁第１８行目にｒ ６００Ｖｊとある
のを［−６００ＶＪと補正する。 （５）明細書第１０頁第２行目にｒ６００ＶＪとあるの
をｒ−６００ＶＪと補正する。 （６）明細書第１１頁第３行目にｒ４００ＶＪとあるの
を１” −４００ＶＪと補正する。 （７）明細書第１１頁第５行目にｒ７００ＶＪとあるの
をｒ−７００ＶＪと補正する。 （８）明細書第１１頁第１３行目に「７００■」とある
のをｒ−４ｏｏｖＪと補正する。 （９）明細書第１４頁第２行目に「６００■」とあるの
をｒ−６００ＶＪと補正する。 工業技術院長
Claims (1)
- 表面に絶縁膜のパターンが形成された基板に対してバイ
アススパッタ法を用いて前記絶縁膜のパターン全導体膜
で埋め込む段差の被覆方法において、被着導体膜にマイ
クロクラックを生じずかつ下地基板においてパターン段
差の底部に沿って溝が生じないスパッタ条件で前記パタ
ーン段差くターンの高さの一部まで埋め込む第１の工程
と、前記パターンにおいてまだ埋め込まれていない部分
を、被着導体膜にマイクロクラックがなくかつノ（ター
ンの間の平坦面の被着導体膜の膜厚がパターンの段差の
高さとパターンの段差上の平坦面の被着導体膜の膜厚と
の和にほぼ等しくなるスバ、り条件によシ埋め込む第２
の工程とを含むこと全特徴とする段差の被覆方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293484A JPS60189241A (ja) | 1984-03-08 | 1984-03-08 | 段差の被覆方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293484A JPS60189241A (ja) | 1984-03-08 | 1984-03-08 | 段差の被覆方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189241A true JPS60189241A (ja) | 1985-09-26 |
| JPH0122738B2 JPH0122738B2 (ja) | 1989-04-27 |
Family
ID=12649838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293484A Granted JPS60189241A (ja) | 1984-03-08 | 1984-03-08 | 段差の被覆方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107557A (ja) * | 1987-10-21 | 1989-04-25 | Agency Of Ind Science & Technol | 配線の形成方法 |
| JPH01107559A (ja) * | 1987-10-21 | 1989-04-25 | Agency Of Ind Science & Technol | 配線の形成方法 |
-
1984
- 1984-03-08 JP JP4293484A patent/JPS60189241A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107557A (ja) * | 1987-10-21 | 1989-04-25 | Agency Of Ind Science & Technol | 配線の形成方法 |
| JPH01107559A (ja) * | 1987-10-21 | 1989-04-25 | Agency Of Ind Science & Technol | 配線の形成方法 |
| JPH0552057B2 (ja) * | 1987-10-21 | 1993-08-04 | Kogyo Gijutsuin |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0122738B2 (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544648B1 (en) | Method for forming a planarized Al thin film | |
| US5580823A (en) | Process for fabricating a collimated metal layer and contact structure in a semiconductor device | |
| JPS6135537A (ja) | 半導体装置の製造方法 | |
| US5260232A (en) | Refractory metal plug forming method | |
| US7432205B2 (en) | Method for controlling polishing process | |
| EP0107363A2 (en) | Method of producing anisotropically-conducting layers | |
| JPS60189241A (ja) | 段差の被覆方法 | |
| US4418095A (en) | Method of making planarized Josephson junction devices | |
| KR100269926B1 (ko) | 배선형성 방법 | |
| JPS6332260B2 (ja) | ||
| JPS61179532A (ja) | コンタクト電極の形成方法 | |
| JPS60193336A (ja) | コンタクト電極の形成方法 | |
| JPS61120417A (ja) | コンタクト電極の形成方法 | |
| JPS61117829A (ja) | コンタクト電極の形成方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH01107557A (ja) | 配線の形成方法 | |
| JPS5893344A (ja) | 半導体装置及びその製造方法 | |
| JPS5957456A (ja) | 半導体装置の製造方法 | |
| JPH084088B2 (ja) | 薄膜形成方法 | |
| JPS639660B2 (ja) | ||
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPS60233840A (ja) | 段差の被覆方法 | |
| JPH04116930A (ja) | 半導体装置の製造方法 | |
| JPS5932126A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |