JPH01107557A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH01107557A JPH01107557A JP26372187A JP26372187A JPH01107557A JP H01107557 A JPH01107557 A JP H01107557A JP 26372187 A JP26372187 A JP 26372187A JP 26372187 A JP26372187 A JP 26372187A JP H01107557 A JPH01107557 A JP H01107557A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- deposited
- target
- molybdenum silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 29
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- -1 molybdenum pentasilicate Chemical compound 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 40
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は配線の形成方法に関する。
（従来の技術）
例えば、半導体装置において配線を行なう場合には、微
細なコンタクトホール部を有する下地絶縁膜上に導体膜
を堆積することによりなされる。
細なコンタクトホール部を有する下地絶縁膜上に導体膜
を堆積することによりなされる。
しかし、ＬＳＩでのコンタクトホールは側面が急峻で段
差が大きいため、従来の平行平板型のスパッタ法あるい
は蒸着法によりアルミニウム膜（導体膜）５を急峻なコ
ンタクトホール３を有するシリコン基板１に堆積させる
と、第４図に示すようにコンタクトホール３の段差の肩
部分に多く堆積された導体膜５自身のシャドー効果のた
め段差被覆性が悪くなり、配線が切れたり薄くなったり
し易く、ＬＳＩの製造歩留りや信頼性が著しく低下する
。こうした欠点を防ぐため、最近では、バイアススパッ
タ法を用いてコンタクトホール部へ導体膜を堆積するこ
とにより、コンタクトホール内を導体膜により密に埋め
ることができ、かつ堆積導体膜の表面を平坦にできるこ
とが、最上らにより、第１６回インターナショナルコン
ファレンスオンソリッドステイトデバイスアンドマテリ
アルズ（１６ｔｈＩｎｔｅｒｎａｔｏｉｏｎａｌ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｃｅｓａｎｄ Ｍａｔｅｒｉａｌｓ）のインクス
テンドアブストラクト（Ｅｘｔｅｎｄ Ａｂｓｔｒａｃ
ｔ）の４３頁〜４６頁に報告されている。
差が大きいため、従来の平行平板型のスパッタ法あるい
は蒸着法によりアルミニウム膜（導体膜）５を急峻なコ
ンタクトホール３を有するシリコン基板１に堆積させる
と、第４図に示すようにコンタクトホール３の段差の肩
部分に多く堆積された導体膜５自身のシャドー効果のた
め段差被覆性が悪くなり、配線が切れたり薄くなったり
し易く、ＬＳＩの製造歩留りや信頼性が著しく低下する
。こうした欠点を防ぐため、最近では、バイアススパッ
タ法を用いてコンタクトホール部へ導体膜を堆積するこ
とにより、コンタクトホール内を導体膜により密に埋め
ることができ、かつ堆積導体膜の表面を平坦にできるこ
とが、最上らにより、第１６回インターナショナルコン
ファレンスオンソリッドステイトデバイスアンドマテリ
アルズ（１６ｔｈＩｎｔｅｒｎａｔｏｉｏｎａｌ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｃｅｓａｎｄ Ｍａｔｅｒｉａｌｓ）のインクス
テンドアブストラクト（Ｅｘｔｅｎｄ Ａｂｓｔｒａｃ
ｔ）の４３頁〜４６頁に報告されている。
（発明が解決しようとする問題点）
しかしながら、バイアススパッタ法を用いた場合、堆積
膜の応力がバイアス電圧に依存し、特に高バイアス電圧
条件では１０１０ｄｙｎｅｓ／ａｍ２程度の大きな圧縮
応力を持つ膜が形成されることが、メタロジカルトラン
ザクション（ＭｅｔａｌｌｕｒｇｉｃａｌＴｒａｎｓａ
ｃｔｉｏｎｓ）第２巻６９９頁〜７０９頁に報告されて
いる。このように大きな応力を有する薄膜を配線として
用いた場合には、熱処理時におけるはがれが生じ易く、
ＬＳＩの製造歩留りや信頼性が著しく低下する。
膜の応力がバイアス電圧に依存し、特に高バイアス電圧
条件では１０１０ｄｙｎｅｓ／ａｍ２程度の大きな圧縮
応力を持つ膜が形成されることが、メタロジカルトラン
ザクション（ＭｅｔａｌｌｕｒｇｉｃａｌＴｒａｎｓａ
ｃｔｉｏｎｓ）第２巻６９９頁〜７０９頁に報告されて
いる。このように大きな応力を有する薄膜を配線として
用いた場合には、熱処理時におけるはがれが生じ易く、
ＬＳＩの製造歩留りや信頼性が著しく低下する。
本発明の目的は、以上述べたごとき、従来のバイアスス
パッタ法を用いた配線の形成方法の問題点に関して、応
力が小さい膜をバイアススパッタ法により形成すること
によ、す、信頼性の高い配線の形成方法を提供すること
にある。
パッタ法を用いた配線の形成方法の問題点に関して、応
力が小さい膜をバイアススパッタ法により形成すること
によ、す、信頼性の高い配線の形成方法を提供すること
にある。
（問題点を解決するための手段）
本発明は、基板上に絶縁膜を形成した後、該絶縁膜にコ
ンタクトホールを形成する第１の工程と、組成が２．０
〜３．０ケイ化モリブデンであるターゲットを用いるバ
イアススパッタ法により堆積シリサイド膜にマイクロク
ラックを生じずかつ下地基板においてホール側壁の底部
に沿って溝を生じないスパッタ条件で、前記ホールをホ
ールの高さの一部まで埋め込む第２の工程と前記ホール
においてまだ埋め込まれていない部分を組成が３．５〜
４．５ケイ化モリブデンであるターゲットを用いるバイ
アススパッタ法により堆積シリサイド膜にマイクロクラ
ックを生じないスパッタ条件により埋め込む第３の工程
とを含むことを特徴とする配線の形成方法である。
ンタクトホールを形成する第１の工程と、組成が２．０
〜３．０ケイ化モリブデンであるターゲットを用いるバ
イアススパッタ法により堆積シリサイド膜にマイクロク
ラックを生じずかつ下地基板においてホール側壁の底部
に沿って溝を生じないスパッタ条件で、前記ホールをホ
ールの高さの一部まで埋め込む第２の工程と前記ホール
においてまだ埋め込まれていない部分を組成が３．５〜
４．５ケイ化モリブデンであるターゲットを用いるバイ
アススパッタ法により堆積シリサイド膜にマイクロクラ
ックを生じないスパッタ条件により埋め込む第３の工程
とを含むことを特徴とする配線の形成方法である。
（作用）
本発明は、発明者らが高周波バイアススパッタ法につい
て行なった詳細な実験に基づくものである。発明者らは
、配線材料としてモリブデンシリサイドを用い、ターゲ
ットとして種々の組成を有するモリブデンシリサイドを
用いて高周波バイアススパッタ法の実験を続けて来たが
、以下の事実を知るに到った。モリブデンシリサイドタ
ーゲットの組成比がＭｏＳｉ２． ＭｏＳｉ２，７．
ＭｏＳｉ４である３種類のターゲットを用いて、バイア
ススパッタ法により堆積した薄膜の応力のバイアス電圧
依存性を第３図に示す。ＭｏＳｉ２又はＭｏＳｉ２．７
の組成のターゲットを用いて形成した薄膜の応力は、負
のバイアス電圧が大きくなるにつれて増大し、−４００
Ｖ以上では１０１０ｄｙｎｅ／ｃｍ２以上となる。これ
とは逆に、ＭｏＳｉ４組成のターゲットを用いて形成し
た薄膜の応力は、負のバイアス電圧が大きくなるにつれ
て減少する。
て行なった詳細な実験に基づくものである。発明者らは
、配線材料としてモリブデンシリサイドを用い、ターゲ
ットとして種々の組成を有するモリブデンシリサイドを
用いて高周波バイアススパッタ法の実験を続けて来たが
、以下の事実を知るに到った。モリブデンシリサイドタ
ーゲットの組成比がＭｏＳｉ２． ＭｏＳｉ２，７．
ＭｏＳｉ４である３種類のターゲットを用いて、バイア
ススパッタ法により堆積した薄膜の応力のバイアス電圧
依存性を第３図に示す。ＭｏＳｉ２又はＭｏＳｉ２．７
の組成のターゲットを用いて形成した薄膜の応力は、負
のバイアス電圧が大きくなるにつれて増大し、−４００
Ｖ以上では１０１０ｄｙｎｅ／ｃｍ２以上となる。これ
とは逆に、ＭｏＳｉ４組成のターゲットを用いて形成し
た薄膜の応力は、負のバイアス電圧が大きくなるにつれ
て減少する。
従って、高バイアス電圧条件での膜形成の際、ＭｏＳｉ
４組成のターゲットを用いることにより、低応力の配線
を形成できる。
４組成のターゲットを用いることにより、低応力の配線
を形成できる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第一の実施例を及び第
２図（ａ）〜（ｄ）は、本発明の第二の実施例を、それ
ぞれ工程を順に示した模式的断面図である。
２図（ａ）〜（ｄ）は、本発明の第二の実施例を、それ
ぞれ工程を順に示した模式的断面図である。
第１図（ａ）は、平坦な表面を持つ単結晶シリコン基板
１上にシリコン酸化膜２を厚さ約１ｐｍだけＣＶＤ法で
堆積した後、通常のフォトレジスト工程と異方性ドライ
エツチング工程を経て直径１１１ｍのコンタクトホール
３を形成した状態を示す。
１上にシリコン酸化膜２を厚さ約１ｐｍだけＣＶＤ法で
堆積した後、通常のフォトレジスト工程と異方性ドライ
エツチング工程を経て直径１１１ｍのコンタクトホール
３を形成した状態を示す。
次いで、第１図（ｂ）に示すように、コンタクトホール
部内にモリブデンシリサイド膜がマイクロクラックなし
で堆積し、かつ下地シリコン基板において、ホール部の
段差の底部に沿って溝が生じないスパッタ条件（アルゴ
ンガス圧３ｍＴｏｒｒ、電極間距離９５ｍｍ、ターゲッ
ト側電力密度５．７Ｗ／ａｍ２、基板バイアス電圧−１
００Ｖ）で、かつ組成が２．７ケイ化モリブデンである
ターゲットを用いる高周波バイアススパッタ法で、モリ
ブデンシサイド膜４を、後にバイアス電圧−５００Ｖに
した時、下地シリコン基板においてホール部の段差の底
部に沿って溝が生じない厚さ（約０．１ｐｍ）だけ堆積
する。
部内にモリブデンシリサイド膜がマイクロクラックなし
で堆積し、かつ下地シリコン基板において、ホール部の
段差の底部に沿って溝が生じないスパッタ条件（アルゴ
ンガス圧３ｍＴｏｒｒ、電極間距離９５ｍｍ、ターゲッ
ト側電力密度５．７Ｗ／ａｍ２、基板バイアス電圧−１
００Ｖ）で、かつ組成が２．７ケイ化モリブデンである
ターゲットを用いる高周波バイアススパッタ法で、モリ
ブデンシサイド膜４を、後にバイアス電圧−５００Ｖに
した時、下地シリコン基板においてホール部の段差の底
部に沿って溝が生じない厚さ（約０．１ｐｍ）だけ堆積
する。
次いで第１図（Ｃ）に示すごとく、コンタクトホール部
内の平坦面に堆積するモリブデンリサイド膜の膜堆積速
度がコンタクトホール部の段差上の平坦面に堆積するモ
リブデンリサイド膜の膜堆積速度の約２倍となるスパッ
タ条件（アルゴンガス圧３ｍＴｏｒｒ、電極間距離９５
ｍｍ、ターゲット側電力密度５．７Ｗ／ｃｍ２、基板バ
イアス電圧−５００Ｖ）でかつ組成が４ケイ化モリブデ
ンであるターゲットを用いる高周波バイアススパッタ法
で、モリブデンシリサイド膜４をホール部の段差上の平
坦面に約０．９ｐｍ堆積する。この条件では、ホール部
内には約１．８ｐｍのモリブデンシリサイド膜が堆積し
、ホール部の段差上の平坦面には、約１１２ｍのモリブ
デンシリサイド膜が堆積し、コンタクトホール部を有す
るシリコン酸化膜上のモリブデンシリサイド膜は殆ど平
坦になる。さらに、堆積したモリブデンシリサイド膜の
応力は、１０９ｄｙｎｅ／ａｍ”台以下と低かった。こ
のあと９００°Ｃの熱処理を行なったが膜のはがれは生
じなかった。３次元ＩＣ等の製造工程において、例えば
第１層（最下層）、その上の第２層までのデバイス層を
形成したあとに第２層から第１層ピアホールを形成して
導体膜を埋めこみ電気的に接続したいことがある。この
ときはかなりアスペクト比が大きくなり完全に表面が平
坦になるようにすることが難しいので段差被覆性良く埋
めこむしかないが、本発明はこの場合でも適用できる。
内の平坦面に堆積するモリブデンリサイド膜の膜堆積速
度がコンタクトホール部の段差上の平坦面に堆積するモ
リブデンリサイド膜の膜堆積速度の約２倍となるスパッ
タ条件（アルゴンガス圧３ｍＴｏｒｒ、電極間距離９５
ｍｍ、ターゲット側電力密度５．７Ｗ／ｃｍ２、基板バ
イアス電圧−５００Ｖ）でかつ組成が４ケイ化モリブデ
ンであるターゲットを用いる高周波バイアススパッタ法
で、モリブデンシリサイド膜４をホール部の段差上の平
坦面に約０．９ｐｍ堆積する。この条件では、ホール部
内には約１．８ｐｍのモリブデンシリサイド膜が堆積し
、ホール部の段差上の平坦面には、約１１２ｍのモリブ
デンシリサイド膜が堆積し、コンタクトホール部を有す
るシリコン酸化膜上のモリブデンシリサイド膜は殆ど平
坦になる。さらに、堆積したモリブデンシリサイド膜の
応力は、１０９ｄｙｎｅ／ａｍ”台以下と低かった。こ
のあと９００°Ｃの熱処理を行なったが膜のはがれは生
じなかった。３次元ＩＣ等の製造工程において、例えば
第１層（最下層）、その上の第２層までのデバイス層を
形成したあとに第２層から第１層ピアホールを形成して
導体膜を埋めこみ電気的に接続したいことがある。この
ときはかなりアスペクト比が大きくなり完全に表面が平
坦になるようにすることが難しいので段差被覆性良く埋
めこむしかないが、本発明はこの場合でも適用できる。
また第２図（ａ）及び（ｂ）は、第１図（ａ）及び（ｂ
）と同じ工程を示す。次いで第２図（Ｃ）に示すごとく
、コンタクトホール部に堆積するモリブデンシリサイド
膜が段差被覆性良く堆積するスパッタ条件（アルゴンガ
ス圧３ｍＴｏｒｒ、電極間距離９５ｍｍ、ターゲット側
電力密度５．７Ｗ／ｃｍ２、基板バイアス電圧−４００
Ｖ）で、かつ組成が４ケイ化モリブデンであるターゲッ
トを用いる高周波バイアススパッタ法で、モリブデンシ
リサイド膜４を約０．４ｐｍ堆積する。この条件では、
モリブデンシリサイド膜はコンタクトホール部において
段差被覆性良く堆積する。さらに第１図の場合と同様に
、堆積したモリブデンシリサイド膜の応力は、ｌｏ’ｄ
ｙｎｅ／ａｍ２台以下と低かった。このあと９００°Ｃ
の熱処理を行なったがはがれは生じなかった。
）と同じ工程を示す。次いで第２図（Ｃ）に示すごとく
、コンタクトホール部に堆積するモリブデンシリサイド
膜が段差被覆性良く堆積するスパッタ条件（アルゴンガ
ス圧３ｍＴｏｒｒ、電極間距離９５ｍｍ、ターゲット側
電力密度５．７Ｗ／ｃｍ２、基板バイアス電圧−４００
Ｖ）で、かつ組成が４ケイ化モリブデンであるターゲッ
トを用いる高周波バイアススパッタ法で、モリブデンシ
リサイド膜４を約０．４ｐｍ堆積する。この条件では、
モリブデンシリサイド膜はコンタクトホール部において
段差被覆性良く堆積する。さらに第１図の場合と同様に
、堆積したモリブデンシリサイド膜の応力は、ｌｏ’ｄ
ｙｎｅ／ａｍ２台以下と低かった。このあと９００°Ｃ
の熱処理を行なったがはがれは生じなかった。
前記実施例においては、バイアス電圧をパラメータとし
たが何もこれに限る必要はなく、ターゲット側電力密度
や電極間距離といった他のスパッタ条件をパラメータと
しても良い。ターゲット側電力密度下げるとバイアス電
圧を上げたのと同じ効果があり、電極間距離を大きくす
ると、バイアス電圧を上げたのと同じ効果がある。
たが何もこれに限る必要はなく、ターゲット側電力密度
や電極間距離といった他のスパッタ条件をパラメータと
しても良い。ターゲット側電力密度下げるとバイアス電
圧を上げたのと同じ効果があり、電極間距離を大きくす
ると、バイアス電圧を上げたのと同じ効果がある。
（発明の効果）
以上説明したように、本発明の方法を用いることにより
急峻な側面を持つコンタクトホールにおいてシャドー効
果を生じることなく、堆積シリサイド膜にマイクロクラ
ックを生じず、シリサイド膜で埋め込むかあるいは段差
被覆性良いシリサイド膜を堆積できるバイアススパッタ
条件において、低応力のシリサイド膜を形成できる。こ
の結果、配線形成後の熱処理におけるはがれの可能性を
大幅に減少でき、それをＩ、ＳＩに使用した場合、信頼
性、歩留まりを大幅に向上することができる。
急峻な側面を持つコンタクトホールにおいてシャドー効
果を生じることなく、堆積シリサイド膜にマイクロクラ
ックを生じず、シリサイド膜で埋め込むかあるいは段差
被覆性良いシリサイド膜を堆積できるバイアススパッタ
条件において、低応力のシリサイド膜を形成できる。こ
の結果、配線形成後の熱処理におけるはがれの可能性を
大幅に減少でき、それをＩ、ＳＩに使用した場合、信頼
性、歩留まりを大幅に向上することができる。
第１図（ａ）〜（ｃ）は本発明の第一の実施例を工程を
追って順次示した模式的断面図、第２図（ａ）〜（Ｃ）
は本発明の第二の実施例を工程を追って順次示した模式
的断面図、第３図はＭｏＳｉ２． ＭｏＳｉ２，７．
ＭｏＳｉ４組成の３種類のターゲットを用いた高周波バ
イアススパッタ法により堆積したモリブデンシリサイド
膜の応力のバイアス電圧依存性を説明するための図、第
４図は従来のスパッタ法あるいは蒸着法により導体膜を
急峻な側面を有するコンタクトホールの形成された基板
上に堆積した場合の、コンタクトホール部の模式的断面
図である。 １・・・シリコン基板 ２・・・シリコン酸化膜 ３・・・コンタクトホール ４・・・モリブデンシリサイド膜 ５・・・アルミニウム膜 工業技術院長 飯塚幸三 享 １ 図 ３．コンタクトホーフレ （ｂ） （ｃ） 亭 Ｚ 図 （ａ） （ｂ） （Ｃ）
追って順次示した模式的断面図、第２図（ａ）〜（Ｃ）
は本発明の第二の実施例を工程を追って順次示した模式
的断面図、第３図はＭｏＳｉ２． ＭｏＳｉ２，７．
ＭｏＳｉ４組成の３種類のターゲットを用いた高周波バ
イアススパッタ法により堆積したモリブデンシリサイド
膜の応力のバイアス電圧依存性を説明するための図、第
４図は従来のスパッタ法あるいは蒸着法により導体膜を
急峻な側面を有するコンタクトホールの形成された基板
上に堆積した場合の、コンタクトホール部の模式的断面
図である。 １・・・シリコン基板 ２・・・シリコン酸化膜 ３・・・コンタクトホール ４・・・モリブデンシリサイド膜 ５・・・アルミニウム膜 工業技術院長 飯塚幸三 享 １ 図 ３．コンタクトホーフレ （ｂ） （ｃ） 亭 Ｚ 図 （ａ） （ｂ） （Ｃ）
Claims (1)
- （１）基板上に絶縁膜を形成した後、該絶縁膜にコンタ
クトホールを形成する第１の工程と、組成が２．０〜３
．０ケイ化モリブデンであるターゲットを用いるバイア
ススパッタ法により堆積シリサイド膜にマイクロクラッ
クを生じずかつ下地基板においてホール側壁の底部に沿
って溝を生じないスパッタ条件で、前記ホールをホール
の高さの一部まで埋め込む第２の工程と前記ホールにお
いてまだ埋め込まれていない部分を組成が３．５〜４．
５ケイ化モリブデンであるターゲットを用いるバイアス
スパッタ法により堆積シリサイド膜にマイクロクラック
を生じないスパッタ条件により埋め込む第３の工程とを
含むことを特徴とする配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26372187A JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26372187A JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01107557A true JPH01107557A (ja) | 1989-04-25 |
| JPH0552057B2 JPH0552057B2 (ja) | 1993-08-04 |
Family
ID=17393386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26372187A Granted JPH01107557A (ja) | 1987-10-21 | 1987-10-21 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01107557A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119883A (en) * | 1998-12-07 | 2000-09-19 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
| US6152316A (en) * | 1999-05-17 | 2000-11-28 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
| US6382443B1 (en) | 1999-04-28 | 2002-05-07 | Owens-Illinois Closure Inc. | Tamper-indicating closure with lugs on a stop flange for spacing the flange from the finish of a container |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189241A (ja) * | 1984-03-08 | 1985-09-26 | Agency Of Ind Science & Technol | 段差の被覆方法 |
| JPS60193336A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | コンタクト電極の形成方法 |
-
1987
- 1987-10-21 JP JP26372187A patent/JPH01107557A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189241A (ja) * | 1984-03-08 | 1985-09-26 | Agency Of Ind Science & Technol | 段差の被覆方法 |
| JPS60193336A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | コンタクト電極の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119883A (en) * | 1998-12-07 | 2000-09-19 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
| US6382443B1 (en) | 1999-04-28 | 2002-05-07 | Owens-Illinois Closure Inc. | Tamper-indicating closure with lugs on a stop flange for spacing the flange from the finish of a container |
| US6152316A (en) * | 1999-05-17 | 2000-11-28 | Owens-Illinois Closure Inc. | Tamper-indicating closure and method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552057B2 (ja) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287392B2 (ja) | 半導体装置およびその製造方法 | |
| US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| KR900007682B1 (ko) | 반도체기판의 단차부 매립방법 | |
| JPH01107557A (ja) | 配線の形成方法 | |
| JPH0645281A (ja) | 配線形成方法及び半導体装置、及びこれに用いることができるスパッタ方法及びスパッタ装置 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JPH01107559A (ja) | 配線の形成方法 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257154B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0569294B2 (ja) | ||
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| KR100236095B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS61179532A (ja) | コンタクト電極の形成方法 | |
| JPS61117829A (ja) | コンタクト電極の形成方法 | |
| JPS61172327A (ja) | 導体膜の堆積方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPH03108721A (ja) | 配線の形成方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS6351659A (ja) | 配線の形成方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |