JPS6351659A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPS6351659A
JPS6351659A JP19609786A JP19609786A JPS6351659A JP S6351659 A JPS6351659 A JP S6351659A JP 19609786 A JP19609786 A JP 19609786A JP 19609786 A JP19609786 A JP 19609786A JP S6351659 A JPS6351659 A JP S6351659A
Authority
JP
Japan
Prior art keywords
film
deposited
holes
tungsten
contact holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19609786A
Other languages
English (en)
Inventor
Toru Mogami
徹 最上
Hidekazu Okabayashi
岡林 秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19609786A priority Critical patent/JPS6351659A/ja
Publication of JPS6351659A publication Critical patent/JPS6351659A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線の形成方法に関する。
〔従来の技術〕
半導体装置の配線は1表面を保護する絶縁膜tこコンタ
クトホールを開けて、その上に導体膜を堆積することに
よりなされる。最近のLSI等におけるコンタクドール
の形成は、露光技術やドライエツチング技術の進歩によ
り、膜厚約1癖の絶縁膜に約1tnn角程度のものが可
能となっている。このような微細なコンタクトホール上
への導体膜堆積の重要なことは、1つは微細なコンタク
トホール内に導体膜を密に埋めること、もう1つは微細
なコンタクトホールに導体膜が堆積された後、表面が平
坦になることである。
しかし、 LSIでのコンタクトホールは側面が急峻で
段差が大きいため、従来の平行平板型のスパッタ法ある
いは蒸着法によりアルミニウム膜(導体膜)5を急峻な
コンタクトホール3を有するシリコン基板1に堆積させ
ると、第2図に示すようにコンタクトホール3の段差の
肩部分に多く堆積された導体膜5自身のシャドー効果の
ため段差被覆性が悪くなり、配線が切れたり薄くなった
りし易く、LSIの製造歩留りや信頼性が著しく低下す
る。こうした欠点を防ぐため、最近では、バイアススパ
ッタ法を用いてコンタクトホール部へ導体膜を堆積する
ことにより、コンタクト水−ル内を導体膜により密に埋
めることができ、かつ堆積導体膜の表面を平坦にできる
ことが、最上らにより。
第16回いインターナショナルコンファレンスオンソリ
ッドステイトデバイスアンドマテリアルズ(16th 
International Conference 
on 5ol−id 5tate Devices a
nd Materials)のイクステンドアブストラ
クト(Extend Abstract)の43頁〜4
6頁に報告されている。あるいはまた、コンタクトホー
ル内に選択的に金属膜を堆積し、コンタクトホール内を
埋め込んだ後、平坦な基板表面上にアルミニウム等の配
線金属膜を堆積して配線を形成する方法が9屋らにより
、 1983インターナシヨナルエレクトロンデバイセ
ス ミーティング(1983Internationa
l Electron Devices Meetin
g)のテクニカル ダイジェスト(Technical
 Digest)の550頁〜553頁に報告されてい
る。この方法は、以前にJ、M、Shawらにより、R
CAレビュー (RCA Revi−ati)、(Ju
ne 1970) 、 306頁に報告されているよう
に、六フッ化タングステンガスを用いたタングステン膜
のCVD法では、シリコン上とシリコン酸化膜上とでタ
ングステン膜の成長に選択性を持たせることができ、シ
リコン表面とシリコン酸化膜表面とが混在した基板に対
して、シリコン上にのみタングステン膜を成長すること
が可能であるという特性を応用したものであった。
〔発明が解決しようとする問題点〕
しかしながら、バイアススパッタ法を用いた場合、コン
タクトホールの埋め込みにはコンタクトホールのアスペ
クト比(深さ/直径)に対して限界があり、コンタクト
ホールのアスペクト比が1以上の場合には埋め込み後に
コンタクトホールール内の導体膜中に空隙が残り、埋め
込みが不完全となることが、最上らにより、第2回イン
ターナショナルブイエルニスアイマルチレベルインター
コネクションコンファレンス(2nd Interna
−し1onal  VLSI  Multilevel
  Interconnection  Confer
ence)プロシーディング(Proceedings
) 17頁〜23頁に報告されている。さらにまた、六
フッ化タングステンと水素の混合ガスを用いたCVD法
では、シリコン上とシリコン酸化膜上とでのタングステ
ン膜選択成長は、シリコン上約0.5pが限度であって
、それ以上タングステン膜の堆積を行うと、シリコン酸
化膜上にもタングステン膜が堆積されてしまう、従って
、深さは1trm程度のコンタクトホールを六フッ化タ
ングステンガスを用いたタングステン膜のCVD法によ
って選択的に埋め込み、コンタクトホールの表面を平坦
にすることは不可能である。
本発明の目的は以上述べたごとき、従来の配線の形成方
法の問題点に関して、特に微細なホニル部の堆積導体膜
中に空隙を残さずかつ堆積導体膜表面を平坦に形成する
配線の形成方法を提供することにある。
〔問題点を解決するための手段〕
本発明は表面に堆積された絶縁膜に微細ホールが形成さ
れた基板に対して、該微細ホール底部にのみタングステ
ン膜を選択的に堆積し、該微細ホール深さの一部をタン
グステン膜で埋め込む第1の工程と、バイアススパッタ
法を用いて、前記微細ホールのいまだ埋め込まれていな
い部分を導体膜により埋め込み、かつ絶縁膜上にも導体
膜を堆積する第2の工程とを含むことを特徴とする配線
の形成方法である。
〔作用〕
本発明においては、アスペクト比が1以上の微細なホー
ルにおいて、CVD法によりホール底部にタングステン
膜を選択的に堆積する。これによりコンタクトホールの
みかけ上のアスペクト比は減少する。アスペクト比の減
少したホール上にさらにバイアススパッタ法を用いて導
体膜を堆積することにより、選択CVD法のみでは、十
分な選択性が得られないために実施できなかった、また
バイアススパッタ法のみでは不完全な埋め込みしか実施
できなかった高アスペトク比の微細ホールを導体膜で完
全に埋め込むことができ、かつ絶縁膜上にも導体膜を堆
積でき、さらに堆積膜表面の平坦化も同時に実現できる
〔実施例〕
以下、本発明の実施例を図面を参じようして説明する 第1図(a)〜(c)は本発明の一実施例を工程を順に
示した模式的断面図である。
第1図(a)は平坦な表面を持つシリコン基板1上に厚
さ約1pのシリコン酸化膜2をCVD法で堆積した後、
通常のホトレジスト工程とドライエツチング工程により
直径14のコンタクトホール3を形成した状態を示す。
次いで第1図(b)に示すように、基板温度:350℃
、真空度: 7mTorr、六フッ化タングステンガス
流量対水素ガス流量=1対70になる条件において、六
フッ化タングステンと水素の混合ガスを用いた減圧CV
D法により、基板上でシリコンの露出しているコンタク
トホール底面領域にのみタングステン膜4を約0.5p
堆積する1次いで第1図(c)に示すように、アルミニ
ウムターゲット電力1.0kW、基板バイアス電圧−6
00v、アルゴン圧3mTorrなる条件下においてバ
イアススパッタ法によりアルミニウム膜5をさらに約0
.5−堆積する。該条件では、コンタクトホール3の底
部に堆積するアルミニウム5の膜厚はシリコン酸化膜2
上に堆積するアルミニウム膜の膜厚の2倍となり、コン
タクトホール3を有するシリコン酸化膜上のアルミニウ
ム膜はほぼ平坦になる。
前記実施例においては、バイアススパッタ法によりアル
ミニウム膜を被着したが、これに限る必要はなく、モリ
ブデン等の他の金属、不純物をドープした多結晶シリコ
ンやシリサイド等の合金も用いることができる。
また、前記実施例では基板上の第−層配線の形成方法を
示したが、これに限らず、第−層とその上の第二層配線
あるいはさらにその上の配線とを接続する微細なスルー
ホールに導体膜を良好に埋め込む場合などに適用できる
〔発明の効果〕
本発明の方法を用いることにより高アスペクト比(例え
ば1以上)の微細なコンタクトホールに導体膜を埋め込
む場合に、CVD法にバイアススパッタ法とを組み合わ
せて用いることにより、選択CVD法のみ、あるいはバ
イアススパッタ法のみでは実現不可能であった高アスペ
クト比のコンタクトホールの埋め込みを実現できる効果
を有するものである。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例を工程を追っ
て順次示した模式的断面図、第2図は従来のスパッタ法
あるいは蒸着法により導体膜を急峻な側面を有するコン
タクトホールの形成された基板上に堆積した場合のコン
タクトホール部の模式的断面図である。 1・・・シリコン基板   2・・・シリコン酸化膜3
・・・コンタクトホール 4・・・タングステン膜5・
・・アルミニウム膜

Claims (1)

    【特許請求の範囲】
  1. (1)表面に堆積された絶縁膜に微細ホールが形成され
    た基板に対して、該微細ホール底部にのみタングステン
    膜を選択的に堆積し、該微細ホール深さの一部をタング
    ステン膜で埋め込む第1の工程と、バイアススパッタ法
    を用いて、前記微細ホールのいまだ埋め込まれていない
    部分を導体膜により埋め込み、かつ絶縁膜上にも導体膜
    を堆積する第2の工程とを含むことを特徴とする配線の
    形成方法。
JP19609786A 1986-08-20 1986-08-20 配線の形成方法 Pending JPS6351659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19609786A JPS6351659A (ja) 1986-08-20 1986-08-20 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19609786A JPS6351659A (ja) 1986-08-20 1986-08-20 配線の形成方法

Publications (1)

Publication Number Publication Date
JPS6351659A true JPS6351659A (ja) 1988-03-04

Family

ID=16352166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19609786A Pending JPS6351659A (ja) 1986-08-20 1986-08-20 配線の形成方法

Country Status (1)

Country Link
JP (1) JPS6351659A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240743A (ja) * 1985-08-16 1987-02-21 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240743A (ja) * 1985-08-16 1987-02-21 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
KR100220935B1 (ko) 메탈 콘택 형성방법
KR900008387B1 (ko) 반도체장치 제조방법
JPH04142061A (ja) タングステンプラグの形成方法
US5747383A (en) Method for forming conductive lines and stacked vias
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH05234935A (ja) 半導体装置及びその製造方法
US5970377A (en) Method of forming a metal interconnection line for semiconductor device
JPS6351659A (ja) 配線の形成方法
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR940011732B1 (ko) 반도체장치의 제조방법
JPH065674B2 (ja) 半導体装置の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
EP0543254B1 (en) A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100396684B1 (ko) 반도체장치의금속배선형성방법
KR100215830B1 (ko) 배선형성방법
JPS63260051A (ja) 半導体装置
JPH07169834A (ja) 層間接続孔の埋め込み方法
JPH06268077A (ja) 半導体装置の製造方法