JPS60195975A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60195975A
JPS60195975A JP59051205A JP5120584A JPS60195975A JP S60195975 A JPS60195975 A JP S60195975A JP 59051205 A JP59051205 A JP 59051205A JP 5120584 A JP5120584 A JP 5120584A JP S60195975 A JPS60195975 A JP S60195975A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicon nitride
silicon
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59051205A
Other languages
English (en)
Other versions
JPH0673375B2 (ja
Inventor
Takashi Ito
隆司 伊藤
Hiroshi Horie
博 堀江
Toshihiro Sugii
寿博 杉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59051205A priority Critical patent/JPH0673375B2/ja
Priority to CA000476377A priority patent/CA1228680A/en
Priority to KR1019850001642A priority patent/KR900007905B1/ko
Priority to EP85301892A priority patent/EP0168125B1/en
Priority to DE8585301892T priority patent/DE3578273D1/de
Publication of JPS60195975A publication Critical patent/JPS60195975A/ja
Priority to US07/168,589 priority patent/US4935804A/en
Publication of JPH0673375B2 publication Critical patent/JPH0673375B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、多結晶シリコン膜と高融点金属或いはそのシ
リサイドからなる膜との２層構造を採っている電極・配
線を有する半導体装置の改良に関する。
従来技術と問題点 一般に、半導体装置、特に集積回路を製造する場合、電
極・配線の材料として多結晶シリコンが多用されてきた
。
然しながら、電極・配線のパターンが微細化されてくる
と、多結晶シリコンに於ける抵抗値が高いことから、信
号伝播の遅延を招来し、問題になっている。
このような欠点を解消する為、電極・配線にモリブデン
（ＭＯ）やタングステン（Ｗ＞などの高融点金属或いは
そのシリサイドを用いることが試みられているが、この
ような材料は集積回路のような半導体装置の製造工程に
対する適合性は良いとは言えない。
例えば、モリブデンやタングステンが薄い二酸化シリコ
ン（ＳｉＯｚ）股上に被着されて高温度の熱処理を加え
られると高融点金属と二酸化シリコンとが局所的に反応
し、二酸化シリコン膜の絶縁耐圧が著しく劣化する。
また、高導度にドープされた半導体とモリブデンやタン
グステンが接触している場合、その界面に於ける接触抵
抗が著しく高くなる。
発明の目的 本発明は、多結晶シリコン膜と高融点金属或いはそのシ
リサイドからなる膜との２層構造を有する電極・配線を
備えることに依って信号伝播の遅延を解消し、しかも、
前記多結晶シリコン膜と前記１１Ｉｉ一点金属或いはそ
のシリサイドからなる膜との界面に於ける接触抵抗が高
くなることを抑止できるようにする。
発明の構成 本発明の半導体装置では、電極・配線の一部をなす多結
晶シリコン膜及びその表面にトンネル電流が流れる程度
に薄い窒化シリコン膜を介して形成され前記電極・配線
の一部をなす高融点金属或いはそのシリサイドからなる
膜で構成された２層構造の電極・配線を備えてなること
を特徴としている。　゛ この構成を採ることに依り、電極・配線の一部に高融点
金属或いはそのシリサイドを用いていても、その高融点
金属或いはそのシリサイドが薄い二酸化シリコン膜に直
接的に接触してその二酸化シリコン膜の絶縁耐圧を劣化
させたり、或いは、高濃度にドープされた半導体に接触
して界面に於ける接触抵抗を高めたりすることはなくな
る。
発明の実施例 第１図乃至第４図は本発明一実施例を製造する′□゛場
合につ＆′１て解説する為の工程要所に於ける半導体装
置の要部切断側面図であり、以下、これ等の図を参照し
つつ説明する。尚、こｑに説明される製造工程はＭＩＳ
　（ｍｅｔａｌ　１ｎｓｕｌａｔｏｒ　ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）電界効果型半導体装置に関している。
第１図参照 （ａｌ　ｐ型シリコン半導体基板１に選択的熱酸化法を
適用することに依り、二酸化シリコンからなるフィール
ド絶縁膜２を形成する。
（ｂ）　熱酸化法を適用することに依り、活性領域表面
にゲート絶縁膜３を形成する。
第２図参照 （Ｃ１化学気相堆積（ｃｈｅｍｉｃａ　１　ｖａｐ。
ｕｒ　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ約０．１〔μｍ〕である多結晶シリコン
膜４を形成する。
（ｄｌ　気相拡散法或いはイオン注入法等を適用するこ
とに依り、多結晶レリコンＩＡ４に、例えば燐（Ｐ）を
高ｉ度に、例えば１０”　〜（ａｓ−’）程度にドープ
する。
（ｅ）　純化したアンモニア（ＮＨｓ）ガス雰囲気中で
温度７００〔℃〕、時間へ〔分〕間の熱処理を行い、多
結晶シリコン膜４の表面に例えば厚さが約２０〔人〕程
度で哀る窒化シリコン膜５を形成する。□ この窒化シリコン膜５を形成するには、前記工程に依ら
ず、例えばモノシラン（ＳｉＨ４）′　力ガスとアンモ
ニア（ＮＨｓ）ガスとを反応させるＣＶＤ法に適用して
も良いし、或いは、多結晶シリコン膜４６表面をアンモ
ニア・“プラズマ或いは光照射に依るエネルギで窒化す
るようにまた、窒イ′ヒシリコン膜５の膜厚は、前記２
０〔人〕程度に限定されず、１０〜５０〔人〕程度の範
囲を採用することができ、要は電圧を印加することで、
充分なトンネル電流が流れる程度に薄ければ良い。ここ
で、トンネル電流が流れる程度とは、半導体装置の動作
中に窒化シリコン膜５に印加される電圧で電流が流れる
程度を意味する。
（ｆ）　スパッタリング法或いはＣＶＤ法を適用するこ
とに依り、厚さ約０．３　〔μｍ〕程度のモリブデン膜
６を形成してから、例えば約１０００〔℃〕程魔の温度
で熱処理を行い、モリブデン膜６を緻密化することに依
って抵抗値の低下を図る。
前記熱処理に於いて、窒化シリコン膜５はバリヤとして
作用するので、多結晶シリコン膜４とモリブデン膜６と
が反応することはなく、その結果、モリブデン膜６の低
抵抗値が確保される。
因に、窒化シリコン膜５がない場合、多結晶シリコン膜
４とモリブデン膜６とが反応してシリサイド化すると抵
抗値は１桁程度増加することになる。
また、多結晶シリコン膜４にドープした不純物がモリブ
デン膜６に吸い出されることはないから、Ｍｉｓ電界効
果型半導体装置を構成した場合ののゲートに於ける閾値
電圧は通常のシリコン・ゲート電極を用いたものと同じ
値を維持することができる。
更に、モリブデン膜６の材料自体或いはモリブデン膜６
中の不純物が多結晶シリコン膜４の中に、延いてはゲー
ト絶縁膜３中に侵入することはないから、ゲート絶縁膜
３に於ける絶縁耐圧は理想的な状態を保持することがで
きる。
第３図参照 （幻　通常のりソグラフィ技術を適用することに依り、
モリブデン膜６、窒化シリコン膜５、多結晶シリコン膜
４のパターニングを行い、２層構造のゲート電極及び要
すればその他の配線を形成する。尚、この場合、窒化シ
リコン膜５は層として数えていない。
第４図参照 （員　イオン注入法を適用して砒素（Ａｓ）を打ち込み
、且つ、熱処理することに依り、ｎ＋＋ソース領域７及
びｎ＋型トドレイン領域８形成する。
ｉｌｌ　ＣＶＤ法を適用することに依り、燐珪酸ガラス
（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　ｇｌａｓ　ｓ　：
　ＰＳＧ）ＷＡ９を形成する。
０１　通常のリングラフィ技術を適用することに依り、
ＰＳＧＭ９のパターニングを行い、電極コンタクト窓を
形成する。
（ＩＱ　例えば、スパッタリング法を適用することに依
り、アルミニウム（Ａｌ）膜を形成し、これを通常のり
ソグラフィ技術にてパターニングしてソース電極１０及
びドレイン電極１１を形成し、この後、通常の技術を適
用してＭｒＳ電界効果型半導体装置を完成する。
第５図は前記のようにして作製したＭＩＳ電界効果型半
導体装置に於けるゲート電極と半導体基板１との間に於
ける絶縁耐圧を表すヒストグラムである。
図では、横軸に絶縁耐圧を、縦軸に試料の個数をそれぞ
れ採ってあり、記号１２で指示しである領域が本発明を
実施したＭＩＳ電界電界製果型半導体装置するもので、
この場合のゲート絶縁膜３の厚さは２００〔人〕、そし
て、絶縁耐圧は１６〜２０（Ｖ）であって、実用上、充
分な値が得られていることが理解されよう、尚、この場
合に於ける２層構造ゲート電極のシート抵抗は約０．５
〔Ω／口〕であった。４ また１、同図に於いて、記号１３で指示しである領域は
、多結晶シリコン膜４とモリ１ブデン膜６との間に窒化
シリコン膜５が存在しないＭＩＳ電界電界効果型体導体
装置するもので、この場合は、絶縁耐圧の著しい劣化が
見られ、そして、ゲート電極のシート抵抗も約５〔Ω／
口〕であって、がなり大きくなっていた。
ところで、前記工程で作製された実施例では、多結晶シ
リコンに燐をドープしたが、硼素（Ｂ）やＡｓ等の不純
物も同様に用いることができ、これ等はモリブデン膜等
の高融点金属膜等の上からイオン注入法にて導入するよ
うにしても良い。
また、高融点金属としてモリブデンを用いたが、この高
融点金属としては、モリブデン・シリサイド或いは他の
物質、例えばＷ２クロム（Ｃｒ）、チタン（Ｔｉ）、ジ
ルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、白金（Ｐｔ
）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト
（Ｃｏ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）或い
はこれ等のシリサイド等の中から選択することができる
。
更にまた、本発明に於いて、多結晶シリコン膜と高融点
金属或いはそのシリサイドからなる膜との間に窒化シリ
コン膜を介在させであることに依る半導体装置の電気的
特性低下は実用上問題にならない程軽微である。その理
由は、窒化シリコン膜の厚さがＭ■Ｓ構造に於けるゲー
ト絶縁膜のそれに比較して充分に薄く、大きなトンネル
電流が流れ、そして、配線全域に亙って形成されている
ものであるから、窒化シリコン膜を誘電体と考えた容量
は非常に大きな値となり、信号の伝播には何等の実質的
影響も及ぼさないからである。
発明の効果 本発明に於ける半導体装置は、電極・配線の−部をなす
多結晶シリコン膜及びその表面にトンネル電流が流れる
程度に薄い窒化シリコン膜を介して形成され前記電極・
配線の一部をなす高融点金属或いはそのシリサイドから
なる膜で構成された２層構造の電極・配線を備えてなる
ことを特徴とする構成を採っている。
この構成を採ることに依って、安定ではあるが高抵抗で
あるため信号伝播に遅延を生ずる欠点があった多結晶シ
リコンからなる電極・配線に高融点金属或いはそのシリ
サイドふらなる電極・配線を組み合わせて電極・配線全
体を実質的に低抵抗化することができ、しかも、そのよ
うに電極・配線の一部に前記高融点金属或いはそのシリ
サイドを用いても、前記窒化シリコン膜の作用に依り、
前記高融点金属等が薄い二酸化シリコン膜に直接的に接
触して絶縁耐圧を低下させたり、或いは、高濃度にドー
プされた半゛導体に接触して界面に於ける接触抵抗を大
にしたりする事故は皆無となるので特性良好な半導体装
置を得ることができる。
【図面の簡単な説明】
第１図乃至第４図は本発明一実施例を製造する場合につ
いて説明する為の工程要所に於ける半導体装置の要部切
断側面図、第５図は第１図乃至第４図について説明した
工程を経て作製された半導体装置の特性を本発明に依ら
ない半導体装置の特性と比較して示したヒストグラムを
それぞれ表し−でいる。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁膜、３はゲート絶縁膜、４は多結晶シリコン膜
、５は窒化シリコン膜、６はモリブデン膜、７はｎ＋型
ソース領域、８はｎ＋型ドレイン領域、９はＰＳＧ膜、
１０はソース電極、１１はドレイン電極をそれぞれ示し
ている。 特許出願人　富士通株式会社 代理人弁理士　拍　谷　昭　司 代理人弁理士　渡　邊　弘　− 第１図 第２図 第３図 ６ 第４図

Claims (1)

    【特許請求の範囲】
  1. 電極・配線−一部をなす多結晶シリコン膜及びその表面
    にトンネル電流が流れる程度に薄い窒化シリコン膜を介
    して形牢され前記電極・配線の一部をなす高融点金属或
    い”はそのシリ与イドからなる膜で構成された２層構造
    の電極・配置を備えてなることを特徴とする半導体装置
    。
JP59051205A 1984-03-19 1984-03-19 半導体装置の製造方法 Expired - Lifetime JPH0673375B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59051205A JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法
CA000476377A CA1228680A (en) 1984-03-19 1985-03-13 Semiconductor device wiring including tunnelling layer
KR1019850001642A KR900007905B1 (ko) 1984-03-19 1985-03-14 반도체장치
EP85301892A EP0168125B1 (en) 1984-03-19 1985-03-19 Wiring layers in semiconductor devices
DE8585301892T DE3578273D1 (de) 1984-03-19 1985-03-19 Verdrahtungslagen in halbleiterbauelementen.
US07/168,589 US4935804A (en) 1984-03-19 1988-03-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59051205A JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60195975A true JPS60195975A (ja) 1985-10-04
JPH0673375B2 JPH0673375B2 (ja) 1994-09-14

Family

ID=12880393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051205A Expired - Lifetime JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4935804A (ja)
EP (1) EP0168125B1 (ja)
JP (1) JPH0673375B2 (ja)
KR (1) KR900007905B1 (ja)
CA (1) CA1228680A (ja)
DE (1) DE3578273D1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124772A (ja) * 1985-11-26 1987-06-06 Hitachi Ltd 半導体装置
JPH01251757A (ja) * 1988-03-31 1989-10-06 Sony Corp 半導体装置
JPH02246362A (ja) * 1989-03-20 1990-10-02 Takehide Shirato 半導体装置
US5719410A (en) * 1993-12-28 1998-02-17 Kabushiki Kaisha Toshiba Semiconductor device wiring or electrode
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
KR20020002899A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 게이트전극 형성방법
KR20020002699A (ko) * 2000-06-30 2002-01-10 박종섭 트랜지스터의 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
US5138425A (en) * 1989-05-23 1992-08-11 Seiko Epson Corp. Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
DE69007447T2 (de) * 1989-12-20 1994-06-30 Nippon Electric Co Gatestruktur eines Halbleiterbauelementes mit darin enthaltener Oxidschicht.
US5180688A (en) * 1990-07-31 1993-01-19 Sgs-Thomson Microelectronics, Inc. Method of forming tunneling diffusion barrier for local interconnect and polysilicon high impedance device
US5065225A (en) * 1990-07-31 1991-11-12 Sgs-Thomson Microelectronics, Inc. Tunneling diffusion barrier for local interconnect and polysilicon high impedance device
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
JP2773487B2 (ja) * 1991-10-15 1998-07-09 日本電気株式会社 トンネルトランジスタ
JP2887985B2 (ja) * 1991-10-18 1999-05-10 日本電気株式会社 半導体装置及びその製造方法
US5365100A (en) * 1993-08-30 1994-11-15 Hall John H Low voltage compound modulated integrated transistor structure
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
EP0793860B1 (de) 1994-11-24 2001-05-30 Infineon Technologies AG Lateraler bipolartransistor
DE69610017D1 (de) * 1995-05-25 2000-10-05 Matsushita Electric Ind Co Ltd Nichtlineares Element und bistabile Speicheranordnung
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6262458B1 (en) * 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
US5998253A (en) * 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
JPH11135646A (ja) * 1997-10-31 1999-05-21 Nec Corp 相補型ｍｏｓ半導体装置及びその製造方法
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
US6127698A (en) * 1998-03-23 2000-10-03 Texas Instruments - Acer Incorporated High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
US6194736B1 (en) 1998-12-17 2001-02-27 International Business Machines Corporation Quantum conductive recrystallization barrier layers
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US6310359B1 (en) 2000-04-26 2001-10-30 International Business Machines Corporation Structures containing quantum conductive barrier layers
JP2001332630A (ja) * 2000-05-19 2001-11-30 Sharp Corp 半導体装置の製造方法
US6444516B1 (en) * 2000-07-07 2002-09-03 International Business Machines Corporation Semi-insulating diffusion barrier for low-resistivity gate conductors
US7615402B1 (en) 2000-07-07 2009-11-10 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR101990622B1 (ko) 2011-11-23 2019-06-18 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584973A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置用電極

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755026A (en) * 1971-04-01 1973-08-28 Sprague Electric Co Method of making a semiconductor device having tunnel oxide contacts
US4117506A (en) * 1977-07-28 1978-09-26 Rca Corporation Amorphous silicon photovoltaic device having an insulating layer
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
US4377857A (en) * 1980-11-18 1983-03-22 Fairchild Camera & Instrument Electrically erasable programmable read-only memory
JPS57149751A (en) * 1981-03-11 1982-09-16 Nec Corp Semiconductor device
US4558344A (en) * 1982-01-29 1985-12-10 Seeq Technology, Inc. Electrically-programmable and electrically-erasable MOS memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584973A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置用電極

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124772A (ja) * 1985-11-26 1987-06-06 Hitachi Ltd 半導体装置
JPH01251757A (ja) * 1988-03-31 1989-10-06 Sony Corp 半導体装置
JPH02246362A (ja) * 1989-03-20 1990-10-02 Takehide Shirato 半導体装置
US5719410A (en) * 1993-12-28 1998-02-17 Kabushiki Kaisha Toshiba Semiconductor device wiring or electrode
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6133150A (en) * 1995-08-25 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR20020002899A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 게이트전극 형성방법
KR20020002699A (ko) * 2000-06-30 2002-01-10 박종섭 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR900007905B1 (ko) 1990-10-22
JPH0673375B2 (ja) 1994-09-14
EP0168125B1 (en) 1990-06-13
EP0168125A1 (en) 1986-01-15
CA1228680A (en) 1987-10-27
KR850006649A (ko) 1985-10-14
DE3578273D1 (de) 1990-07-19
US4935804A (en) 1990-06-19

Similar Documents

Publication Publication Date Title
JPS60195975A (ja) 半導体装置
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0229673B1 (en) Integrated thermal ink jet printhead and method of manufacture
JP3268800B2 (ja) 電気的プログラマブルアンチヒューズ素子及び該素子の形成方法並びに半導体デバイス
JPS6173370A (ja) 半導体装置及びその製造方法
JPS6213819B2 (ja)
JPS5826184B2 (ja) ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ
JPS60182133A (ja) 半導体装置の製造方法
JPS60193333A (ja) 半導体装置の製造方法
JPS6044823B2 (ja) 半導体装置の製造方法
JPS6015970A (ja) 半導体装置
JPS62154784A (ja) 半導体装置
JPS61267365A (ja) 半導体装置
JPS61150276A (ja) 半導体装置
KR19980070983A (ko) 반도체장치 및 그 제조방법
JP2563760B2 (ja) 半導体装置の製造方法
JPH02288361A (ja) 半導体装置
JPH02237073A (ja) 半導体装置の製造方法
JPS60186038A (ja) 半導体装置
JPH0466108B2 (ja)
JPS6218733A (ja) 半導体装置の製造方法
JPH01300557A (ja) 半導体装置
JPH07107926B2 (ja) 半導体容量素子の製造方法
JPH028463B2 (ja)
JPH01105547A (ja) 半導体装置の製造方法