JP2887985B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2887985B2 JP2887985B2 JP3269810A JP26981091A JP2887985B2 JP 2887985 B2 JP2887985 B2 JP 2887985B2 JP 3269810 A JP3269810 A JP 3269810A JP 26981091 A JP26981091 A JP 26981091A JP 2887985 B2 JP2887985 B2 JP 2887985B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- gold
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法にかかり、特に高周波電流を用いる半導体装置及
びその製造方法に関する。
造方法にかかり、特に高周波電流を用いる半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、図１３に示すよう
に、拡散層を有する半導体基板１上に選択的にコンタク
ト開口部２を有する絶縁膜３ａを有し、少なくとも前記
コンタクト開口部２を含む前記絶縁膜３ａ上に、底面に
下から順にチタン・タングステン６、白金５を有する金
４より成る第１層目の配線を有し、その上に選択的にス
ルーホール開口部７を有する絶縁膜３ｂを有し、少なく
ともスルーホール開口部７を含む前記絶縁膜３ｂ上に底
面にチタン・タングステン６を有する金４より成る第２
層目の配線を有する。この選択的にスルーホール開口部
７を有する絶縁膜３ｂとその上の配線とは、所望の配線
層数となるまで繰り返され、最上層の配線上には、カバ
ー用の絶縁膜３ｃを有している。ここで、配線の材料と
しては、この例のようなチタン・タングステン等を下に
敷いた金の他に下にチタン・タングステンを敷いたアル
ミニウムやアルミニウム系合金等の場合もある。
に、拡散層を有する半導体基板１上に選択的にコンタク
ト開口部２を有する絶縁膜３ａを有し、少なくとも前記
コンタクト開口部２を含む前記絶縁膜３ａ上に、底面に
下から順にチタン・タングステン６、白金５を有する金
４より成る第１層目の配線を有し、その上に選択的にス
ルーホール開口部７を有する絶縁膜３ｂを有し、少なく
ともスルーホール開口部７を含む前記絶縁膜３ｂ上に底
面にチタン・タングステン６を有する金４より成る第２
層目の配線を有する。この選択的にスルーホール開口部
７を有する絶縁膜３ｂとその上の配線とは、所望の配線
層数となるまで繰り返され、最上層の配線上には、カバ
ー用の絶縁膜３ｃを有している。ここで、配線の材料と
しては、この例のようなチタン・タングステン等を下に
敷いた金の他に下にチタン・タングステンを敷いたアル
ミニウムやアルミニウム系合金等の場合もある。
【０００３】また、絶縁膜３ａ，３ｂ，３ｃの材料とし
ては、以下のものが挙げられる。
ては、以下のものが挙げられる。
【０００４】まず、半導体基板１上の絶縁膜として、Ｃ
ＶＤ法、又はプラズマ法により形成されたシリコン酸化
膜がよく用いられる。配線上を含む層間絶縁膜として
は、プラズマＣＶＤ法で形成されたシリコン酸化膜等の
無機系絶縁膜、又は有機系又は無機系の塗布膜、又はこ
れらを複合積層させた構造のものがよく用いられる。さ
らに、最上層のカバー用絶縁膜としては、ポリイミド等
の有機系塗布膜がよく用いられる。
ＶＤ法、又はプラズマ法により形成されたシリコン酸化
膜がよく用いられる。配線上を含む層間絶縁膜として
は、プラズマＣＶＤ法で形成されたシリコン酸化膜等の
無機系絶縁膜、又は有機系又は無機系の塗布膜、又はこ
れらを複合積層させた構造のものがよく用いられる。さ
らに、最上層のカバー用絶縁膜としては、ポリイミド等
の有機系塗布膜がよく用いられる。
【０００５】尚、配線の主要材料の部分は、表面付近も
内部も同一金属でできている。
内部も同一金属でできている。
【０００６】
【発明が解決しようとする課題】この従来の配線構造を
有する半導体装置は、配線の表面付近も内部も同一金属
で構成されているため、高周波数で動作させるとき、配
線を流れる高周波電流が、表皮効果により配線の表面付
近に集中して流れるために、配線内部の電流は小さくな
り、見掛け上の断面積が減少し、配線抵抗が大きくな
り、高速動作に適さない、という問題があった。
有する半導体装置は、配線の表面付近も内部も同一金属
で構成されているため、高周波数で動作させるとき、配
線を流れる高周波電流が、表皮効果により配線の表面付
近に集中して流れるために、配線内部の電流は小さくな
り、見掛け上の断面積が減少し、配線抵抗が大きくな
り、高速動作に適さない、という問題があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
断面形状において、絶縁膜の周囲を、主要配線材料であ
る金属導体が完全に取り囲んで構成された配線系を有し
ている。
断面形状において、絶縁膜の周囲を、主要配線材料であ
る金属導体が完全に取り囲んで構成された配線系を有し
ている。
【０００８】ここでコンタクト開口部の側面、及び底面
に、バリアメタル層及び主要配線材料である金属導体を
有し、スルーホール開口部の側面、及び底面に、金属導
体より成る主要配線材料と層間絶縁膜の間の接着層、及
び主要配線材料を有し、前記コンタクト開口部、及び前
記スルーホール開口部、及び前記スルーホール開口部上
を覆う配線内部に、絶縁体が埋設されている構造を有す
る配線系とすることができる。
に、バリアメタル層及び主要配線材料である金属導体を
有し、スルーホール開口部の側面、及び底面に、金属導
体より成る主要配線材料と層間絶縁膜の間の接着層、及
び主要配線材料を有し、前記コンタクト開口部、及び前
記スルーホール開口部、及び前記スルーホール開口部上
を覆う配線内部に、絶縁体が埋設されている構造を有す
る配線系とすることができる。
【０００９】あるいは、コンタクト開口部の側面及び底
面にバリアメタル層を有し、該コンタクト開口部の内部
に、主要配線材料である金属導体が完全に埋め込まれて
いる構造を有し、スルーホール開口部に主要配線材料で
ある前記金属導体が埋め込まれている構造を有する配線
系とすることができる。
面にバリアメタル層を有し、該コンタクト開口部の内部
に、主要配線材料である金属導体が完全に埋め込まれて
いる構造を有し、スルーホール開口部に主要配線材料で
ある前記金属導体が埋め込まれている構造を有する配線
系とすることができる。
【００１０】あるいは、コンタクト開口部にタングステ
ンが埋め込まれている構造を有し、スルーホール開口部
に主要配線材料である金属導体が埋め込まれている構造
を有する配線系とすることができる。
ンが埋め込まれている構造を有し、スルーホール開口部
に主要配線材料である金属導体が埋め込まれている構造
を有する配線系とすることができる。
【００１１】あるいは、コンタクト開口部にタングステ
ンが埋め込まれている構造を有し、スルーホール開口部
にタングステンが埋め込まれている構造を有する配線系
とすることができる。
ンが埋め込まれている構造を有し、スルーホール開口部
にタングステンが埋め込まれている構造を有する配線系
とすることができる。
【００１２】あるいは、絶縁膜の周囲を取り囲む主要配
線材料である金属導体の厚さが、表皮深さをδとして、
（３／２）×δ以上（５／２）×δ以下である配線系と
することができる。
線材料である金属導体の厚さが、表皮深さをδとして、
（３／２）×δ以上（５／２）×δ以下である配線系と
することができる。
【００１３】ここで、表皮深さδは、角周波数をω、前
記金属導体の導電率をσ、配線の周囲の絶縁体の透磁率
をμとして、
記金属導体の導電率をσ、配線の周囲の絶縁体の透磁率
をμとして、
【００１４】δ＝（２／ωσμ） 1/2 で定義される。
【００１５】
【００１６】上記半導体装置は、半導体基板上に無機系
の第１の絶縁膜を形成する工程と、該第１の絶縁膜に選
択的にコンタクト開口部を設ける工程と、チタン・タン
グステン、白金、第１の金、第２の絶縁膜を順次形成す
る工程と、前記第２の絶縁膜の、将来配線が形成される
領域に選択的に溝を形成する工程と、前記溝の側壁に第
３の絶縁膜より成るサイド・ウォールを形成する工程
と、第４の絶縁膜を回転塗布法で形成する工程と、前記
第４の絶縁膜をエッチングして前記溝の底部に残す工程
と、湿式チタン・タングステンにより、前記第３の絶縁
膜より成るサイド・ウォールを除去する工程と、前記チ
タン・タングステン、前記白金、前記第１の金を給電層
としたメッキ法により、前記第４の絶縁膜を取り囲むよ
うに第２の金を形成する工程と、前記第２の絶縁膜をエ
ッチングして除去する工程と、配線形成部以外の前記第
１の金、前記白金、前記チタン・タングステンを除去す
る工程とを有して製造することができる。
の第１の絶縁膜を形成する工程と、該第１の絶縁膜に選
択的にコンタクト開口部を設ける工程と、チタン・タン
グステン、白金、第１の金、第２の絶縁膜を順次形成す
る工程と、前記第２の絶縁膜の、将来配線が形成される
領域に選択的に溝を形成する工程と、前記溝の側壁に第
３の絶縁膜より成るサイド・ウォールを形成する工程
と、第４の絶縁膜を回転塗布法で形成する工程と、前記
第４の絶縁膜をエッチングして前記溝の底部に残す工程
と、湿式チタン・タングステンにより、前記第３の絶縁
膜より成るサイド・ウォールを除去する工程と、前記チ
タン・タングステン、前記白金、前記第１の金を給電層
としたメッキ法により、前記第４の絶縁膜を取り囲むよ
うに第２の金を形成する工程と、前記第２の絶縁膜をエ
ッチングして除去する工程と、配線形成部以外の前記第
１の金、前記白金、前記チタン・タングステンを除去す
る工程とを有して製造することができる。
【００１７】あるいは上記半導体装置は、半導体基板上
に無機系の第１の絶縁膜を形成する工程と、前記第１の
絶縁膜に選択的にコンタクト開口部を設ける工程と、チ
タン・タングステン、白金、第１の金を順次形成する工
程と、フォト・レジストを塗布し、前記コンタクト開口
部の前記フォト・レジストをフォト・リソグラフィー工
程で除去する工程と、前記チタン・タングステン、前記
白金、及び前記第１の金を給電層として、前記コンタク
ト開口部の上端まで第２の金をメッキ法により形成する
工程と、前記フォト・レジストを除去する工程と、第３
の絶縁膜を形成し、将来配線が形成される領域に選択的
に溝を形成する工程と、前記溝の側壁に第４の絶縁膜よ
り成るサイド・ウォールを形成する工程と、第５の絶縁
膜を回転塗布法で形成する工程と、前記第５の絶縁膜を
エッチングして前記溝の底部に残す工程と、湿式エッチ
ングにより、前記第４の絶縁膜より成るサイド・ウォー
ルを除去する工程と、前記チタン・タングステン、前記
白金、前記第１の金を給電層としたメッキ法により、前
記第５の絶縁膜を取り囲むように第３の金を形成する工
程と、フォト・レジストを塗布し、プラグが設けられる
部分の前記フォト・レジストを露光、現像により除去
し、メッキ法により金プラグを形成した後、前記フォト
・レジストを除去する工程と、前記第３の絶縁膜をエッ
チングにより除去する工程と、配線形成部以外の前記第
１の金、前記白金、及び前記チタン・タングステンを除
去する工程と、第６の絶縁膜を、回転塗布膜で形成し、
全面エッチングにより前記金プラグの上部を露出させる
工程とを有して製造することができる。
に無機系の第１の絶縁膜を形成する工程と、前記第１の
絶縁膜に選択的にコンタクト開口部を設ける工程と、チ
タン・タングステン、白金、第１の金を順次形成する工
程と、フォト・レジストを塗布し、前記コンタクト開口
部の前記フォト・レジストをフォト・リソグラフィー工
程で除去する工程と、前記チタン・タングステン、前記
白金、及び前記第１の金を給電層として、前記コンタク
ト開口部の上端まで第２の金をメッキ法により形成する
工程と、前記フォト・レジストを除去する工程と、第３
の絶縁膜を形成し、将来配線が形成される領域に選択的
に溝を形成する工程と、前記溝の側壁に第４の絶縁膜よ
り成るサイド・ウォールを形成する工程と、第５の絶縁
膜を回転塗布法で形成する工程と、前記第５の絶縁膜を
エッチングして前記溝の底部に残す工程と、湿式エッチ
ングにより、前記第４の絶縁膜より成るサイド・ウォー
ルを除去する工程と、前記チタン・タングステン、前記
白金、前記第１の金を給電層としたメッキ法により、前
記第５の絶縁膜を取り囲むように第３の金を形成する工
程と、フォト・レジストを塗布し、プラグが設けられる
部分の前記フォト・レジストを露光、現像により除去
し、メッキ法により金プラグを形成した後、前記フォト
・レジストを除去する工程と、前記第３の絶縁膜をエッ
チングにより除去する工程と、配線形成部以外の前記第
１の金、前記白金、及び前記チタン・タングステンを除
去する工程と、第６の絶縁膜を、回転塗布膜で形成し、
全面エッチングにより前記金プラグの上部を露出させる
工程とを有して製造することができる。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の第１の実施例の半導体装置を示す
断面図である。
る。図１は、本発明の第１の実施例の半導体装置を示す
断面図である。
【００１９】拡散層を有する半導体基板１上に、選択的
にコンタクト開口部２を有する絶縁膜３ａを有し、コン
タクト開口部２を含む絶縁膜３ａ上に、金４を主要材料
とする第１層目の配線を有しており、金４の下面に、上
から順に白金５、チタン・タングステン６を有し、内部
には、絶縁膜３ｂが埋込まれている。この第１層目の配
線上には、選択的にスルーホール開口部７を有する絶縁
膜３ｃが全体を覆って存在し、スルーホール開口部７を
含む絶縁膜３ｃ上に、第２層目の配線が施されている。
この第２層目の配線は、主要材料である金４の下面に、
チタン・タングステン６を有し、内部に絶縁膜３ｂが埋
込まれた構造となっている。第２層目の配線上には、カ
バー用の絶縁膜３ｄが全体を覆って存在する。この実施
例では、配線層数は２層のみであるが、３層以上にした
場合、３層目、又は３層目より上層の配線の構造は、２
層目のものと同じになる。第１層目の配線下の白金５の
役割は、後工程の熱処理で、配線材料である金が半導体
基板１中に拡散して接合破壊等の不良が発生するのを防
ぐ、バリアメタルとして働くことであり、チタン・タン
グステン６の役割は、絶縁膜３ａ，３ｃと金４の間の密
着性を保つことである。コンタクト開口部２、及びスル
ーホール開口部７の内部は、白金５、チタン・タングス
テン６、金４が側壁及び下部に存在し、中央部から上層
配線の中央部にかけて、絶縁膜３ｂが存在している。
にコンタクト開口部２を有する絶縁膜３ａを有し、コン
タクト開口部２を含む絶縁膜３ａ上に、金４を主要材料
とする第１層目の配線を有しており、金４の下面に、上
から順に白金５、チタン・タングステン６を有し、内部
には、絶縁膜３ｂが埋込まれている。この第１層目の配
線上には、選択的にスルーホール開口部７を有する絶縁
膜３ｃが全体を覆って存在し、スルーホール開口部７を
含む絶縁膜３ｃ上に、第２層目の配線が施されている。
この第２層目の配線は、主要材料である金４の下面に、
チタン・タングステン６を有し、内部に絶縁膜３ｂが埋
込まれた構造となっている。第２層目の配線上には、カ
バー用の絶縁膜３ｄが全体を覆って存在する。この実施
例では、配線層数は２層のみであるが、３層以上にした
場合、３層目、又は３層目より上層の配線の構造は、２
層目のものと同じになる。第１層目の配線下の白金５の
役割は、後工程の熱処理で、配線材料である金が半導体
基板１中に拡散して接合破壊等の不良が発生するのを防
ぐ、バリアメタルとして働くことであり、チタン・タン
グステン６の役割は、絶縁膜３ａ，３ｃと金４の間の密
着性を保つことである。コンタクト開口部２、及びスル
ーホール開口部７の内部は、白金５、チタン・タングス
テン６、金４が側壁及び下部に存在し、中央部から上層
配線の中央部にかけて、絶縁膜３ｂが存在している。
【００２０】この第１の実施例では、半導体装置を高周
波数で動作させるとき、絶縁膜３ｂを取り囲んでいる配
線を電流が流れるため、表皮効果による配線表面付近の
電流集中を緩和することができ、導体部に均一に電流を
流すことができる。従って、従来例のような、配線内部
に絶縁膜がない場合と比較して、見かけの配線抵抗を減
少させることができ、半導体装置の動作の高速化に対応
できる。また、チタン・タングステン６が、金配線の底
面に存在することにより、金と絶縁膜の間の密着性が保
てる。
波数で動作させるとき、絶縁膜３ｂを取り囲んでいる配
線を電流が流れるため、表皮効果による配線表面付近の
電流集中を緩和することができ、導体部に均一に電流を
流すことができる。従って、従来例のような、配線内部
に絶縁膜がない場合と比較して、見かけの配線抵抗を減
少させることができ、半導体装置の動作の高速化に対応
できる。また、チタン・タングステン６が、金配線の底
面に存在することにより、金と絶縁膜の間の密着性が保
てる。
【００２１】次に、本発明の製造方法の実施例を、図２
〜図５を参照して説明する。
〜図５を参照して説明する。
【００２２】まず、図２に示すように、拡散層を有する
半導体基板１上に、無機系の絶縁膜３ａを形成し、フォ
ト・リソグラフィー工程とドライエッチングにより、コ
ンタクト開口部２を設け、チタン・タングステン６、白
金５、金４をスパッタ法により形成し、全体を覆う絶縁
膜３ｅを形成し、将来配線が形成される領域にフォト・
リソグラフィー工程と反応性イオンエッチングにより、
溝８を形成する。
半導体基板１上に、無機系の絶縁膜３ａを形成し、フォ
ト・リソグラフィー工程とドライエッチングにより、コ
ンタクト開口部２を設け、チタン・タングステン６、白
金５、金４をスパッタ法により形成し、全体を覆う絶縁
膜３ｅを形成し、将来配線が形成される領域にフォト・
リソグラフィー工程と反応性イオンエッチングにより、
溝８を形成する。
【００２３】次に、図３のように、シリコン酸化膜９を
プラズマＣＶＤ法により形成し、異方性の反応性イオン
エッチングにより溝８の側壁にシリコン酸化膜９を残
し、有機系又は無機系の絶縁膜３ｂを、スピン・コーテ
ィング及び熱処理により形成し、全体をウェット・エッ
チング又はドライエッチングにより、絶縁膜３ｂが溝８
の途中まで残るようにエッチングする。尚、溝８の中に
残す絶縁膜３ｂと、将来配線が形成されない領域に存在
する絶縁膜３ｅは、同じ材料でもよく、例えば、ポリイ
ミド系塗布膜が用いられる。絶縁膜３ｂのエッチングに
は、例えば、酸素プラズマエッチングが用いられ、エッ
チング後の絶縁膜３ｂの上端は、絶縁膜３ｅの上端より
も低くなる。
プラズマＣＶＤ法により形成し、異方性の反応性イオン
エッチングにより溝８の側壁にシリコン酸化膜９を残
し、有機系又は無機系の絶縁膜３ｂを、スピン・コーテ
ィング及び熱処理により形成し、全体をウェット・エッ
チング又はドライエッチングにより、絶縁膜３ｂが溝８
の途中まで残るようにエッチングする。尚、溝８の中に
残す絶縁膜３ｂと、将来配線が形成されない領域に存在
する絶縁膜３ｅは、同じ材料でもよく、例えば、ポリイ
ミド系塗布膜が用いられる。絶縁膜３ｂのエッチングに
は、例えば、酸素プラズマエッチングが用いられ、エッ
チング後の絶縁膜３ｂの上端は、絶縁膜３ｅの上端より
も低くなる。
【００２４】次に、図４に示すように、シリコン酸化膜
９を、フッ酸緩衝液によってウェット・エッチングによ
り除去し、メッキ法により、金４を形成し、絶縁膜３ｂ
の上端が金４で完全に覆われるようにする。
９を、フッ酸緩衝液によってウェット・エッチングによ
り除去し、メッキ法により、金４を形成し、絶縁膜３ｂ
の上端が金４で完全に覆われるようにする。
【００２５】次に、図５に示すように、配線領域以外の
絶縁膜３ｃをエッチングして除去し、イオン・ミリング
により、配線以外の金４、白金５、チタン・タングステ
ン６を除去する。このとき、、配線上部の金が多少除去
されるが、配線内部の絶縁膜３ｂが露出しないように、
メッキした金の膜厚を厚くしておく必要がある。以上
が、第１層目の配線形成までのプロセス・フローである
が、さらに第２層目以降を形成するには、層間の絶縁膜
３ｃを形成した後、図２〜図５の工程を、白金５のスパ
ッタ及びイオンミリングを削除して繰り返すことによ
り、所望の配線層数とすればよい。
絶縁膜３ｃをエッチングして除去し、イオン・ミリング
により、配線以外の金４、白金５、チタン・タングステ
ン６を除去する。このとき、、配線上部の金が多少除去
されるが、配線内部の絶縁膜３ｂが露出しないように、
メッキした金の膜厚を厚くしておく必要がある。以上
が、第１層目の配線形成までのプロセス・フローである
が、さらに第２層目以降を形成するには、層間の絶縁膜
３ｃを形成した後、図２〜図５の工程を、白金５のスパ
ッタ及びイオンミリングを削除して繰り返すことによ
り、所望の配線層数とすればよい。
【００２６】この製造方法の長所は、従来の図１３に示
したような配線系形式の製造方法と比較して構造の複雑
なものを同一回数のフォト・リソグラフィー工程で形成
することが可能である点である。
したような配線系形式の製造方法と比較して構造の複雑
なものを同一回数のフォト・リソグラフィー工程で形成
することが可能である点である。
【００２７】この製造方法により図１の半導体装置が構
成でき、かつその構造のコンタクト開口部及びスルーホ
ール開口部は請求項２に特定したものとなる。
成でき、かつその構造のコンタクト開口部及びスルーホ
ール開口部は請求項２に特定したものとなる。
【００２８】次に、本発明の第２の実施例の半導体装置
として図６を参照して説明する。
として図６を参照して説明する。
【００２９】この実施例は、図１の半導体装置と比較し
て、コンタクト開口部２の側面及び底面に、バリアメタ
ル層としてのチタン・タングステン６、白金５を有し、
また、その内部に、主要配線材料である金４ａが完全に
埋め込まれている点と、スルーホール開口部７に主要配
線材料である金４ｂが完全に埋め込まれている点だけが
異なっている。この実施例では、コンタクト開口部やス
ルーホール開口部が配線材料と同一の金属導体で埋め込
まれているため、コンタクト抵抗やスルーホール抵抗が
低減でき、半導体装置の動作の高速化が図れる、という
利点がある。
て、コンタクト開口部２の側面及び底面に、バリアメタ
ル層としてのチタン・タングステン６、白金５を有し、
また、その内部に、主要配線材料である金４ａが完全に
埋め込まれている点と、スルーホール開口部７に主要配
線材料である金４ｂが完全に埋め込まれている点だけが
異なっている。この実施例では、コンタクト開口部やス
ルーホール開口部が配線材料と同一の金属導体で埋め込
まれているため、コンタクト抵抗やスルーホール抵抗が
低減でき、半導体装置の動作の高速化が図れる、という
利点がある。
【００３０】次に、本発明の半導体装置の製造方法の別
の実施例について、図７〜図１０を参照して説明する。
の実施例について、図７〜図１０を参照して説明する。
【００３１】まず、図７に示すように、拡散層を有する
半導体基板１上に、無機系の絶縁膜３ａを形成し、フォ
ト・リソグラフィー工程とドライエッチングにより、コ
ンタクト開口部２を設け、チタン・タングステン６、白
金５、金４をスパッタ法により形成し、フォト・レジス
ト１０ａを塗布し、コンタクト開口部２上のフォト・レ
ジストを露光、現像工程を通じて除去し、メッキ法によ
り、金４ａを、コンタクト開口部２が完全に埋め込まれ
るように形成する。
半導体基板１上に、無機系の絶縁膜３ａを形成し、フォ
ト・リソグラフィー工程とドライエッチングにより、コ
ンタクト開口部２を設け、チタン・タングステン６、白
金５、金４をスパッタ法により形成し、フォト・レジス
ト１０ａを塗布し、コンタクト開口部２上のフォト・レ
ジストを露光、現像工程を通じて除去し、メッキ法によ
り、金４ａを、コンタクト開口部２が完全に埋め込まれ
るように形成する。
【００３２】次に、図８に示すように、フォト・レジス
ト１０ａを除去し、絶縁膜３ｅを形成し、将来、配線が
形成される領域に選択的に溝８を形成し、シリコン酸化
膜９を全面に形成し、異方性のドライ・エッチングによ
り、溝８の側壁にシリコン酸化膜９を残し、絶縁膜３ｂ
を回転塗布法で形成し、エッチングして、溝８の底部に
絶縁膜３ｂを残す。
ト１０ａを除去し、絶縁膜３ｅを形成し、将来、配線が
形成される領域に選択的に溝８を形成し、シリコン酸化
膜９を全面に形成し、異方性のドライ・エッチングによ
り、溝８の側壁にシリコン酸化膜９を残し、絶縁膜３ｂ
を回転塗布法で形成し、エッチングして、溝８の底部に
絶縁膜３ｂを残す。
【００３３】次に、図９に示すように、フッ酸緩衝液に
より溝８の側壁のシリコン酸化膜９をウェット・エッチ
ィングにより除去し、チタン・タングステン６、白金
５、金４を給電層としてメッキ法により絶縁膜３ｂを取
り囲むように金４を形成し、その後、フォト・レジスト
１０ｂを塗布し、将来スルーホールが設けられる部分の
フォト・レジスト１０ｂを露光、現像処理によって除去
し、メッキ法により、将来スルーホールが設けられる部
分に金４ｂを、将来、このスルーホールが貫通する層間
絶縁膜の厚さ分程度形成する。
より溝８の側壁のシリコン酸化膜９をウェット・エッチ
ィングにより除去し、チタン・タングステン６、白金
５、金４を給電層としてメッキ法により絶縁膜３ｂを取
り囲むように金４を形成し、その後、フォト・レジスト
１０ｂを塗布し、将来スルーホールが設けられる部分の
フォト・レジスト１０ｂを露光、現像処理によって除去
し、メッキ法により、将来スルーホールが設けられる部
分に金４ｂを、将来、このスルーホールが貫通する層間
絶縁膜の厚さ分程度形成する。
【００３４】次に、図１０に示すように、フォト・レジ
スト１０ｂを除去し、絶縁膜３ｅをエッチングにより除
去し、配線部以外の金４、白金５、及びチタン・タング
ステン６をイオン・ミリング等で除去し、絶縁膜３ｆを
回転塗布法等で形成し、全面エッチングにより、将来ス
ルーホールが設けられる部分の金４ｂの上部を露出させ
る。
スト１０ｂを除去し、絶縁膜３ｅをエッチングにより除
去し、配線部以外の金４、白金５、及びチタン・タング
ステン６をイオン・ミリング等で除去し、絶縁膜３ｆを
回転塗布法等で形成し、全面エッチングにより、将来ス
ルーホールが設けられる部分の金４ｂの上部を露出させ
る。
【００３５】その後、メッキの給電層を形成し、図７〜
図１０の工程を繰り返すことにより、所望の配線層数だ
け形成する。最後に、カバー用の絶縁膜３ｄを形成す
る。図６は、配線層数が２層の場合の完成図である。図
７〜図１０の製造方法では、コンタクト開口部を選択す
るフォト・リソグラフィー工程を２回行うため、図２〜
図５に示したものより、フォト・リソグラフィー工程が
１回増えるが、コンタクト開口部やスルーホール開口部
の深さ対径の比（アスペクト比）が大きい場合にも、メ
ッキ法により金が完全にコンタクト開口部やスルーホー
ル開口部に埋め込まれるため、コンタクト抵抗やスルー
ホール抵抗が低い半導体装置が提供できる。
図１０の工程を繰り返すことにより、所望の配線層数だ
け形成する。最後に、カバー用の絶縁膜３ｄを形成す
る。図６は、配線層数が２層の場合の完成図である。図
７〜図１０の製造方法では、コンタクト開口部を選択す
るフォト・リソグラフィー工程を２回行うため、図２〜
図５に示したものより、フォト・リソグラフィー工程が
１回増えるが、コンタクト開口部やスルーホール開口部
の深さ対径の比（アスペクト比）が大きい場合にも、メ
ッキ法により金が完全にコンタクト開口部やスルーホー
ル開口部に埋め込まれるため、コンタクト抵抗やスルー
ホール抵抗が低い半導体装置が提供できる。
【００３６】次に、本発明の第３の実施例の半導体装置
について図１１を参照して説明する。この実施例は、図
６の第２の実施例と比較して、コンタクト開口部２が、
タングステンのみで完全に埋め込まれており、その上に
チタン・タングステン６、白金５、金４が形成されてい
る点のみが異なる。この図１１の第３の実施例では、コ
ンタクト開口部のアスペクト比が大きくても、タングス
テンの気相成長でコンタクト開口部が埋め込まれ、平坦
化された上に、バリアメタルである白金５、接着層のチ
タン・タングステン６がスパッタ等により形成されてい
るため、段差被覆性に影響されず充分な膜厚のバリアメ
タルが形成されることになり、金の拡散層への拡散が完
全になくなる、という利点を有する。
について図１１を参照して説明する。この実施例は、図
６の第２の実施例と比較して、コンタクト開口部２が、
タングステンのみで完全に埋め込まれており、その上に
チタン・タングステン６、白金５、金４が形成されてい
る点のみが異なる。この図１１の第３の実施例では、コ
ンタクト開口部のアスペクト比が大きくても、タングス
テンの気相成長でコンタクト開口部が埋め込まれ、平坦
化された上に、バリアメタルである白金５、接着層のチ
タン・タングステン６がスパッタ等により形成されてい
るため、段差被覆性に影響されず充分な膜厚のバリアメ
タルが形成されることになり、金の拡散層への拡散が完
全になくなる、という利点を有する。
【００３７】次に、本発明の第４の実施例の半導体装置
について、図１２を参照して説明する。
について、図１２を参照して説明する。
【００３８】この図１２の第４の実施例は、図１１に示
した第３の実施例と比較して、スルーホール開口部７
に、タングステン１０を埋め込んである点が異なってい
る。この図１２の実施例では、配線パターンの疎密に応
じて配線上の層間上の層間絶縁膜の膜厚が異なる、塗布
膜系を層間に用いた場合に、スルーホールの深さが違っ
ても、スルーホール開口部７上の上端まで均等にタング
ステンを埋め込むことが可能である、という利点があ
る。尚、図１１，図１２の半導体装置の製造方法につい
ては、構造を見れば先の実施例の製造方法から理解可能
であるから、説明を省略する。 また、コンタクト開口
部２の底部のチタン・タングステン６の下には、コンタ
クト抵抗を小さくするための、例えば白金シリサイド等
を有している。
した第３の実施例と比較して、スルーホール開口部７
に、タングステン１０を埋め込んである点が異なってい
る。この図１２の実施例では、配線パターンの疎密に応
じて配線上の層間上の層間絶縁膜の膜厚が異なる、塗布
膜系を層間に用いた場合に、スルーホールの深さが違っ
ても、スルーホール開口部７上の上端まで均等にタング
ステンを埋め込むことが可能である、という利点があ
る。尚、図１１，図１２の半導体装置の製造方法につい
ては、構造を見れば先の実施例の製造方法から理解可能
であるから、説明を省略する。 また、コンタクト開口
部２の底部のチタン・タングステン６の下には、コンタ
クト抵抗を小さくするための、例えば白金シリサイド等
を有している。
【００３９】また、絶縁膜３ｂを取り囲む金４の厚さ
は、表皮深さδを、電流Ｉが表面を流れる電流値Ｉｓの
１／ｅ倍（ｅは自然対数の底）まで減衰する深さと定義
し、（３／２）×δ以上でかつ（５／２）×δ以下とす
る。例えば、配線材料を金、配線の周りの絶縁体の比透
磁率を１、電流の周波数ｆを１００ＧＨｚとすると、
は、表皮深さδを、電流Ｉが表面を流れる電流値Ｉｓの
１／ｅ倍（ｅは自然対数の底）まで減衰する深さと定義
し、（３／２）×δ以上でかつ（５／２）×δ以下とす
る。例えば、配線材料を金、配線の周りの絶縁体の比透
磁率を１、電流の周波数ｆを１００ＧＨｚとすると、
【００４０】δ＝（２／ωσμ） 1/2 ＝０．２４（μ
ｍ）
ｍ）
【００４１】となり、金配線の厚さとしては、０．５μ
ｍ程度が望ましい。
ｍ程度が望ましい。
【００４２】ただし、ここで、ωは角周波数（２π・
ｆ）、σは導体の導電率、μは配線の周りの物質の透磁
率である。金配線の厚さを（３／２）×δ以上で（５／
２）×δ以下に設定しておけば、導体中央での電流値
を、表面を流れる電流値の７０％程度に保つことがで
き、導体全体にわたって電流密度が均一に近くなるの
で、見かけ上の配線抵抗の増加を防ぐことができる。金
配線の厚さを、この範囲より薄くすると、導体の断面積
自体が小さくなるので、抵抗が大きくなり、また、金配
線の厚さを（５／２）×δより厚くすると、導体中央部
に電流密度の小さくなる領域が生じて、見かけ上の配線
抵抗が増加して、いずれの場合も高速動作には適さな
い。
ｆ）、σは導体の導電率、μは配線の周りの物質の透磁
率である。金配線の厚さを（３／２）×δ以上で（５／
２）×δ以下に設定しておけば、導体中央での電流値
を、表面を流れる電流値の７０％程度に保つことがで
き、導体全体にわたって電流密度が均一に近くなるの
で、見かけ上の配線抵抗の増加を防ぐことができる。金
配線の厚さを、この範囲より薄くすると、導体の断面積
自体が小さくなるので、抵抗が大きくなり、また、金配
線の厚さを（５／２）×δより厚くすると、導体中央部
に電流密度の小さくなる領域が生じて、見かけ上の配線
抵抗が増加して、いずれの場合も高速動作には適さな
い。
【００４３】
【発明の効果】以上説明したように本発明は、絶縁膜の
周囲を、主要配線材料である金属導体が完全に取り囲ん
で構成された配線を含む配線系を有していることによ
り、配線を構成する導体の表面が、外側だけでなく、内
部に埋め込まれた絶縁膜との境界面にも存在するため、
高周波数で動作させたときでも、表皮効果の影響が抑え
られ、配線抵抗の見かけ上の増加を抑えることができ、
高速動作を維持することができる、という効果を有す
る。又、本発明の半導体装置の製造方法は、このような
効果を有する半導体装置を、フォト・リソグラフィー回
数を従来のままで、提供できる、という効果を有する。
周囲を、主要配線材料である金属導体が完全に取り囲ん
で構成された配線を含む配線系を有していることによ
り、配線を構成する導体の表面が、外側だけでなく、内
部に埋め込まれた絶縁膜との境界面にも存在するため、
高周波数で動作させたときでも、表皮効果の影響が抑え
られ、配線抵抗の見かけ上の増加を抑えることができ、
高速動作を維持することができる、という効果を有す
る。又、本発明の半導体装置の製造方法は、このような
効果を有する半導体装置を、フォト・リソグラフィー回
数を従来のままで、提供できる、という効果を有する。
【００４４】さらにコンタクト抵抗、スルーホール抵抗
が大きい、という問題点を解決するため、コンタクト開
口部、スルーホール開口部に主要配線材料である金属導
体に埋め込むことにより、コンタクト抵抗、スルーホー
ル抵抗が低減され高速動作に適する、という利点を有す
ることもできる。
が大きい、という問題点を解決するため、コンタクト開
口部、スルーホール開口部に主要配線材料である金属導
体に埋め込むことにより、コンタクト抵抗、スルーホー
ル抵抗が低減され高速動作に適する、という利点を有す
ることもできる。
【００４５】又、本発明の製造方法はコンタクト開口部
にタングステンを埋め込むことにより、アスペクト比の
大きなコンタクト開口部に対しても、バリアメタルの段
差被覆性の悪さに起因するバリア性を劣化を防ぐことが
できる、という利点を有することもできる。
にタングステンを埋め込むことにより、アスペクト比の
大きなコンタクト開口部に対しても、バリアメタルの段
差被覆性の悪さに起因するバリア性を劣化を防ぐことが
できる、という利点を有することもできる。
【００４６】さらに本発明は、スルーホール開口部にも
タングステンを埋め込むことにより、層間絶縁膜に塗布
膜系の材料を用いた場合に生ずる、スルーホール深さの
ばらつきに対しても、均等に、スルーホール上端までタ
ングステンを埋め込むことができ、上層の配線のスルー
ホール部での突起の発生を防ぐことができる、という利
点を有することもできる。
タングステンを埋め込むことにより、層間絶縁膜に塗布
膜系の材料を用いた場合に生ずる、スルーホール深さの
ばらつきに対しても、均等に、スルーホール上端までタ
ングステンを埋め込むことができ、上層の配線のスルー
ホール部での突起の発生を防ぐことができる、という利
点を有することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置を示す断面
図。
図。
【図２】本発明の半導体装置の製造方法の一実施例を工
程順に示す断面図。
程順に示す断面図。
【図３】本発明の半導体装置の製造方法の一実施例を工
程順に示す断面図。
程順に示す断面図。
【図４】本発明の半導体装置の製造方法の一実施例を工
程順に示す断面図。
程順に示す断面図。
【図５】本発明の半導体装置の製造方法の一実施例を工
程順に示す断面図。
程順に示す断面図。
【図６】本発明の第２の実施例の半導体装置を示す断面
図。
図。
【図７】本発明の半導体装置の製造方法の別の実施例を
工程順に示す断面図。
工程順に示す断面図。
【図８】本発明の半導体装置の製造方法の別の実施例を
工程順に示す断面図。
工程順に示す断面図。
【図９】本発明の半導体装置の製造方法の別の実施例を
工程順に示す断面図。
工程順に示す断面図。
【図１０】本発明の半導体装置の製造方法の別の実施例
を工程順に示す断面図。
を工程順に示す断面図。
【図１１】本発明の第３の実施例の半導体装置を示す断
面図。
面図。
【図１２】本発明の第４の実施例の半導体装置を示す断
面図。
面図。
【図１３】従来技術の半導体装置を示す断面図。
１ 半導体基板 ２ コンタクト開口部 ３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ 絶縁膜 ４，４ａ，４ｂ 金 ５ 白金 ６ チタン・タングステン ７ スルーホール開口部 ８ 溝 ９ シリコン酸化膜 １０ａ，１０ｂ フォト・レジスト
Claims (8)
- 【請求項１】 断面形状において、絶縁膜の周囲を、主
要配線材料である金属導体が完全に取り囲んで構成され
た配線を含む配線系を有することを特徴とする半導体装
置。 - 【請求項２】 コンタクト開口部の側面、及び底面に、
バリアメタル層及び主要配線材料である金属導体を有
し、スルーホール開口部の側面、及び底面に、金属導体
より成る主要配線材料と層間絶縁膜の間の接着層、及び
主要配線材料を有し、前記コンタクト開口部、及び前記
スルーホール開口部、及び前記スルーホール開口部上を
覆う配線内部に、絶縁体が埋設されている構造を有する
配線系を有することを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】 コンタクト開口部の側面及び底面にバリ
アメタル層を有し、該コンタクト開口部の内部に、主要
配線材料である金属導体が完全に埋め込まれている構造
を有し、スルーホール開口部に主要配線材料である前記
金属導体が埋め込まれている構造を有する配線系を有す
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 コンタクト開口部にタングステンが埋め
込まれている構造を有し、スルーホール開口部に主要配
線材料である金属導体が埋め込まれている構造を有する
配線系を有することを特徴とする請求項１に記載の半導
体装置。 - 【請求項５】 コンタクト開口部にタングステンが埋め
込まれている構造を有し、スルーホール開口部にタング
ステンが埋め込まれている構造を有する配線系を有する
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項６】 絶縁膜の周囲を取り囲む主要配線材料で
ある金属導体の厚さが、表皮深さをδとして、（３／
２）×δ以上（５／２）×δ以下であることを特徴とす
る配線を有する請求項１に記載の半導体装置。ここで、
表皮深さδは、角周波数をω、前記金属導体の導電率を
σ、配線の周囲の絶縁体の透磁率をμとして、δ＝（２
／ωσμ） 1/2 で定義される。 - 【請求項７】 半導体基板上に無機系の第１の絶縁膜を
形成する工程と、該第１の絶縁膜に選択的にコンタクト
開口部を設ける工程と、チタン・タングステン、白金、
第１の金、第２の絶縁膜を順次形成する工程と、前記第
２の絶縁膜の、将来配線が形成される領域に選択的に溝
を形成する工程と、前記溝の側壁に第３の絶縁膜より成
るサイド・ウォールを形成する工程と、第４の絶縁膜を
回転塗布法で形成する工程と、前記第４の絶縁膜をエッ
チングして前記溝の底部に残す工程と、湿式エッチング
により、前記第３の絶縁膜より成るサイド・ウォールを
除去する工程と、前記チタン・タングステン、前記白
金、前記第１の金を給電層としたメッキ法により、前記
第４の絶縁膜を取り囲むように第２の金を形成する工程
と、前記第２の絶縁膜をエッチングして除去する工程
と、配線形成部以外の前記第１の金、前記白金、前記チ
タン・タングステンを除去する工程とを有することを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項８】 半導体基板上に無機系の第１の絶縁膜を
形成する工程と、前記第１の絶縁膜に選択的にコンタク
ト開口部を設ける工程と、チタン・タングステン、白
金、第１の金を順次形成する工程と、フォト・レジスト
を塗布し、前記コンタクト開口部の前記フォト・レジス
トをフォト・リソグラフィー工程で除去する工程と、前
記チタン・タングステン、前記白金、及び前記第１の金
を給電層として、前記コンタクト開口部の上端まで第２
の金をメッキ法により形成する工程と、前記フォト・レ
ジストを除去する工程と、第３の絶縁膜を形成し、将来
配線が形成される領域に選択的に溝を形成する工程と、
前記溝の側壁に第４の絶縁膜より成るサイド・ウォール
を形成する工程と、第５の絶縁膜を回転塗布法で形成す
る工程と、前記第５の絶縁膜をエッチングして前記溝の
底部に残す工程と、湿式エッチングにより、前記第４の
絶縁膜より成るサイド・ウォールを除去する工程と、前
記チタン・タングステン、前記白金、前記第１の金を給
電層としたメッキ法により、前記第５の絶縁膜を取り囲
むように第３の金を形成する工程と、フォト・レジスト
を塗布し、プラグが設けられる部分の前記フォト・レジ
ストを露光、現像により除去し、メッキ法により金プラ
グを形成した後、前記フォト・レジストを除去する工程
と、前記第３の絶縁膜をエッチングにより除去する工程
と、配線形成部以外の前記第１の金、前記白金、及び前
記チタン・タングステンを除去する工程と、第６の絶縁
膜を、回転塗布膜で形成し、全面エッチングにより前記
金プラグの上部を露出させる工程とを有することを特徴
とする請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269810A JP2887985B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
| US08/260,608 US5502335A (en) | 1991-10-18 | 1994-06-15 | Semiconductor device with wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269810A JP2887985B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109708A JPH05109708A (ja) | 1993-04-30 |
| JP2887985B2 true JP2887985B2 (ja) | 1999-05-10 |
Family
ID=17477492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269810A Expired - Fee Related JP2887985B2 (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5502335A (ja) |
| JP (1) | JP2887985B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924450B2 (ja) | 1992-05-22 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563089A (en) * | 1994-07-20 | 1996-10-08 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| JP2679680B2 (ja) * | 1995-04-24 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3561084B2 (ja) * | 1995-07-24 | 2004-09-02 | シャープ株式会社 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
| JP2964981B2 (ja) | 1997-03-14 | 1999-10-18 | 日本電気株式会社 | 半導体装置 |
| US6136686A (en) * | 1997-07-18 | 2000-10-24 | International Business Machines Corporation | Fabrication of interconnects with two different thicknesses |
| US7535093B1 (en) * | 2002-03-08 | 2009-05-19 | Raytheon Company | Method and apparatus for packaging circuit devices |
| CN101490839B (zh) * | 2006-07-10 | 2011-02-23 | Nxp股份有限公司 | 集成电路、发射机应答器、制造集成电路的方法和制造发射机应答器的方法 |
| CN102299177B (zh) * | 2010-06-22 | 2014-12-10 | 中国科学院微电子研究所 | 一种接触的制造方法以及具有该接触的半导体器件 |
| DE102013006624B3 (de) * | 2013-04-18 | 2014-05-28 | Forschungszentrum Jülich GmbH | Hochfrequenzleiter mit verbesserter Leitfähigkeit und Verfahren seiner Herstellung |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148436A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0673375B2 (ja) * | 1984-03-19 | 1994-09-14 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS61216448A (ja) * | 1985-03-22 | 1986-09-26 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| KR900003618B1 (ko) * | 1986-05-30 | 1990-05-26 | 후지쓰가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| JPS6384053A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | 同軸配線構造体 |
| JPS63278352A (ja) * | 1987-05-11 | 1988-11-16 | Nec Corp | 半導体集積回路装置 |
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01270347A (ja) * | 1988-04-22 | 1989-10-27 | Sony Corp | 半導体装置 |
| US5254872A (en) * | 1989-03-14 | 1993-10-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JPH03201482A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH04105363A (ja) * | 1990-08-24 | 1992-04-07 | Hitachi Ltd | 半導体集積回路装置 |
-
1991
- 1991-10-18 JP JP3269810A patent/JP2887985B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-15 US US08/260,608 patent/US5502335A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924450B2 (ja) | 1992-05-22 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5502335A (en) | 1996-03-26 |
| JPH05109708A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI260684B (en) | Method of manufacturing semiconductor device | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JP2887985B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JP2924450B2 (ja) | 半導体装置 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| JP2561012B2 (ja) | 半導体装置 | |
| JPH022125A (ja) | 半導体装置のスルーホール形成方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH09289250A (ja) | 半導体装置の製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH0590262A (ja) | 半導体装置およびその製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| JP2001148421A (ja) | 半導体装置及びその製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JP2004072018A (ja) | 半導体装置及びその製造方法 | |
| JP2004079805A (ja) | 配線、配線の形成方法、半導体装置及びその製造方法 | |
| JPH01273334A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| LAPS | Cancellation because of no payment of annual fees |