JPS62124772A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62124772A JPS62124772A JP26379185A JP26379185A JPS62124772A JP S62124772 A JPS62124772 A JP S62124772A JP 26379185 A JP26379185 A JP 26379185A JP 26379185 A JP26379185 A JP 26379185A JP S62124772 A JPS62124772 A JP S62124772A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polycrystalline silicon
- gate electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＭＯＳ型電界効果トランジスタ（以下ＭＯＳ
）ランリスタと略す）ン有する半導体装置に係り、特に
高信頼、高性能化に好適なＭＯＳトランジスタのゲート
電極配線の構造に関する。
）ランリスタと略す）ン有する半導体装置に係り、特に
高信頼、高性能化に好適なＭＯＳトランジスタのゲート
電極配線の構造に関する。
ＭＯＳトランジスタのゲート電極としてはアルミニウム
が古＜１３）ら使用されていたが、アルミニウムン用い
ると、製造工程中に高温プロセスχ入れることができな
いなどの理由により、その後、多結晶シリコンが用いら
れるようになってきに０ところで、このような多結晶シ
リコンχゲート電極と丁６Ｍ０８）ランリスタは、従来
β・らメモリ等の半導体集積回路の重要な構成要素とな
ってぃｂｏしかしながら多結晶シリコンの比抵抗は、例
えばドナー型不純物であるリンｌ多量にドープしても、
高々ｌＸｌ０’−３Ω・ｃｍが限度であり、集積回路の
大容量化もしくは高速化ン考えた場合、更に小さな比抵
抗値に有するゲート電極材料が必要とされていり。
が古＜１３）ら使用されていたが、アルミニウムン用い
ると、製造工程中に高温プロセスχ入れることができな
いなどの理由により、その後、多結晶シリコンが用いら
れるようになってきに０ところで、このような多結晶シ
リコンχゲート電極と丁６Ｍ０８）ランリスタは、従来
β・らメモリ等の半導体集積回路の重要な構成要素とな
ってぃｂｏしかしながら多結晶シリコンの比抵抗は、例
えばドナー型不純物であるリンｌ多量にドープしても、
高々ｌＸｌ０’−３Ω・ｃｍが限度であり、集積回路の
大容量化もしくは高速化ン考えた場合、更に小さな比抵
抗値に有するゲート電極材料が必要とされていり。
そこで、この様な事情から、多結晶シリコンに比べ１／
１００程度の比抵抗値χ有ｆ４モリブデン（ＭＯ）’Ｐ
タングステン（Ｗ）などの高融点金属膜欠ゲート電極と
てる試みがなされている。
１００程度の比抵抗値χ有ｆ４モリブデン（ＭＯ）’Ｐ
タングステン（Ｗ）などの高融点金属膜欠ゲート電極と
てる試みがなされている。
し力）し、この様な高融点金属を直接ゲート電極として
用いた場合には、多結晶シリコンゲートに比べＭＯＳ）
ランリスタの信頼性が低いことが観測されており、この
信頼性低下ン回避″′ｒるため。
用いた場合には、多結晶シリコンゲートに比べＭＯＳ）
ランリスタの信頼性が低いことが観測されており、この
信頼性低下ン回避″′ｒるため。
第３図に示した様に、単結晶シリコン基板１に形成され
１こゲート酸化膜２と接する様に多結晶シリコン膜３Ｙ
形成し、その上層に高融点のシリサイド膜４を形成し１
こ２層構造のゲート電極が提案されている。この（１な
構造とすればゲート酸化膜２との間には多結晶シリコン
膜が存在丁すから、ＭＯＳ）ランリスタの信頼性は多結
晶シリコンゲートと同等になり、抵抗は高融点金属のシ
リサイドで低減される。しｆｌ）Ｌ、これらシリサイド
の比抵抗値はＭｏ又はＷの如き高融点金属と比べ１０倍
程度大きく、この点に関してはいまだ満足できるもので
はない。
１こゲート酸化膜２と接する様に多結晶シリコン膜３Ｙ
形成し、その上層に高融点のシリサイド膜４を形成し１
こ２層構造のゲート電極が提案されている。この（１な
構造とすればゲート酸化膜２との間には多結晶シリコン
膜が存在丁すから、ＭＯＳ）ランリスタの信頼性は多結
晶シリコンゲートと同等になり、抵抗は高融点金属のシ
リサイドで低減される。しｆｌ）Ｌ、これらシリサイド
の比抵抗値はＭｏ又はＷの如き高融点金属と比べ１０倍
程度大きく、この点に関してはいまだ満足できるもので
はない。
これに対し、第４図に示す様に、単結晶シリコン基板１
に形成されたゲート酸化膜２と接する様に高融点金属の
シリサイド膜５χ形成し、その上層に高融点金属膜６欠
形成ｆｉｂという、シリサイド／金属による２層構造と
てる方法が、例えば特開昭５９−８４４７２号公報など
によって提案されており、これによれば抵抗値は高融点
金属で決まる低い抵抗値χ実現できるが、ＭＯＳ）ラン
ジスタσノ信頼性がやはり多結晶シリコンゲートに比べ
劣るので、これも半導体集積回路のゲート電極に好適な
構造であるとは言い難い。
に形成されたゲート酸化膜２と接する様に高融点金属の
シリサイド膜５χ形成し、その上層に高融点金属膜６欠
形成ｆｉｂという、シリサイド／金属による２層構造と
てる方法が、例えば特開昭５９−８４４７２号公報など
によって提案されており、これによれば抵抗値は高融点
金属で決まる低い抵抗値χ実現できるが、ＭＯＳ）ラン
ジスタσノ信頼性がやはり多結晶シリコンゲートに比べ
劣るので、これも半導体集積回路のゲート電極に好適な
構造であるとは言い難い。
本発明は、上記した背景のもとになされたもので、その
目的とてりところは、多結晶クリコンと同等の高い信頼
性χ備え、かつ、高融点金属と同等な低い抵抗値を有す
る新規なゲート電極及び配線構造をもった半導体装置を
提供丁すにあり０〔発明の概要〕 この目的を達成ｆ ／） １．−め、本発明は、半導体
基板の酸化膜上に設けられ心ゲート電極及び配線の少く
とも一方が、該酸化膜に接でる最下層が多結晶シリコン
膜、中間層がＭｏ、Ｗ、Ｔ ｉ （チタン）、Ｔａ（メ
ンタル）の中から選ばれた少くとも一種σ〕金属とシリ
フン及び窒素σ）合金膜、それに最上層が高融点金属膜
となってい／）３層構造に作られていりことχ特徴と丁
り。
目的とてりところは、多結晶クリコンと同等の高い信頼
性χ備え、かつ、高融点金属と同等な低い抵抗値を有す
る新規なゲート電極及び配線構造をもった半導体装置を
提供丁すにあり０〔発明の概要〕 この目的を達成ｆ ／） １．−め、本発明は、半導体
基板の酸化膜上に設けられ心ゲート電極及び配線の少く
とも一方が、該酸化膜に接でる最下層が多結晶シリコン
膜、中間層がＭｏ、Ｗ、Ｔ ｉ （チタン）、Ｔａ（メ
ンタル）の中から選ばれた少くとも一種σ〕金属とシリ
フン及び窒素σ）合金膜、それに最上層が高融点金属膜
となってい／）３層構造に作られていりことχ特徴と丁
り。
ここで、本発明が成立てろにいたった根拠について、高
融点金属にＭｏ及びＷン用いた場合欠測に挙げて説明−
ｒる。
融点金属にＭｏ及びＷン用いた場合欠測に挙げて説明−
ｒる。
本発明が掲げろ目的を達成させるために、まず当業者が
思い到り構成としては、ゲート酸化膜に接ｆる部分を多
結晶シリコン膜で上層にＭｏ、Ｗの如き高融点金属膜馨
設ける２層構造が考えられる。
思い到り構成としては、ゲート酸化膜に接ｆる部分を多
結晶シリコン膜で上層にＭｏ、Ｗの如き高融点金属膜馨
設ける２層構造が考えられる。
しかしながら、この様な構造では約５００”Ｃ：以上の
熱処理工程で該多結晶シリコンと高融点金属が反応して
該高融点金属のシリサイドが形成されてしまう。そして
、この様にして形成されｒｙ Ｍ 。
熱処理工程で該多結晶シリコンと高融点金属が反応して
該高融点金属のシリサイドが形成されてしまう。そして
、この様にして形成されｒｙ Ｍ 。
又はＷのシリサイドは金属Ｍｏ又はＷの比抵抗値に比べ
て約１桁以上大きいため、結果的に本発明が掲げる目的
ｌ達成することはできない。
て約１桁以上大きいため、結果的に本発明が掲げる目的
ｌ達成することはできない。
そこで多結晶シリコン膜と金属Ｍｏ又はＷの間に両者の
反応ン抑える阻止材を設けることχ案出した。そして、
この様な反応阻止材χ種々検討した結果、Ｍ ｏ −Ｓ
ｉ合金又はＷ−８ｉ合金中に数十チオーダの窒素（Ｎ
）を添加したＭｏ −８ｉ −Ｎ合金又はｗ−８ｉ −
Ｎ合金トｆ ４ ？ニー トチ、１０００℃以上の高温
においても下層の多結晶シリコンと上層のＭＯ又はＷの
反応が完全に抑えら４．ることχ見い出した。
反応ン抑える阻止材を設けることχ案出した。そして、
この様な反応阻止材χ種々検討した結果、Ｍ ｏ −Ｓ
ｉ合金又はＷ−８ｉ合金中に数十チオーダの窒素（Ｎ
）を添加したＭｏ −８ｉ −Ｎ合金又はｗ−８ｉ −
Ｎ合金トｆ ４ ？ニー トチ、１０００℃以上の高温
においても下層の多結晶シリコンと上層のＭＯ又はＷの
反応が完全に抑えら４．ることχ見い出した。
これらのＭｏ−８ｉ−Ｎ合金又はＷ−８ｉ−Ｎ合金χ種
々の分析手法で評価した結果、前者は主に、Ｍｏ Ｓ
ｔ ２ 、 Ｍｏ２ Ｎ及びＳｉ３Ｎ４の混合物であり
、後者は主１ｃＷｓ ｉ ２．Ｗ２Ｎ及びＳｉ３Ｎ４の
混合物から成る多結晶であることがわβ）つた。
々の分析手法で評価した結果、前者は主に、Ｍｏ Ｓ
ｔ ２ 、 Ｍｏ２ Ｎ及びＳｉ３Ｎ４の混合物であり
、後者は主１ｃＷｓ ｉ ２．Ｗ２Ｎ及びＳｉ３Ｎ４の
混合物から成る多結晶であることがわβ）つた。
しかして、上記各物質が多結晶中にどのように分布して
いるかは不明であるが、該Ｍｏ−８ｉ−Ｎ合金又はＷ−
８ｉ−Ｎ合金の結晶粒゛が極めて小さい（非晶質に近い
）ことと、Ｓ ｉ、Ｎ４の存在でることが多結晶シリコ
ン中ρ・ら金属ＭＯ又はＷ中へのＳｉ原子の拡散χ阻止
ｆる役割ン果していｂものと推定さｔする。
いるかは不明であるが、該Ｍｏ−８ｉ−Ｎ合金又はＷ−
８ｉ−Ｎ合金の結晶粒゛が極めて小さい（非晶質に近い
）ことと、Ｓ ｉ、Ｎ４の存在でることが多結晶シリコ
ン中ρ・ら金属ＭＯ又はＷ中へのＳｉ原子の拡散χ阻止
ｆる役割ン果していｂものと推定さｔする。
なお、周知の如（、Ｓｉ３Ｎ４は絶縁物であるが、Ｍｏ
８ｉ２及びＭｏ２Ｎ、又はＷＳｉ２及びＷ２Ｎが電気伝
導の役割ン果てため、下層の多結晶シリコンと上層の金
属ＭＯ又はＷとの間での接続抵抗の増加は全く問題とな
らない。
８ｉ２及びＭｏ２Ｎ、又はＷＳｉ２及びＷ２Ｎが電気伝
導の役割ン果てため、下層の多結晶シリコンと上層の金
属ＭＯ又はＷとの間での接続抵抗の増加は全く問題とな
らない。
以上説明した様に、本発明では、下層の多結晶シリコン
膜と上層の金属Ｍｏ又はＷの間に両者の反応阻止材とし
てＭＯ−８ｉ−Ｎ合金又はＷ−８ｉ−Ｎ合金χ設けるこ
とで、半導体装置製造プロセス中で一般的に用いられる
１０００℃程度の熱処理χ施しても前記三層構造が保た
れ、従ってＭＯＳ）ランリスタの信頼性は下層の多結晶
シリコン膜で決まる高い値となり、抵抗は上層の金属Ｍ
ｏ又はＷで決まり低い値にてることができる。
膜と上層の金属Ｍｏ又はＷの間に両者の反応阻止材とし
てＭＯ−８ｉ−Ｎ合金又はＷ−８ｉ−Ｎ合金χ設けるこ
とで、半導体装置製造プロセス中で一般的に用いられる
１０００℃程度の熱処理χ施しても前記三層構造が保た
れ、従ってＭＯＳ）ランリスタの信頼性は下層の多結晶
シリコン膜で決まる高い値となり、抵抗は上層の金属Ｍ
ｏ又はＷで決まり低い値にてることができる。
以下本発明χ実施例に基づいて説明ｆ′／：）。
第１図は本発明ン適用しｒｓＭＯｓトランジスタの主要
断面図である。
断面図である。
図において、Ｐ型単結晶シリコン基板１０上にフィール
ド酸化膜１５’に形成後、トランジスタの活性領域にゲ
ート酸化膜１１’に２５０Ａの厚さに形成し、次いでゲ
ート酸化膜１１と接して、ＣＶＤ法により多結晶シリコ
ン膜１２Ｙ１０００Ａの厚さに形成し、リンχドープ−
ｆｉｂ。次にその上面ＶＣＭ ｏと８ｉ及びＮから成る
合金膜１３ン１０００Ａの厚さに設ケ、更にその上面に
スパッタ法に工り金属Ｍｏからなる金属膜１４ン３００
０Ａの厚さに形成でる。次いで一般に広く使用されてい
るホトリソグラフィー技術χ用いて上記１２，１３゜１
４の６膜を選択蝕刻してゲート電極ン形成した後、ひ素
イオン欠注入してρ・ら高温アニールしてソース・ドレ
イン層１６χ形成でる。次いで眉間膜としてリンガラス
１７を形成し、コンタクト孔開孔径ソース・ドレイン層
１６及びゲート電極への配１１１８Ｙ形成し、ｎチャン
ネルＭＯＳトランジスタχ製作した。
ド酸化膜１５’に形成後、トランジスタの活性領域にゲ
ート酸化膜１１’に２５０Ａの厚さに形成し、次いでゲ
ート酸化膜１１と接して、ＣＶＤ法により多結晶シリコ
ン膜１２Ｙ１０００Ａの厚さに形成し、リンχドープ−
ｆｉｂ。次にその上面ＶＣＭ ｏと８ｉ及びＮから成る
合金膜１３ン１０００Ａの厚さに設ケ、更にその上面に
スパッタ法に工り金属Ｍｏからなる金属膜１４ン３００
０Ａの厚さに形成でる。次いで一般に広く使用されてい
るホトリソグラフィー技術χ用いて上記１２，１３゜１
４の６膜を選択蝕刻してゲート電極ン形成した後、ひ素
イオン欠注入してρ・ら高温アニールしてソース・ドレ
イン層１６χ形成でる。次いで眉間膜としてリンガラス
１７を形成し、コンタクト孔開孔径ソース・ドレイン層
１６及びゲート電極への配１１１８Ｙ形成し、ｎチャン
ネルＭＯＳトランジスタχ製作した。
次に、このような三層構造のゲート電極と従来のリンド
ープされた５０００Ａの多結晶シリコンＩＣよりゲート
電極！信頼性の観点力１ら比較した。
ープされた５０００Ａの多結晶シリコンＩＣよりゲート
電極！信頼性の観点力１ら比較した。
第２図は前記両者のＭＯＳトランジスリスｔ（＋ＢＴ（
Ｂｉａｓ Ｔｅｍｐｒａｔｕｒｅ）処理し、しきい値
電圧の変動量（４１丁）χ調ぺたものである。
Ｂｉａｓ Ｔｅｍｐｒａｔｕｒｅ）処理し、しきい値
電圧の変動量（４１丁）χ調ぺたものである。
図β）ら明らρ）な工うに、本発明による三層構造のゲ
ート電極には上層の金属Ｍｏの影響が認められず、多結
晶シリコンゲートの場合とΔｖＴの変動が全く同一であ
り、高い信頼性のあることが確認できに０またゲート電
極のシート抵抗は、従来のリンドープした多結晶シリコ
ン膜が２５Ω／口であるのに対し、本実施例の電極構造
では抵抗値がほぼ上層の金属Ｍｏで決定される約０．３
２Ω／口であり、従来の約１／８０σ）値に′ｆること
ができた。
ート電極には上層の金属Ｍｏの影響が認められず、多結
晶シリコンゲートの場合とΔｖＴの変動が全く同一であ
り、高い信頼性のあることが確認できに０またゲート電
極のシート抵抗は、従来のリンドープした多結晶シリコ
ン膜が２５Ω／口であるのに対し、本実施例の電極構造
では抵抗値がほぼ上層の金属Ｍｏで決定される約０．３
２Ω／口であり、従来の約１／８０σ）値に′ｆること
ができた。
なお、本実施例では、中間層にＭＯとＳｉ及びＮから成
る合金膜１３を用いたが、Ｗ、Ｔａ。
る合金膜１３を用いたが、Ｗ、Ｔａ。
Ｔｉの高融点金属とＳｉ及びＮの合金＠ン用いてもよく
、これらの混合物層であっても同様の効果を奏でること
ができた。また上層には捧ヂ費や÷Ｍｏ膜１４１１ｅ用
いて説明シタが、Ｗ、Ｔａ、ＴｉＱ高融点金属膜であっ
てもよく、こねらの混合物であっても本発明の効果ｌ奏
することができた。
、これらの混合物層であっても同様の効果を奏でること
ができた。また上層には捧ヂ費や÷Ｍｏ膜１４１１ｅ用
いて説明シタが、Ｗ、Ｔａ、ＴｉＱ高融点金属膜であっ
てもよく、こねらの混合物であっても本発明の効果ｌ奏
することができた。
更に中間層と下層の組合わせχ自由に選んでも同様の効
果があった。し力）し低抵抗値の観点ρ）らはＭｏ又は
Ｗが最適である。
果があった。し力）し低抵抗値の観点ρ）らはＭｏ又は
Ｗが最適である。
一方、本実施例では下層の多結晶シリコンの厚として説
明したが、本発明の趣旨ρ）らして、多結晶シリコン膜
厚はＭＯＳトランジスタの信頼性に支障χ来たさない属
人まで薄＜−ｆることができ、中間層の合金膜厚も下層
と上層膜の反応ン抑制できる下限まで薄くｆることがで
きる。
明したが、本発明の趣旨ρ）らして、多結晶シリコン膜
厚はＭＯＳトランジスタの信頼性に支障χ来たさない属
人まで薄＜−ｆることができ、中間層の合金膜厚も下層
と上層膜の反応ン抑制できる下限まで薄くｆることがで
きる。
以上説明したように、本発明によれば、ゲート酸化膜や
フィールド酸化膜に接−ｒるゲート電極や配線の下層部
分が多結晶シリコンで、かつ上層部分は高融点金属にな
っている導体構造が、熱的に安定して実現できｂカ・ら
、従来技術の問題点に対処して、ＭＯＳ）ランジスタ火
もつに高信頼性ノ半導体装ｒＩｔχ容易に提供″ｆΦこ
とができり。
フィールド酸化膜に接−ｒるゲート電極や配線の下層部
分が多結晶シリコンで、かつ上層部分は高融点金属にな
っている導体構造が、熱的に安定して実現できｂカ・ら
、従来技術の問題点に対処して、ＭＯＳ）ランジスタ火
もつに高信頼性ノ半導体装ｒＩｔχ容易に提供″ｆΦこ
とができり。
第１図は本発明による半導体装置の一実施例〉示す断面
図、第２図は本発明の詳細な説明でるための特性図、第
３図及び第４図はそれぞれ従来例χ示す断面図である。 １０・・・・・・Ｐ型巣結晶シリコン基板、１１・・・
・・・ゲート酸化膜、１２・・・・・・多結晶シリコン
膜、１３・・・・・・合金膜、１４・・・・・・金属膜
、１５・・・・・・フィールド酸化膜、１６・・・・・
・ソース・ドレイン層、１７・・−・・リンガラス膜、
１８・・・・・・電極配線。 第１図 第２図 保ｖｆ吟聞（ｈ）
図、第２図は本発明の詳細な説明でるための特性図、第
３図及び第４図はそれぞれ従来例χ示す断面図である。 １０・・・・・・Ｐ型巣結晶シリコン基板、１１・・・
・・・ゲート酸化膜、１２・・・・・・多結晶シリコン
膜、１３・・・・・・合金膜、１４・・・・・・金属膜
、１５・・・・・・フィールド酸化膜、１６・・・・・
・ソース・ドレイン層、１７・・−・・リンガラス膜、
１８・・・・・・電極配線。 第１図 第２図 保ｖｆ吟聞（ｈ）
Claims (1)
- 【特許請求の範囲】 １、半導体基板面に酸化膜を隔てて高融点金属からなる
導電体膜を有する半導体装置において、上記酸化膜と上
記導電体膜の間に、モリブデン、タングステン、タンタ
ル及びチタンの中から選ばれた少くとも一種の金属とシ
リコン及び窒素による合金層と多結晶シリコンによる半
導体層の２層からなる中間膜を、この半導体層が上記酸
化膜に接するようにして設けたことを特徴とする半導体
装置。 ２、特許請求の範囲第１項において、上記高融点金属が
、モリブデン及びタングステンの少くとも一方の金属で
あることを特徴とする半導体装置。 ３、特許請求の範囲第１項において、上記合金層が、モ
リブデン、タングステン、タンタル及びチタンの中から
選ばれた少くとも一種の金属の珪化物及び窒化物と窒化
珪素からなることを特徴とする半導体装置。 ４、特許請求の範囲第１項において、上記酸化膜がＭＯ
Ｓ型電界効果トランジスタのゲート酸化膜及びフィール
ド酸化膜の少くとも一方であり、上記導電体膜がゲート
電極及び配線用導体の少くとも一方であることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26379185A JPS62124772A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26379185A JPS62124772A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62124772A true JPS62124772A (ja) | 1987-06-06 |
Family
ID=17394303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26379185A Pending JPS62124772A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62124772A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108358A (ja) * | 1982-12-13 | 1984-06-22 | Fujitsu Ltd | 半導体装置 |
| JPS60195975A (ja) * | 1984-03-19 | 1985-10-04 | Fujitsu Ltd | 半導体装置 |
-
1985
- 1985-11-26 JP JP26379185A patent/JPS62124772A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108358A (ja) * | 1982-12-13 | 1984-06-22 | Fujitsu Ltd | 半導体装置 |
| JPS60195975A (ja) * | 1984-03-19 | 1985-10-04 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0470779B2 (ja) | ||
| JPS63316476A (ja) | 半導体装置およびその製造方法 | |
| JPS60123060A (ja) | 半導体装置 | |
| EP0287931B1 (en) | Semiconductor device comprising an electrode having a composite structure | |
| JPH05183160A (ja) | 半導体装置及びその製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| JPS62111466A (ja) | 半導体装置 | |
| JPS62124772A (ja) | 半導体装置 | |
| JPS59197162A (ja) | 半導体装置 | |
| JP2817518B2 (ja) | 半導体装置およびその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JPS5898963A (ja) | 半導体装置 | |
| JPS6165470A (ja) | 半導体集積回路装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS63316477A (ja) | 半導体装置およびその製造方法 | |
| JPS5898968A (ja) | 半導体装置 | |
| JP2675076B2 (ja) | 半導体装置の製造方法 | |
| JPS61248472A (ja) | Ｍｏｓ半導体装置 | |
| JPH0154853B2 (ja) | ||
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JPH11168208A (ja) | 半導体装置及びその製造方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS6167270A (ja) | 半導体装置 | |
| JP2000100972A (ja) | 半導体装置 |