JPS62130567A - シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法

Info

Publication number
JPS62130567A
JPS62130567A JP26937585A JP26937585A JPS62130567A JP S62130567 A JPS62130567 A JP S62130567A JP 26937585 A JP26937585 A JP 26937585A JP 26937585 A JP26937585 A JP 26937585A JP S62130567 A JPS62130567 A JP S62130567A
Authority
JP
Japan
Prior art keywords
film
gate electrode
mask
partial pressure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26937585A
Other languages
English (en)
Inventor
Yoshiaki Kitaura
北浦 義昭
Naotaka Uchitomi
内富 直隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26937585A priority Critical patent/JPS62130567A/ja
Publication of JPS62130567A publication Critical patent/JPS62130567A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はセルファライン型のショットキーゲート型電界
効果トランジスタの製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、高速動作が可能な集積回路用素子としてG a 
A sショットキーゲート型電界効果トランジスタ(M
ESFET)が注目されている。なかでも耐熱性金属を
ゲート電極としたセルファライン型MESFETの開発
が精力的に進められている。
しかし、一般にスパッタ形成される耐熱性金属は、内部
応力が大きいため、その膜厚が制限され、さらに抵抗率
も比較的大きいことからゲート抵抗の増大を招き、この
結果、高周波特性はDC特性はどの性能向上が得られて
いない。このため、高周波特性の改善には第3図に示す
ようにAu系の金属の積層構造などの対策がとられてい
るが、工程が複雑となり、高集積化には不適である。こ
のため制御性の良いより簡便な方法でのゲート抵抗が必
要である。
〔発明の目的〕
本発明は上記した点に鑑みなされたもので、高速集積回
路用素子として有用な多層ゲート電極構造の高性能M 
E S F E Tを制御性良く製造する方法を提供す
ることを目的とする。
〔発明の概要〕
本発明は化合物半導体基板に対してショットキー障壁を
形成し、かつソース・ドレインのイオン注入マスクとし
て用いる窒化タングステン(WN)ゲートの形成におい
て、Ar/N2の混合ガスによるスパッタ形成時にN2
の分圧を多段階に変化させることによってWN膜の窒化
率を膜厚方向で制御し、ゲート電極の上層はより低抵抗
なW膜としてゲート抵抗を低減し、かつ同じW系金属で
ありなおかつ多段階に膜質を変化させることによって高
温熱処理時の応力を緩和させ良好なショットキー特性を
維持でき、高性能なFETを面内均一に形成することを
実現するものである。
〔発明の効果〕
セルファライン型M E S F E Tのゲート電極
の形成に本発明の膜形成法を適用することによってより
高性能なFETをウェハ面内均一に得ることができる。
〔発明の実施例〕
第1図は本発明のゲート電極膜形成法を用いたWNをゲ
ート金属とするセルファライン型G a A sMES
FETの製造方法の実施例である。
まず半絶縁性G a A s基板21にSビイオンをマ
スク22を用いて50KeVで2.OX 10” an
−’注入し、850℃で15分間の熱処理を施し動作層
23となるイオン注入層を活性化する(第1図(a))
次にゲート金属としてWN24を反応性スパッタにより
ウェハ全面に堆櫃する。この時、反応性スパッタ時のN
2分圧を多段階に変化させてN2分圧を徐々に下げ、W
N膜の窒化率を膜厚方向で制御し、最上層はN2分圧を
0として抵抗の低いW膜とする(第1図(b))。第2
図にWN膜の抵抗率のN2分圧依存性を示す。
次にフォトレジスト25をマスクとしてRIEによって
ゲート金属WN24を加工してゲート電極を形成する(
第1図(C))。
さらにこのゲート電極にセルファラインでソース26.
ドレイン27領域にS1イオンを100KeVで3X1
0”■−2注入しPSG23による300°C210分
のキャップアニールで活性化する(第1図(d))。
このソース・ドレイン領域にA u G e合金による
オーミック電極(ソース及びドレイン電極)29をリフ
トオフ法によって形成し400℃8分の熱処理を行なう
(第1図(e))。
以上の本発明による製造工程で試作したG a A s
MESFETの相互コンダクタンスはゲート長1 、0
4mで250m5/TMnと極めて優れており、又表1
に示したようなゲート抵抗の低減により、良好な高周波
特性が得られた。
表1
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための工程断面図
、第2図は本発明の一実施例におけるWN膜の抵抗率の
N2分圧依存性を示す図、第3図は従来のMESFET
を説明するための図である。 21・・・半絶縁性G a A s基板  22・・・
マスク23・・・動作層     24・・・ゲート電
極(WN)25・・・レジストパターン  26・・・
ソース領域27・・・ドレイン領域  28・・・PS
G膜29・・・オーミック電極 代理人 弁理士 則 近 憲 佑 同  竹花喜久男 第1図 α= P、/ (PN:z” PAr )第2図 第8図

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体基板にショットキー障壁を形成するゲート
    電極材料膜を被着する工程と、前記ゲート電極材料膜上
    に耐エッチングマスクを形成し、反応性イオンエッチン
    グ法により前記ゲート電極材料膜をエッチング加工して
    ゲート電極を形成する工程と、前記耐エッチングマスク
    及びゲート電極を耐イオン注入マスクとして不純物のイ
    オン注入を行って高濃度ソース、ドレイン領域を形成す
    る工程とを有するショットキーゲート型電界効果トラン
    ジスタの製造方法において、前記ゲート電極は少くとも
    基板と接触する部分が窒化タングステン膜であり、Ar
    /N_2の混合ガスによってスパッタ形成する際にN_
    2の分圧を多段階に変化させてWN膜の窒化率を制御し
    ながらゲート電極膜を形成する工程を含むことを特徴と
    するショットキーゲート型電界効果トランジスタの製造
    方法。
JP26937585A 1985-12-02 1985-12-02 シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 Pending JPS62130567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26937585A JPS62130567A (ja) 1985-12-02 1985-12-02 シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26937585A JPS62130567A (ja) 1985-12-02 1985-12-02 シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS62130567A true JPS62130567A (ja) 1987-06-12

Family

ID=17471523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26937585A Pending JPS62130567A (ja) 1985-12-02 1985-12-02 シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS62130567A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163939A (ja) * 1988-10-06 1990-06-25 Microelectron Center Of North Carolina 集積回路の金属化法
US7851831B2 (en) 2007-04-03 2010-12-14 Mitsubishi Electric Corporation Transistor
US20160035569A1 (en) * 2014-07-29 2016-02-04 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163939A (ja) * 1988-10-06 1990-06-25 Microelectron Center Of North Carolina 集積回路の金属化法
US7851831B2 (en) 2007-04-03 2010-12-14 Mitsubishi Electric Corporation Transistor
US20160035569A1 (en) * 2014-07-29 2016-02-04 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
US9938616B2 (en) * 2014-07-29 2018-04-10 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films

Similar Documents

Publication Publication Date Title
US3764396A (en) Transistors and production thereof
US4997779A (en) Method of making asymmetrical gate field effect transistor
JPS62130567A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
JPS6160591B2 (ja)
JP3035917B2 (ja) 電界効果型半導体装置及びその製造方法
JPS6390175A (ja) 化合物半導体電界効果トランジスタの製造方法
JPH0257340B2 (ja)
JPS6258154B2 (ja)
JPH0385733A (ja) 電界効果トランジスタ
JPH01189960A (ja) 化合物半導体装置の製造方法
JPH03280552A (ja) 電界効果トランジスタの製造方法
JPH0439772B2 (ja)
JPS61248476A (ja) 半導体装置の製造方法
JPS60115268A (ja) 半導体装置の製造方法
JPS6223175A (ja) 半導体装置の製造方法
JPH0352238A (ja) 化合物半導体装置の製造方法
JPS6190470A (ja) 化合物半導体装置の製造方法
JPH0666336B2 (ja) 電界効果トランジスタの製造方法
JPH0521467A (ja) 電界効果トランジスタの製造方法
JPH0354851B2 (ja)
JPS62132369A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタ
JPS61108174A (ja) 電界効果トランジスタの製造方法
JPH03203246A (ja) 半導体装置の製造方法
JPH05304172A (ja) 化合物半導体装置の製造方法
JPS6265462A (ja) ヘテロ接合バイポ−ラ半導体装置の製造方法