JPH08222526A - Ｐ・ｎ型同一オーミック材料及びその製造方法 - Google Patents
Ｐ・ｎ型同一オーミック材料及びその製造方法Info
- Publication number
- JPH08222526A JPH08222526A JP2707995A JP2707995A JPH08222526A JP H08222526 A JPH08222526 A JP H08222526A JP 2707995 A JP2707995 A JP 2707995A JP 2707995 A JP2707995 A JP 2707995A JP H08222526 A JPH08222526 A JP H08222526A
- Authority
- JP
- Japan
- Prior art keywords
- type
- deposited
- vapor
- concentration
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高濃度P型とN型GaAsの同一オーミック電極材
料CuGeを提供する。 【構成】 高濃度P型とN型GaAs1に対し、Cu450A2、Ge30
0A3、Cu450A4の順に蒸着し、次に酸化保護膜を堆積した
後、400〜450℃で10分間焼鈍する。 【効果】 この電極は高濃度P型とN型GaAsに対し低い接
触抵抗率を示し、GaAsのP・N型同一オーミック電極とな
る。よって、相補型GaAs電界効果トランジスタやGaAsを
基本材料としたヘテロバイポーラトランジスタなどにお
ける、高濃度P型GaAs層と高濃度N型GaAs層のオーミック
部を同時に形成することができ、オーミック部形成プロ
セスが簡便化する。
料CuGeを提供する。 【構成】 高濃度P型とN型GaAs1に対し、Cu450A2、Ge30
0A3、Cu450A4の順に蒸着し、次に酸化保護膜を堆積した
後、400〜450℃で10分間焼鈍する。 【効果】 この電極は高濃度P型とN型GaAsに対し低い接
触抵抗率を示し、GaAsのP・N型同一オーミック電極とな
る。よって、相補型GaAs電界効果トランジスタやGaAsを
基本材料としたヘテロバイポーラトランジスタなどにお
ける、高濃度P型GaAs層と高濃度N型GaAs層のオーミック
部を同時に形成することができ、オーミック部形成プロ
セスが簡便化する。
Description
【０００１】
【産業上の利用分野】本発明は、ＡｌxＧａ1-xＡｓ（０
≦ｘ≦１）に対するオーミック材料に関するものであ
る。
≦ｘ≦１）に対するオーミック材料に関するものであ
る。
【０００２】
【従来の技術】相補型GaAs電界効果トランジスタやGaAs
を基本材料としたヘテロバイポーラトランジスタなどに
おいては、従来、高濃度P型GaAs層と高濃度N型GaAs層の
オーミック部は、それぞれ異なる種類の金属を蒸着し焼
鈍することにより形成しており、P型とN型では異なるオ
ーミック電極であった（D.E.Griderら IEEE GaAs IC Sy
mpo. p71,1991)。代表的な電極としては、P型の場合で
はAuZn、N型の場合ではAuGeNiがある。
を基本材料としたヘテロバイポーラトランジスタなどに
おいては、従来、高濃度P型GaAs層と高濃度N型GaAs層の
オーミック部は、それぞれ異なる種類の金属を蒸着し焼
鈍することにより形成しており、P型とN型では異なるオ
ーミック電極であった（D.E.Griderら IEEE GaAs IC Sy
mpo. p71,1991)。代表的な電極としては、P型の場合で
はAuZn、N型の場合ではAuGeNiがある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のオーミック電極形成プロセスにおいては、高濃度P
型GaAs層のオーミック電極形成時には高濃度N型GaAs部
をマスクしなければならず、高濃度P型GaAs層のオーミ
ック電極形成時には高濃度N型GaAs部をマスクしなけれ
ばならなかった。よって、高濃度P型とN型のGaAsでオー
ミック電極材料が異なることによって、プロセスが複雑
になり、そのことが課題となっていた。
来のオーミック電極形成プロセスにおいては、高濃度P
型GaAs層のオーミック電極形成時には高濃度N型GaAs部
をマスクしなければならず、高濃度P型GaAs層のオーミ
ック電極形成時には高濃度N型GaAs部をマスクしなけれ
ばならなかった。よって、高濃度P型とN型のGaAsでオー
ミック電極材料が異なることによって、プロセスが複雑
になり、そのことが課題となっていた。
【０００４】そこで、本発明はこのような課題を解決
し、高濃度P型とN型のAlGaAsの両方に対し、I−V特性に
おいてオーム性を示すオーミック材料及びその製造方法
を提供するものである。
し、高濃度P型とN型のAlGaAsの両方に対し、I−V特性に
おいてオーム性を示すオーミック材料及びその製造方法
を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本発明のオーミック電極は、CuとGeを主成分とする構成
とする。そして、本発明のオーミック電極の製造方法
は、高濃度P型とN型のGaAsの界面側に、Cu、Ge、Cuの順
で蒸着する工程と、このCu、Ge、Cuを含む層とAlGaAsを
焼鈍することにより合金化する工程と有する構成とす
る。
本発明のオーミック電極は、CuとGeを主成分とする構成
とする。そして、本発明のオーミック電極の製造方法
は、高濃度P型とN型のGaAsの界面側に、Cu、Ge、Cuの順
で蒸着する工程と、このCu、Ge、Cuを含む層とAlGaAsを
焼鈍することにより合金化する工程と有する構成とす
る。
【０００６】
【作用】本発明であるCuとGeから構成される電極は、高
濃度P型とN型のGaAsの両方に対し、TLM法による接触抵
抗率の測定を行ったところ、低い接触抵抗率の値を示
し、オーミック電極となる。
濃度P型とN型のGaAsの両方に対し、TLM法による接触抵
抗率の測定を行ったところ、低い接触抵抗率の値を示
し、オーミック電極となる。
【０００７】
【実施例】以下、本発明であるＡｌxＧａ1-xＡｓ（０≦
ｘ≦１）のP・N型同一オーミック材料CuGe及びその製造
方法の一実施例について、図面を参照しながら説明す
る。
ｘ≦１）のP・N型同一オーミック材料CuGe及びその製造
方法の一実施例について、図面を参照しながら説明す
る。
【０００８】まず、P・N型同一オーミック電極材料CuGe
の製造方法について説明する。図１に示すように、半絶
縁性GaAs基板上でエピタキシャル成長した高濃度P型GaA
s層（Cドープ、ドーピング量1×1019cm-3）と高濃度N型
GaAs層（Siドープ、ドーピング量5×1018cm-3）１とにC
u２を抵抗過熱法によって450A蒸着する。次に前記Cu２
の上にGe３を同じく抵抗加熱法によって300A蒸着する。
次に前記Ge３の上にCu４を抵抗加熱法で450A蒸着する。
の製造方法について説明する。図１に示すように、半絶
縁性GaAs基板上でエピタキシャル成長した高濃度P型GaA
s層（Cドープ、ドーピング量1×1019cm-3）と高濃度N型
GaAs層（Siドープ、ドーピング量5×1018cm-3）１とにC
u２を抵抗過熱法によって450A蒸着する。次に前記Cu２
の上にGe３を同じく抵抗加熱法によって300A蒸着する。
次に前記Ge３の上にCu４を抵抗加熱法で450A蒸着する。
【０００９】金属を蒸着後、焼鈍する際、金属材料にCu
を含むため高温で酸化しやすいため、酸化保護膜として
Si3N4をプラズマCVD法で厚さ1000A堆積する。このとき
堆積温度は240℃とした。Si3N4を堆積後、電気炉で雰囲
気をアルゴンにして焼鈍する。焼鈍温度は400〜450℃、
焼鈍時間は10分間とする。次に酸化保護膜Si3N4をCF4で
1000Aドライエッチングして除去する。
を含むため高温で酸化しやすいため、酸化保護膜として
Si3N4をプラズマCVD法で厚さ1000A堆積する。このとき
堆積温度は240℃とした。Si3N4を堆積後、電気炉で雰囲
気をアルゴンにして焼鈍する。焼鈍温度は400〜450℃、
焼鈍時間は10分間とする。次に酸化保護膜Si3N4をCF4で
1000Aドライエッチングして除去する。
【００１０】このようにして製造した電極の接触抵抗率
を通常の測定法であるTLM法で測定した。このとき接触
抵抗率の結果を図２に示す。
を通常の測定法であるTLM法で測定した。このとき接触
抵抗率の結果を図２に示す。
【００１１】図２には焼鈍温度が300〜500℃のときの接
触抵抗率の実験結果が示してある。この結果より焼鈍温
度が400〜450℃の範囲でP型とN型のGaAsに対し、接触抵
抗率が1×10-5Ωcm-2以下の値が得られることがわか
る。
触抵抗率の実験結果が示してある。この結果より焼鈍温
度が400〜450℃の範囲でP型とN型のGaAsに対し、接触抵
抗率が1×10-5Ωcm-2以下の値が得られることがわか
る。
【００１２】図３には高濃度P型とN型のGaAsに蒸着する
金属Cu、Ge、Cuのうち、Geの膜厚を変化させたときの接
触抵抗率をしめす。この結果よりGeの膜厚は300Aが最適
値であることがわかる。
金属Cu、Ge、Cuのうち、Geの膜厚を変化させたときの接
触抵抗率をしめす。この結果よりGeの膜厚は300Aが最適
値であることがわかる。
【００１３】本実施例ではオーミックをとる材料として
ＧａＡｓを例にとって説明したが、ＧａＡｓにＡｌが入
ったＡｌxＧａ1-xＡｓ（０≦ｘ≦１）であってもよい。
ＧａＡｓを例にとって説明したが、ＧａＡｓにＡｌが入
ったＡｌxＧａ1-xＡｓ（０≦ｘ≦１）であってもよい。
【００１４】さらにオーミック材料としては、図１
（ｂ）（ｃ）に示すように、パラジウム（Ｐｄ）が、Ｇ
ａＡｓ１とＣｕ２との間、もしくはＣｕ２とＧｅ３との
間に入っていてもよい。
（ｂ）（ｃ）に示すように、パラジウム（Ｐｄ）が、Ｇ
ａＡｓ１とＣｕ２との間、もしくはＣｕ２とＧｅ３との
間に入っていてもよい。
【００１５】本発明のAlGaAsのP型とN型同一オーミック
材料を、相補型GaAs電界効果トランジスタやGaAsのヘテ
ロバイポーラトランジスタのオーミック部に用いること
により、ｐ型およびｎ型ソース・ドレインに対して、同
一の材料でオーミック接触をとることができるので、製
造工程も少なくてすむ。
材料を、相補型GaAs電界効果トランジスタやGaAsのヘテ
ロバイポーラトランジスタのオーミック部に用いること
により、ｐ型およびｎ型ソース・ドレインに対して、同
一の材料でオーミック接触をとることができるので、製
造工程も少なくてすむ。
【００１６】
【発明の効果】本発明のAlGaAsのP型とN型同一オーミッ
ク材料により、同一の電極材料でＰ・Ｎ半導体層の両方
にオーミック接触をとることができるので、プロセス上
工程が削減でき、製造方法が簡便になる。
ク材料により、同一の電極材料でＰ・Ｎ半導体層の両方
にオーミック接触をとることができるので、プロセス上
工程が削減でき、製造方法が簡便になる。
【図１】本発明の一実施例を示すオーミック電極の構成
断面図
断面図
【図２】高濃度P型とN型のGaAsに対するCu/Ge/Cu電極の
焼鈍時間10分に固定した場合の焼鈍温度と接触抵抗率の
関係を示す特性図
焼鈍時間10分に固定した場合の焼鈍温度と接触抵抗率の
関係を示す特性図
【図３】高濃度P型とN型のGaAsに対するCu/Ge/Cu電極の
焼鈍温度450℃、焼鈍時間10分下の接触抵抗率のGe膜厚
による変化を示す特性図
焼鈍温度450℃、焼鈍時間10分下の接触抵抗率のGe膜厚
による変化を示す特性図
１ 高濃度P型及びN型GaAs層 ２ Cu ３ Ge ４ Cu
Claims (5)
- 【請求項１】CuとGeとを主成分とし、高濃度P型とN型の
両方のＡｌxＧａ1-xＡｓ（０≦ｘ≦１）に対し、オーミ
ック特性を示すことを特徴とするオーミック材料。 - 【請求項２】高濃度P型とN型のＡｌxＧａ1-xＡｓ（０≦
ｘ≦１）に対し、Ｃｕを蒸着する工程と、 前記Ｃｕの上にＧｅを蒸着する工程と、 焼鈍する工程とを有することを特徴とするオーミック材
料の製造方法。 - 【請求項３】高濃度P型とN型のＡｌxＧａ1-xＡｓ（０≦
ｘ≦１）に対し、Ｃｕを蒸着する工程と、 前記Ｃｕの上にＧｅを蒸着する工程と、 前記Ｇｅの上にＣｕを蒸着する工程と、 その上に酸化保護膜を形成する工程と、 前記酸化保護膜をエッチング除去する工程と、 焼鈍する工程と、を有することを特徴とするオーミック
材料の製造方法。 - 【請求項４】焼鈍条件が温度400〜450℃であることを特
徴とする請求項３記載のオーミック材料の製造方法。 - 【請求項５】酸化保護膜はSi3N4である請求項３に記載
のオーミック材料の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707995A JPH08222526A (ja) | 1995-02-15 | 1995-02-15 | Ｐ・ｎ型同一オーミック材料及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2707995A JPH08222526A (ja) | 1995-02-15 | 1995-02-15 | Ｐ・ｎ型同一オーミック材料及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222526A true JPH08222526A (ja) | 1996-08-30 |
Family
ID=12211080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2707995A Pending JPH08222526A (ja) | 1995-02-15 | 1995-02-15 | Ｐ・ｎ型同一オーミック材料及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683332B2 (en) | 2000-04-19 | 2004-01-27 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and manufacturing method therefor including electrode alloyed reaction layers |
| US20140050243A1 (en) * | 2011-12-22 | 2014-02-20 | Siddharth Jain | Cmos-compatible gold-free contacts |
| CN103794664A (zh) * | 2014-02-28 | 2014-05-14 | 淮阴师范学院 | 一种新品n型半绝缘GaAs欧姆接触电极材料及其制备方法 |
-
1995
- 1995-02-15 JP JP2707995A patent/JPH08222526A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683332B2 (en) | 2000-04-19 | 2004-01-27 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and manufacturing method therefor including electrode alloyed reaction layers |
| US20140050243A1 (en) * | 2011-12-22 | 2014-02-20 | Siddharth Jain | Cmos-compatible gold-free contacts |
| US9252118B2 (en) * | 2011-12-22 | 2016-02-02 | Intel Corporation | CMOS-compatible gold-free contacts |
| CN103794664A (zh) * | 2014-02-28 | 2014-05-14 | 淮阴师范学院 | 一种新品n型半绝缘GaAs欧姆接触电极材料及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0881690B1 (fr) | Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques | |
| EP0725432B1 (en) | Refractory gate heterostructure field effect transistor and method | |
| JPH10512716A (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| JPH08222526A (ja) | Ｐ・ｎ型同一オーミック材料及びその製造方法 | |
| JP4043600B2 (ja) | ショットキー障壁形成用電極 | |
| JP2571296B2 (ja) | 高信頼性高感度ＩｎＡｓホール素子 | |
| JP2589393B2 (ja) | ＧａＡｓホール素子 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JPH10154714A (ja) | 化合物半導体装置およびその製造方法 | |
| US20040137761A1 (en) | Method for fabricating semiconductor device | |
| JP4572430B2 (ja) | オーミック電極の形成方法 | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3292193B2 (ja) | オーミック電極の製造方法及び半導体装置の製造方法 | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2977378B2 (ja) | オーミック電極 | |
| JP3439123B2 (ja) | オーミック電極 | |
| JP2650280B2 (ja) | 島状薄膜素子 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP3768348B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04291716A (ja) | 半導体装置の製造方法 | |
| JPH0810705B2 (ja) | 集積回路装置 |