JPS6116577A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ｍ二ｖ族化合物半導体基板と、こ９ｍ−ｖ族
化合物半導体基板上に設けられているショットキーゲー
ト電極とをそれぞれ具備する半導体装置に関する。

背景技術とその問題点 従来、この種の半導体装置として、例えばＧａＡｓＭＥ
ＳＦＥＴ　（ショットキーゲートＦＥＴ）が知られてい
る。このＧａＡｓ　ＭＥ　Ｓ　Ｆ　ＥＴのショットキー
ゲート電極としては、Ｗ、Ｍｏ等の高融点金属から成る
ものと、Ｈ５ｉ　ＳＭｏ５ｔ等の高融点金属ケイ化物か
ら成るものとが用いられている。しかしながら、高融点
金属から成るショットキーゲート電極では、第１に特に
高融点金属膜の膜厚が大きい場合にＧａＡｓ基板等に対
する密着性が良くないためにアニール時にＧａＡｓ基板
からはがれやすく、第２に製造プロセス中での耐薬品性
が悪いためエツチング等の加工が制限され、この結果製
造プロセスの自由度が小さく、第３に微量の酸素を含む
雰囲気中でも容易に酸化されるため熱処理工程が制約さ
れるという欠点がある。一方、高融点金属ケイ化物から
成るショットキーゲート電極では、例えばり、−、ｓｔ
Ｘを例にとると、第１にＧａＡｓ／　Ｗ＋−ｘＳｌｘの
界面の性質を示すショットキーバリアの高さφ。

及びいわゆるｎ値がそれぞれ第１図及び第２図に示すよ
うに組成Ｘによって異なり、さらにこの組成Ｘは膜形成
のために行うスパッタ時にＧａＡｓ基板の面内で第１図
及び第２図に示すと同程度の範囲内でばらつくため、Ｉ
Ｃを形成する場合に要求されるような大面積に亘ってシ
ョットキー特性を均一とするのが難しく、第２にＷ＋−
ｘｓｆｘの組成Ｘのバツチ量での制御性や再現性が悪い
ため、ソース領域及びドレイン領域の活性化のためのア
ニール時にある一定の割合ではがれが生じたり、ショッ
トキー特性が劣化してオーミック接触になったりしやす
く、第３に高融点金属から成るショットキーゲート電極
に比べて抵抗が約１０倍高いという欠点がある。従って
、高融点金属から成るショットキーゲート電極と高融点
金属ケイ化物から成るショットキーゲート電極とのいず
れを用いても十分に特性の良好なＧａＡｓ　ＭＥ　Ｓ　
Ｆ　ＥＴを製造するのが難しかった。゛なおショットキ
ーゲート電極に関する関連文献としては、例えばＡｐｐ
ｌｉｅｄ　ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ　、　４３（
６）　、ｐｐ、６００−６０２（１９８３）が挙げられ
る。

発明の目的 本発明は、上述の問題にかんがみ、従来の半導体装置が
有する上述のような欠点を是正した１導体装置を提供す
ることを目的とする。

発明の概要 本発明に係る半導体装置は、ｍ−ｖ族化合物半導体基板
と、このｍ−ｖ族化合物半導体基板上に設けられている
ショットキーゲート電極とをそれぞれ具備する半導体装
置において、上記ショットキーゲート電極が、上記ｍ−
ｖ族化合物半導体基板上に設けられている高融点金属膜
と、この高融点金属膜上に設けられている高融点金属ケ
イ化物膜とから成っている。このように構成することに
よって、ショットキーゲート電極を低抵抗とすることが
できると共に、ショットキー特性が良好でしかも特性の
制御性が良好な半導体装置を提供することができ、また
半導体装置の製造時にショットキーゲート電極のはがれ
等が生じないばかりでなく、ショットキーゲート電極の
耐薬品性及び耐酸化性が良好であるので製造上極めて好
都合である。

実施例 以下本発明に係る半導体装置をＧａＡｓ　Ｍ　Ｅ　Ｓ　
ＦＥＴに適用した一実施例を図面を参照しながら説明す
る。

第３Ａ図に示すように、まず半絶縁性のＧａＡｓ基板１
に例えばＳｉを所定条件で選択的にイオン注入してｎ型
のチャネル領域２（不純物濃度は例えば１．２　Ｘ４０
′７０−３）を形成した後、所定のアニールを行う。次
にＧａＡｓ基板１上にスパッタ法により膜厚１００人の
Ｗ膜３及び膜厚１９００人のＷ。、３゜Ｓｉｏ、　ｂｂ
膜４を順次被着形成する。

次に第３Ｂ図に示すように、Ｗ膜３及びＷ。９３４Ｓｉ
ｏ、ｂｂ膜４の所定部分を例えば反応性イオンエツチン
グ（ＲＩ　Ｂ）によりエツチング除去して、所定形状の
Ｗ膜３ａ及びＷ。、　３ａｓｉｏ、　ｂｂ膜４ａを形成
する。なおこれらのＷ膜３ａ及びＷ。、　３４Ｓｉ６．
　ｂｂ膜・４ａによりショットキーゲート電極５が構成
されている。

次に第３Ｃ図に示すように、上記ショットキーゲート電
極５をマスクとしてＧａＡｓ基板１に例えばＳｔを比較
的高濃度にイオン注入することにより、ｎ′″型のソー
ス領域６及びドレイン領域７を上記ショットキーゲート
電極５に対してセルファラインで形成し、次いでＣＶＤ
法により全面にパッシベーション膜としての５ｉＯｚ膜
８を被着形成する。

この後、Ｎ２雰囲気中において８００℃、１０分の条件
でアニールを行う。

次に第３Ｄ図に示すように、Ｓｉｎｇ膜８の所定部分を
エツチング除去して開口８ａを形成した後、これらの開
口８ａを通じてＧａＡｓ基板１にＡｕ−Ｇｅ合金膜及び
Ｎｉ膜を例えば蒸着法によって順次被着形成して、ソー
ス領域６及び領域７の電極９．１０を形成する。このよ
うにしてＧａＡｓ　ＭＥＳ　Ｆ　ＥＴが完成される。

上述の実施例により製造されたＧａＡｓ　Ｍ　Ｅ　Ｓ　
ＦＥＴにおけるショットキーゲート電極５とＧａＡｓ基
板１とから成るショットキー・バリア・ダイオードのＩ
−Ｖ特性を第４図に示す。この第４図からφＢ、ｎを求
めたところ、第３Ｃ図に示す工程において行うアニール
の前ではφｍ　＝０．６１ＶＳｎ−１，１３であったの
に対して、φ３は０．７１Ｖと極めて大きく、またｎは
１．１１と少し小さい。このことから、上述の実施例に
より製造されたＧａＡｓＭＥＳＦＥＴのショットキー特
性は極めて良好であるのがわかる。またＧａＡｓ基板１
の面内でのφ８、ｎのばらつきを調べたところ、いずれ
も十分小さく（例えばφ８のばらつきは５１ｍＶ＞、Ｉ
Ｃを構成するのに必要な面積に亘ってショットキー特性
をほぼ均一とすることができるのがわかる。なお上記ア
ニール前にばφ！＋　＝０．６１Ｖであったのが上述の
ように上記アニール後にはφａ−０．７１Ｖと高くなっ
たのは、Ｗ膜３のスパッタ時にＧａＡｓ基板１の表面に
生じた損傷が上記アニールにより回復したためであり、
また上記アニール前にはｎ＝１．１３であったのが上記
アニール後においてもｎ＝１．１１と殆ど変化していな
いのは、Ｗｏ、　３ｄｓｉＯ，ｂｂ膜４ａと　ＧａＡｓ
基板１との界面における反応（Ｓｉ等の相互拡散）がＷ
膜３ａによって防止されたためである。さらにφ８、ｎ
のばらつきを小さくすることができるのは、ＧａＡｓ基
板１とＷｅ、　２４ｓｉｏ、　ｂｂ膜４ａとの間にＷ膜
３ａを形成したため、Ｗ、−、Ｓｉ、膜のみでショット
キーゲート電極５を構成した場合のように組成Ｘのばら
つきによりショットキー特性がＧａＡｓ基板１の面内で
ばらつくという問題が解消されたからである。

また第５図は、上述の実施例におけるＷ膜３及びＷｅ、
　５４ｓｉｏ、　ｂｂ膜４の膜厚をそれぞれ５００人、
１５００人とし、第３Ｃ図に示す工程において行うアニ
ール条件をＮ２雰囲気、８５０℃、１０分とした場合の
第４図と同様なＩ−Ｖ特性である。

この第５図からφＢ、ｎを求めたところ、アニール前で
はφＢ　＝０．６２Ｖ、ｎ＝１．１３であったのに対し
て、φ８は０．６８Ｖと極めて大きく、またｎは１．２
０と殆ど変化しなかった。またＧａＡｓ基板１の面内で
のφ８のばらつきも５１ｍＶ程度で極めて小さかった。

このように、上述の実施例によれば、ショットキーゲー
ト電極５をＷ膜３ａとＷ。、　３ａｓｉｏ、　ｂｂ膜４
ａとから構成しているので、ＧａＡｓＭＥＳＦＥＴのシ
ョットキー特性が上述のように極めて良好であるばかり
でなく、次のような利点もある。即ち、Ｗ膜３ａの膜厚
が小さい（例えば１，００人）ので、このＷ膜３ａのＧ
ａＡｓ基板１に対する密着性が良好であり、このためア
ニールによりショットキーゲート電極のはがれが生ずる
ことがない。また同様にＷ膜３ａの膜厚が小さいのでエ
ツチングによる加工精度が高く、このためＷ膜３ａとＷ
ｏ、　３４ｓｉｏ、　ｂｂ膜４ａとの側面をテーパとし
たり、ひさし構造とすることが可能である。さらにショ
ットキーゲート電極５の一部をＷ膜３ａで構成している
ため、Ｗｏ、　３ａｓｉｏ、　ｂｂ膜のみで構成した場
合に比べてショットキーゲート電極５の抵抗が低い。

またＷ膜３ａを形成しているので、ＧａＡｓＭＥＳＦＥ
Ｔの動作時に生ずる熱によるＷｏ、　５ａｓＩｏ、　ｂ
ｂ膜４ａとＧａＡｓ基板１との間の界面反応を防止する
ことができ、こめためショットキー特性の経時変。

化を防止することができる。また同様に、ＧａＡｓ基板
１とＷｏ、　３４ｓｉｏ、　ｂｂ膜４ａとの間にＷ膜３
ａを形成しているので、ＧａＡｓ基板１の面内及びスパ
ッタ時のバッチ間でのφＢ　、ｎのばらつきが小さく、
このためショットキー特性の面内均一性及び再現性が良
好である。

さらに上述の実施例においては、ショットキーゲート電
極５の上部をＷｅ、　５ａｓｉｏ、　６６膜４ａで構成
しているので、Ｗ膜のみでショットキーゲート電極５を
構成した場合に比べて耐薬品性及び耐酸化性が高く、こ
のためエツチング等の加工や熱処理工程に制約が生ずる
ことがない。また上述の実施例におけるショットキーゲ
ート電極５の厚さはＷ膜３ａの膜厚１００人とＷｏ、　
３ａｓｉｏ、　ｂｂ膜４ａの膜厚１９００人との和、即
ち２０００人であるので、ショットキーゲート電極５を
従来に比べて極めて薄くすることができる。さらに、Ｗ
はイオン注入時におけるイオンに対する阻止能がＷｏ、
　：＋４５ｉｏ、　ｂｂに比べて高いため、上述のよう
にショットキーゲート電極５の厚さを２０００人と小さ
くしても、第３Ｃ図に示す工程において行うＳｉのイオ
ン注入時のマスクとして十分に働くという利点もある。

本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく種々の変形が可能である。例え
ばＷ膜３ａ及びＷ。、　３ｎｓｉｏ、　ｂｂ膜４ａの膜
厚は上述の実施例で用いた数値に限定されるものではな
く、必要に応じて変更可能であるが、Ｗ膜３ａの膜厚は
あまり小さいと界面反応を効果的に防止するのが難しい
ばかりでなくショットキーゲート電極５を低抵抗とする
のが難しく、またＷ膜３ａの膜厚があまり大きいとショ
ットキーゲート電極５がＧａＡｓ基板１からはがれやす
い等の問題が生ずるおそれがあるため、Ｗ膜３ａの膜厚
は１００〜５００人とするのが好ましい。また上述の実
施例においては、ショットキーゲート電極５をＷ膜３ａ
とＷｏ、　ｚ４ｓｉｏ、　ｂｂ膜４ａとで構成したが、
Ｗ膜３ａの代わりにＭｏ膜等の他の種類の高融点金属膜
を用いてもよく、またＷｏ、　５ｎｓｉｏ、　ｂｂ膜４
ａの代わりにＭｏｏ、　、ｎ５ｉｏ、　ａ６等の他の種
類の高融点金属ケイ化物膜を用いてもよい。なお上述の
実。

施例においては、Ｗ、−、Ｓｉ、膜においてｘ　＝０．
６６としたＷｏ、　ｚａｓｉｏ、　ｂｂ膜４ａを用いた
が、Ｘとして他の値を用いること、即ち上述と異なる組
成とすることも可能である。

さらに上述の実施例においては、基板としてＧａＡｓ基
板１を用いたが、他の種類のｍ−ｖ族化合物半導体基板
を用いてもよい。なお第３Ｃ図に示す工程において行う
アニールの条件は上述の実施例で用いた条件に限定され
るものではなく、必要に応じて変更可能であるが、アニ
ール温度は７８０℃〜９００℃であるのが好ましく、８
００℃〜８５０℃であるのがより好ましい。

発明の効果 本発明に係る半導体装置によれば、ショットキーゲート
電極が、ｍ−ｖ族化合物半導体基板上に設けられている
高融点金属膜と、この高融点金属膜上に設けられている
高融点金属ケイ化物膜とから成っているので、ショット
キーゲート電極を低抵抗とすることができると共に、シ
ョットキーゲート電極とｍ−ｖ族化合物半導体基板との
界面が安定であるためショットキー特性が良好でしかも
特性の制御性が良好な半導体装置を提供することができ
る。またショットキーゲート電極の基板に対する密着性
が良好であるため、半導体装置の製造時にショットキー
ゲート電極が基板からはがれることがないばかりでなく
、ショットキーゲート電極の耐薬品性及び耐酸化性が良
好であるため製造上極めて好都合である。

【図面の簡単な説明】

第１図及び第２図はＨ，−、Ｓｉ、における組成Ｘに対
するφａ、Ｈの依存性をそれぞれ示すグラフ、第３Ａ図
〜第３Ｄ図は本発明に係る半導体装置の一実施例として
のＧａＡｓ　ＭＥＳ　Ｆ　ＥＴの製造方法の一例を工程
順に示す断面図、第４図及び第５図は第３Ｄ図に示すＧ
ａＡｓ　ＭＥ　Ｓ　Ｆ　ＥＴにおけるショットキーゲー
ト電極とＧａＡｓ基板とから成るショットキー・バリア
・ダイオードの１−ｖ特性を示すグラフである。 なお図面に用いられた符号において、 ｉ　−−−−−一・−・・・・・−−−−−−ＧａＡｓ
基板３−−−−−−−−−−−−・−−−−−−Ｗ膜（
高融点金属膜）４−〜−−−・−・−・−一−−−・−
Ｗｏ、　５ａｓｉｏ、　ｂｂ膜（高融点金属ケイ化物膜
） ５−・・・−・−・・・−・・−−−−−・ショットキ
ーゲート電極である。 第１図　　　　第２図 ≠ 第４図　　　　　第５図

Claims (1)

【特許請求の範囲】
1. 　III−Ｖ族化合物半導体基板と、このIII−Ｖ族化合物
   半導体基板上に設けられているショットキーゲート電極
   とをそれぞれ具備する半導体装置において、上記ショッ
   トキーゲート電極が、上記III−Ｖ族化合物半導体基板
   上に設けられている高融点金属膜と、この高融点金属膜
   上に設けられている高融点金属ケイ化物膜とから成るこ
   とを特徴とする半導体装置。