JPH03184348A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPH03184348A
JPH03184348A JP32325789A JP32325789A JPH03184348A JP H03184348 A JPH03184348 A JP H03184348A JP 32325789 A JP32325789 A JP 32325789A JP 32325789 A JP32325789 A JP 32325789A JP H03184348 A JPH03184348 A JP H03184348A
Authority
JP
Japan
Prior art keywords
forming
crystal
groove
single crystal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32325789A
Other languages
English (en)
Inventor
Jun Nakayama
潤 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32325789A priority Critical patent/JPH03184348A/ja
Publication of JPH03184348A publication Critical patent/JPH03184348A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の電極の形成方法に係り、より詳
細には、側面において半導体層に接続される電極の形成
方法に関する。
[従来の技術] 従来、半導体拡散層に接続される電極を絶縁基板中に埋
め込み、拡散層の横方向から接続する方法としては第3
図(a)〜(d)に示す工程が用いられていた。
まず、絶縁性基板1上にP型半導体層2を形成し、さら
に、酸化膜3、窒化膜4、CVD酸化膜5をP型半導体
層2上に順次形成し、次いで、レジストを用いて開口部
6を設け、開口部6における酸化[3、窒化膜4および
CVD酸化膜5をリアクティブ・イオンエツチング(R
IE)を用いて除去する(第3図(a))。
次に、CVD酸化膜5をマスクにして開口部6のシリコ
ン半導体層2をその厚さの2/3はどエツチングして溝
7を形成する0次いで、酸化膜8と窒化WA9を形成し
た後、CVD酸化膜5をマスクにしてCVD酸化膜5の
側面と溝7の底面の窒化WA9をRIEを用いて除去す
る(第3図(b))。
次に、窒化M4と窒化膜9をマスクにしてシリコン半導
体層2を酸化し、酸化膜1oを形成した後、窒化M9を
除去する(第3図(c))。
次に、P型半導体層2の側面に形成されている酸化膜8
をエツチングして開口部11を設ける(第2図(d))
次に、多結晶シリコン12を堆積した後、RIEにて酸
化II!10以外の領域の多結晶シリコン12を除去し
て酸化を行うと多結晶シリコン12上に酸化膜13が形
成される(第3図(e))。
次に、多結晶シリコン層12にリンをイオン注入した後
、酸化膜5と窒化膜4を除去しアニールを行うと、多結
晶シリコン12からリンがP型シリコン半導体層2に拡
散し、N型拡散層14が形成される。
次に、酸化膜3を除去した後、熱酸化によりゲート酸化
@26を500人成長し、通常MO3を形成するのに行
われている方法で多結晶シリコン27とソース28、ド
レイン29およびPSG膜30を順次形成すると、ソー
ス28とドレイン29はN型拡散層14の領域まで拡散
する0次にPSGlij30と酸化11i13に開口部
15を設は金属電極16を形成すると、Mosトランジ
スタが完成する(第3図(f))。
[発明が解決しようとする課B] しかしながら、上記従来例ではシリコン半導体層2に設
けた溝7の側面にシリコン窒化膜9を残して選択酸化を
行った後、シリコン窒化M9を除去して溝7に電極とな
る多結晶シリコン12を堆積するため、工程が複雑にな
る欠点があった。
また、多結晶シリコン12は金属に比べ層抵抗が大きい
ので、多結晶シリコン12による電極の配線抵抗が大き
くなり、抵抗増大に伴う半導体装置の特性低減を伴う欠
点があった。
[課題を解決するための手段] 本発明の電極の形成方法は、電極を構成する高融点金属
がその側部を溝の側面に露出させて形成されている溝を
有する絶縁性基体にあって、高融点金属の側部以外は絶
縁膜で覆われている基体を作成する工程、 該高融点金属の側部に、不純物がドープされた種子単結
晶を形成する工程、 該種子単結晶を核として結晶成長を行うことにより該溝
内に結晶層を形成する工程、 熱処理を行うことにより、該結晶層の該種子単結晶近傍
に拡散層を形成する工程 とを少くとも含む事を特徴とする。
[作用] 本発明によれば、絶縁性基体あるいは絶縁膜上の溝の側
面に、高融点金属の側部を露出させ、その鍔出した側面
上に結晶成長の核となる不純物(例えばP、B、Sb、
As等)がドープされた種子単結晶を形成し、これを核
に成長した単結晶中に種子単結晶を含有する領域に拡散
層を形威し、種子単結晶を高融点金属と拡散層がオーミ
ック接合を得るための高濃度不純物拡散層とする事によ
り、簡略な工程で電極のコンタクトをセルファライン化
でき低抵抗の電極が形成できる様にしたものである。
なお、ここで高融点金属としては、例えば、W、Mo、
Ta等あるいはこれらのシリサイド等をあげることがで
きる。
[実施例] (第1実施例) 以下、本発明の実施例を図面を用いて詳細に説明する。
第1図(a)に示す様に、絶縁性基板1上に高融点金属
としてタングステン(W)を5000大の膜厚にスパッ
タリング法により堆積した後、RIEにてWを1〜2μ
mの幅にエツチングしてW金属配線17を形成した。
次に、CVD酸化膜18を4000人堆積した後、RI
EにてCVD酸化膜18とW金属配線17および絶縁性
基板1を部分的に1.2μmの深さまでエツチングして
溝19を形成した。
次に、第1図(b)に示す様に、多結晶シリコン層20
を2000人厚に堆積した後、リンをイオン・イオンプ
ラにて2xlO”cm−’  30keVなる条件で多
結晶シリコン層に注入した。
次に、′s1図(C)に示す様に、これを水素雰囲気中
において、1030℃×8分間の熱処理を行うと、溝1
9に露出したW金属配線17上に多結晶シリコン20が
単一体に凝集し、種子単結晶21となる。
次に、第1図(d)に示す様に、エピタキシャル成長を
990℃、150Torrの条件で、5iH2CJ12
 :HCJ!:N2 =0.  53  :  1.  65  二 1 0
0   (S、   L、   M、   )e、H,
ベース50ppmの82H6を100(Cc/M)!加
した雰囲気中で約90分間行うと、種子単結晶21を起
点として成長した単結晶22と23が溝19の中央でぶ
つかり、結晶粒界24を形成する。
次に、第1図(e)に示す様に、単結晶22と23を研
摩して熱酸化を行うと単結晶22.23の表面には酸化
膜25が形成されるとともに、種子単結晶21からリン
が単結晶22.23に拡散し、N型拡散層14が形成さ
れる。
次に、第1図(f)に示す様に、酸化l!25を除去し
た後、熱酸化によりゲート酸化膜26を500人厚上形
蔵し、通常のMOS工程と同様の方法で多結晶シリコン
(ゲート電極)27とソース28、ドレイン29および
P S GIIE30を順次形成すると、MOSトラン
ジスタが完成する。
(実施例2) 次に、本発明の第2実施例を説明する。
本例は、装置がバイポーラトランジスタの例である。
第2図(a)に示す様に、ボロンを含む絶縁膜(BSG
li)31上に高融点金属Wをスパッタリング法で50
00人厚に堆積し、RIEにてWを1〜2μmの幅にエ
ツチングしてW金属配線17を形成した後、BSG膜3
2を2μm堆積した。
次に、B5G11i32をエッチ・バックして平坦化し
た後BSG@32、絶縁膜31とW金属配線17を部分
的に開口し溝19を形成した。
次に、第2図(b)に示す様に、多結晶シリコン20を
2000人堆積した後、ボロンをイオン・インプラにて
2X10″′cm−”  30keVで注入した。
次に、第2図(e)に示す様に、これを水素雰囲気中1
030℃、8分間の熱処理を行うと、溝19に露出した
W金属配線17上に多結晶シリコン20が単一体に凝集
し、ボロンを含んだ種子単結晶33となった。
次に、N2図(d)に示す様に、エピタキシャル成長を
、温度990℃、150Torrの5iH2Cぶ2:H
CIL:N2 =Q、53:1.65:100 (S、L、M、)にN
2ベース50pp /M)添加した雰囲気で約90分間行うと、種子単結晶
33を起点として単結晶34が成長した。
第2図(e)の様に単結晶34を研摩した後、熱処理す
ると単結晶34は酸化11i[35で覆われ、種子単結
晶33とBSG膜31からボロンが単結晶34に拡散し
、P型拡散層36.37を形成した。
次に、第2図(f)に示す様に、通常行われている様に
P型上くツタ38とN型ベース・コンタクト39を形成
後、金属電8i16を形成すると縦型PNP)ランジス
タとなった。
[発明の効果] 以上、説明したように、本発明による電極の形成方法に
よれば、高融点金属上に不純物がドープされた種子単結
晶を凝集し、これを起点とした単結晶中に半導体装置を
形成することにより、簡略な工程で拡散層と電極のオー
ミックコンタクトを形成し半導体装置を小型化できる効
果がある。
また、多結晶シリコンに替えて拡散層とオーミックコン
タクトをとる電極を低抵抗の高融点金属で形成し、半導
体装置を高性能化できる効果がある。
【図面の簡単な説明】
第1図は本発明を実施した絶縁膜上に形成したMOSト
ランジスタの概略的断面図、第2図は本発明を実施した
絶縁膜上に形成したバイポーラ・トランジスタの断面図
、第3図は従来の方法(よる絶縁膜上のMOSトランジ
スタの概略的断面図である。 (符号の説明) 1・・・絶縁物基板、2・・・P型半導体層、3,8゜
10.13,25,26.35・・・酸化膜、4.9窒
化膜、5,18・・・CVD酸化膜、6,15・・・開
口部、7.19・・・溝、11・・・開口部、12゜2
0.27・・・多結晶シリコン、14・・・N型拡散層
、16・・・金属電極、17・・・W金属配線、21゜
33・・・種子単結晶、22,23.34・・・単結晶
、24・・・結晶粒界、28・・・ソース、29・・・
ドレイン、30−PSG[,31,32−BSG[,3
6,37・・・P型拡散層、38・・・P型エミッタ、
39・・・N型ベース・コンタクト。 第 図 (0) (C) (e) (f) 第 図 (0) I (b) 1 (c) ス9 31 (e) (f) 第 図 (a) (b) (Cン

Claims (1)

    【特許請求の範囲】
  1. (1)電極を構成する高融点金属がその側部を溝の側面
    に露出させて形成されている溝を有する絶縁性基体にあ
    って、高融点金属の側部以外は絶縁膜で覆われている基
    体を作成する工程、 該高融点金属の側部に、不純物がドープされた種子単結
    晶を形成する工程、 該種子単結晶を核として結晶成長を行うことにより該溝
    内に結晶層を形成する工程、 熱処理を行うことにより、該結晶層の該種子単結晶近傍
    に拡散層を形成する工程 とを少くとも含む事を特徴とする半導体装置の電極の形
    成方法。
JP32325789A 1989-12-13 1989-12-13 電極の形成方法 Pending JPH03184348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32325789A JPH03184348A (ja) 1989-12-13 1989-12-13 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32325789A JPH03184348A (ja) 1989-12-13 1989-12-13 電極の形成方法

Publications (1)

Publication Number Publication Date
JPH03184348A true JPH03184348A (ja) 1991-08-12

Family

ID=18152773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32325789A Pending JPH03184348A (ja) 1989-12-13 1989-12-13 電極の形成方法

Country Status (1)

Country Link
JP (1) JPH03184348A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432643B1 (en) 2000-07-21 2013-04-30 Mark A. Lauer Electromagnetic heads, flexures, gimbals and actuators formed on and from a wafer substrate
KR20160062905A (ko) * 2014-11-26 2016-06-03 현대자동차주식회사 스마트 글래스 시스템 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432643B1 (en) 2000-07-21 2013-04-30 Mark A. Lauer Electromagnetic heads, flexures, gimbals and actuators formed on and from a wafer substrate
KR20160062905A (ko) * 2014-11-26 2016-06-03 현대자동차주식회사 스마트 글래스 시스템 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP2891092B2 (ja) 半導体装置の製造方法
US4710241A (en) Method of making a bipolar semiconductor device
JPH0343778B2 (ja)
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
JPH0523055B2 (ja)
JP3127455B2 (ja) 半導体装置の製法
JPS60149150A (ja) 集積回路及びその製造方法
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
KR100478680B1 (ko) 반도체장치의 제조방법
JP2930042B2 (ja) 半導体装置の製造方法
JPH03184348A (ja) 電極の形成方法
JPH0550129B2 (ja)
JPS6226573B2 (ja)
JPH0230573B2 (ja)
JP3023189B2 (ja) 半導体装置の製造方法
JP2886174B2 (ja) 半導体装置の製造方法
JP3125429B2 (ja) 半導体装置及びその製造方法
JPH0864828A (ja) 薄膜トランジスタの製造方法
JP2940492B2 (ja) 半導体装置およびその製造方法
JPS60198814A (ja) 半導体装置の製造方法
JPH07249763A (ja) 半導体装置の製造方法
JP2797200B2 (ja) 多結晶シリコン電極およびその製造方法
JPS63196075A (ja) Mis半導体装置の製造方法
JP2874885B2 (ja) 半導体装置及びその製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法