-
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiterstruktur und eine durch ein entsprechendes Verfahren hergestellte Halbleiterstruktur, und insbesondere ein entsprechendes Verfahren und eine entsprechende Halbleiterstruktur, die in Halbleitertechnologie implementiert sind.
-
Es ist bekannt, Sensorstrukturen, und insbesondere thermische Sensoren, in Halbleitertechnologie zu implementieren. Eine auseinandergezogene Ansicht einer bekannten Flusssensoranordnung ist in 5 gezeigt. Die Sensoranordnung besteht aus drei Teilen, einer Glasplatte 10, einem Drahtsensor-Chip 12 und einer Leiterplatte 14. Der Drahtsensor-Chip 12 weist Sensorstrukturen auf, die beispielsweise einen Heizdraht 16 und Sensordrähte 18, die bei dem gezeigten Beispiel mäanderförmige Abschnitte aufweisen, umfassen. Auf einem rahmenförmigen Träger 20 sind Anschlussflächen für die Sensorstrukturen vorgesehen, von denen eine exemplarisch mit dem Bezugszeichen 22 bezeichnet ist.
-
Die Glasplatte 10 weist Anschlussstrukturen in Form elektrischer Zuleitungen 24 auf. Die Zuleitungen 24 können durch eine Metallisierung auf der Glasplatte 10 gebildet sein. Die Glasplatte wird beispielsweise mittels Ultraschallbonden derart an der Oberfläche des rahmenförmigen Trägers 20 angebracht, dass die elektrischen Zuleitungen 24 mit den Anschlussflächen 22 leitfähig verbunden werden. Seitliche Bereiche der Glasplatte, in die sich die elektrischen Zuleitungen 24 erstrecken, stehen seitlich über den rahmenförmigen Träger 20 vor.
-
Die Leiterplatte 14 weist eine Ausnehmung 26 und Anschlussflächen 28 auf. Nach der Kontaktierung der Glasplatte 10 und des Drahtsensors 12 wird die Glasplatte 10 mittels Leitkleben derart auf die Leiterplatte 14 geklebt, dass der Drahtsensor 12 in der Ausnehmung 26 angeordnet ist, und dass die elektrischen Zuleitungen 24 mit den Anschlussflächen 28 leitfähig verbunden werden. Die Anschlussflächen sind über geeignete Verdrahtungsstrukturen (in 5 nicht gezeigt) mit Anschlüssen zum äußeren Anschluss der Sensoranordnung verbunden. Beispielsweise können die äußeren Anschlüsse durch Anschlussstifte oder im Vergleich zu den Anschlussflächen 28 größere Anschlussflächen gebildet sein. Dabei kann eine Durchkontaktierung durch die Leiterplatte 10 auf die Rückseite derselben, an der sich die äußeren Anschlüsse befinden können, erfolgen.
-
Der in 5 gezeigte Drahtsensor-Chip könnte auch durch einen Halbleitersensor implementiert sein. Die in 5 gezeigte Anordnung weist zahlreiche Nachteile auf. Zum einen muss die Glasplatte 10 größer als der Sensor 12 ausgeführt werden, um die weitere Kontaktierung mit der Leiterplatte 14 zu ermöglichen. Ferner ist der Abstand zwischen Glasplatte 10 und Drahtsensor 12 nicht definiert und kann zu einer erheblichen Signalabweichung von Sensor zu Sensor führen, da die thermische Ankopplung des Sensors zum Glas eine sehr große Rolle auf das Ausgangssignal spielt. Ferner müssen die Sensorchips in einem Einzel-Chip-Prozess mit der Glasplatte verbunden werden. Bei der in 5 gezeigten Anordnung findet die Kontaktierung zwischen Glasplatte und Leiterplatte durch einen Leitkleber statt. Diese elektrische Verbindung ist nicht ideal, insbesondere, wenn der Sensoreffekt auf Änderungen von elektrischen Widerständen basiert, wie dies bei Temperatursensoren und Flusssensoren der Fall sein kann. Nachdem der Sensorchip 12 nur an dieser Klebestelle befestigt ist, hält er nur relativ niedrigen mechanischen Belastungen stand. Wiederum ist ein Einzel-Chip-Prozess erforderlich.
-
Besonders bei thermischen Sensoren besteht die Anforderung einer fluidisch und thermisch günstigen Ankopplung an das Messmedium. Andererseits muss gleichzeitig ein mechanischer und chemischer Schutz des Sensors vor dem Medium selbst, sowie vor statischem Druck, Druckstößen, Abrasion, der Medienaggressivität oder auch vor die Messung störend beeinflussenden Ablagerungen, vorliegen. Nicht zuletzt ist es Aufgabe eines geeigneten Designs, die elektrischen Sensor-Anschlüsse vom Messmedium zu trennen und/oder gegeneinander zu isolieren. Um die Sensitivität thermischer Sensoren zu erhöhen, vor allem aber Aufheiz- und Ansprechzeit zu verringern, besteht ein gängiger Weg darin, die thermischen Massen entscheidend zu reduzieren. Dies ist mit Hilfe der Mikrosystemtechnik sehr gut machbar.
-
Allerdings stellt eine geeignete Ankopplung an das nächsthöhere Integrationsniveau eine allgegenwärtige Herausforderung dar, wobei nicht zuletzt die technologische Machbarkeit der zum Einsatz kommenden Aufbau- und Verbindungstechnik, d. h. des Packagings, über die Chipgröße des Sensors entscheidet und die theoretische Sensordynamik, die bei einer weiteren Verringerung der Chipfläche, also der thermischen Masse, erzielbar wäre, entscheidend begrenzt.
-
Zur Reduzierung von Chipfläche ist in der Technik die Verwendung von Durchkontaktierungen bekannt, wobei auf diesem Gebiet ständig Innovationen stattfinden. Dies betrifft nicht nur die thermische Sensorik, sondern auch die Chipindustrie, deren hochintegrierte Prozessor- und Speicherchips in mehreren Lagen aufgebaut sind, die vertikal miteinander verbunden werden müssen. Auch zur flächensparenden hybriden Integration von Sensor- bzw. Aktor-Elementen und speziellen Asics (anwenderspezifische integrierte Schaltungen) kommen Durchkontaktierungen immer mehr in Verbindung mit Bumping-Technologien zum Einsatz.
-
Die
DE 10 2009 029 343 A1 offenbart eine Sensoranordnung zur Detektion von thermischer Strahlung, wobei ein Hohlraum zwischen einem Trägersubstrat und einer Kappenschicht gebildet ist, in dem Sensorelemente über eine Aufhängung aufgehängt sind. Die Aufhängung und die elektrische Kontaktierung der Sensorelemente erfolgen über die Kappenschicht durchdringende Durchkontaktierungen.
-
Die
DE 10 2007 019 638 A1 offenbart ein Verfahren zur Herstellung eines mikromechanischen Bauelements, bei dem Gräben durch eine Oxidschicht und Polysilizium verfüllt werden.
-
Die
DE 10 2008 033 395 B3 offenbart eine CMOS-Schaltung, die in ein Substrat integriert ist, dass die Struktur eines SOI-Substrats aufweist.
-
Die
US 2006/0 223 291 A1 beschreibt ein MEMS-Bauelement, bei dessen Herstellung Gräben, die ein bewegliches Teil von einem starren Teil trennen, vorübergehend mit einem Opfermaterial, bei dem es sich um dotiertes Polysilizium handeln kann, verfüllt werden.
-
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Halbleiterstruktur und eine entsprechende Halbleiterstruktur zu schaffen, die neben einem geringen Platzbedarf und einer geringen thermischen Masse eine räumliche Auftrennung zwischen Medienseite und elektrischen Anschlüssen ermöglichen.
-
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und eine Halbleiterstruktur gemäß Anspruch 12 gelöst.
-
Bei Ausführungsbeispielen der vorliegenden Erfindung ist somit eine vertikale elektrische Durchkontaktierung implementiert, indem höher dotierte Gebiete, die eine Halbleiterschicht nicht vollständig durchdringen, in einer Oberfläche der Halbleiterschicht erzeugt werden. Von der gegenüberliegenden Seite her können Ausnehmungen in der Halbleiterschicht erzeugt werden, die sich bis zu solchen Abschnitten der höher dotierten Gebiete erstrecken, die Anschlussbereiche darstellen. Auf den somit freigelegten Abschnitten kann eine Metallisierung als Anschlussflächen für die Halbleiterstruktur erzeugt werden.
-
Die höher dotierten Gebiete weisen eine Dotierung auf, die höher ist als die Dotierung der Halbleiterschicht, in der sie erzeugt werden, und können beispielsweise durch Implantation oder Diffusion erzeugt werden.
-
Eine solche vertikale elektrische Durchkontaktierung ist vorteilhaft für eine Flächenreduzierung, was wiederum für eine Reduzierung der thermischen Masse vorteilhaft ist.
-
Bei Ausführungsbeispielen der Erfindung kann die Platte an die Halbleiterschicht oder die auf der Halbleiterschicht erzeugte Oxidschicht anodisch gebondet sein. Bei Ausführungsbeispielen der Erfindung kann die Platte eine Glasplatte, beispielsweise eine Borofloat-Glas-Platte sein.
-
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens umfasst vor dem Erzeugen der Metallisierung ein Erzeugen von Ausnehmungen in der Halbleiterschicht von der der Platte abgewandten Seite her, um zumindest Abschnitte von zumindest einigen der höher dotierten Gebiete freizulegen, wobei die Metallisierung auf den freigelegten Abschnitten der höher dotierten Gebiete erzeugt wird. Bei Ausführungsbeispielen weist die erfindungsgemäße Halbleiterstruktur von einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche her in der Halbleiterschicht gebildete Ausnehmungen auf, die sich bis zu zumindest Abschnitten von zumindest einigen der höher dotierten Gebiete erstrecken, wobei die Anschlussflächen eine Metallisierung auf den Abschnitten der höher dotierten Gebiete, zu denen sich die Ausnehmungen erstrecken, aufweisen.
-
Ausführungsbeispiele der Erfindung beziehen sich auf ein Verfahren zum Herstellen einer Sensorstruktur. Ausführungsbeispiele der Erfindung beziehen sich auf eine Sensorstruktur. Bei Ausführungsbeispielen der Erfindung stellt die von der Halbleiterschicht abgewandte Oberfläche der Platte eine Sensoroberfläche für ein Medium dar. Bei Ausführungsbeispielen der Erfindung stellt die von der Halbleiterschicht abgewandte Oberfläche eine funktionale Oberfläche für ein Medium dar, wobei Halbleiterbereiche der Halbleiterschicht als Heizer wirken können, um beispielsweise ein biologisches Aufwachsen einer Spezies aus einem Medium auf der von der Halbleiterschicht abgewandten Oberfläche der Platte zu bewirken. Bei alternativen Ausführungsbeispielen können in der Platte Fluidikstrukturen vorgesehen sein, so dass ein Medium in den Fluidikstrukturen durch die Halbleiterstruktur gehandhabt werden kann. Beispielsweise kann die Halbleiterstruktur ausgelegt sein, um Medien in den Fluidikstrukturen zu trennen oder zusammenzuführen.
-
Bei Ausführungsbeispielen der Erfindung definieren die die Halbleiterschicht durchdringenden Gräben Umrisse der Halbleiterbereiche der Halbleiterstruktur, beispielsweise Umrisse von Widerstandsstrukturen, die eine Heizerstruktur und Temperaturerfassungsstrukturen darstellen können. Zumindest Teile der Halbleiterstrukturen können durch höher dotierte Gebiete in der Oberseite der Halbleiterschicht gebildet sein. Durch eine Signaldurchführung von aktiven oben liegenden Halbleiterstrukturen direkt zur Rückseite kann Chipfläche für elektrische Anschlussflächen (Bondpads) eingespart werden, und die geforderte Medientrennung kann einfach geometrisch erreicht werden. Die ansonsten wesentlich Chipfläche verbrauchende und damit kostenintensive räumliche Auftrennung zwischen Messmedium und elektrischer Zuführung kann mit derartigen Durchkontaktierungen elegant entfallen.
-
Ausführungsbeispiele der vorliegenden Erfindung ermöglichen somit die Implementierung von Halbleiterstrukturen unter Verwendung einer temperaturstabilen und gleichzeitig niederohmigen Durchkontaktierung mit nur einem begrenzten Technologieaufwand, da eine exotische, und damit anfällige, Refill-Technologie, nicht erforderlich ist.
-
Bei Ausführungsbeispielen der Erfindung findet ein anodisches Bonden einer Platte an ein Halbleitersubstrat statt, wobei dieses anodische Bonden auf Wafer-Ebene als Full-Wafer-Bonden implementiert sein kann. Somit können die Halbleiterstrukturen, beispielsweise thermische Sensorstrukturen, den gewünschten mechanischen sowie chemischen Schutz vor dem Medium, beispielsweise einem Messmedium, erhalten. Ferner ermöglicht die Verarbeitung auf Wafer-Ebene während des Herstellungsprozesses die notwendige mechanische Festigkeit für eine ausreichend sichere Handhabung (Handling) des Wafers.
-
Bei Ausführungsbeispielen der Erfindung definieren die in der Halbleiterschicht gebildeten gefüllten Gräben Umrisse der Halbleiterbereiche der Halbleiterstrukturen, beispielsweise Umrisse einer Heizerstruktur und Umrisse zweier Temperaturerfassungsstrukturen, die auf beiden Seiten der Heizerstruktur vorgesehen sind. Eine solche Anordnung kann auf bekannte Weise zur Strömungsmessung eines an der Glasplatte vorbeiströmenden Mediums verwendet werden. Anschlussbereiche für die Heizerstruktur und die Temperaturerfassungsstrukturen können durch die höher dotierten Gebiete definiert sein. Im Übrigen können die Halbleiterbereiche, die die Temperaturerfassungsstrukturen darstellen, durch das Halbleitermaterial der Halbleiterschicht ohne zusätzliche Dotierung implementiert sein, da ein höherer Widerstand der Temperaturerfassungsstrukturen vorteilhaft für eine größere Auflösung ist. Der Halbleiterbereich, der die Heizerstruktur darstellt, kann dagegen höher dotierte Gebiete, die die Halbleiterschicht nicht durchdringen, aufweisen, da die dadurch bedingte höhere Dotierung einen geringeren Widerstand zur Folge hat, was eine geringere Spannung zum Heizen erforderlich macht, was sich positiv auf einen Batteriebetrieb auswirkt. Ferner ist der Temperaturkoeffizient durch die höhere Dotierung der Heizerstruktur niedriger, was sich auf eine Regelung positiv auswirkt.
-
Bei Ausführungsbeispielen der Erfindung werden die Gräben, die die Halbleiterbereiche voneinander isolieren, durch ein Erzeugen einer Oxidschicht auf Wänden der Gräben und ein Füllen von nach dem Erzeugen der Oxidschicht auf den Wänden der Gräben verbleibenden Freiräumen mit undotiertem Polysilizium gefüllt. Dies ermöglicht eine technologisch einfache Isolierung der Halbleiterbereiche mit einem reduzierten Aufwand verglichen mit einem Fall, bei dem die Gräben vollständig mit einem Oxid gefüllt würden.
-
Bei Ausführungsbeispielen der Erfindung sind somit die Anschlussflächen für eine Halbleiterstruktur auf einer Hauptoberfläche derselben erzeugt, während ein Medienkontaktbereich, beispielsweise eine Sensoroberfläche, auf einer gegenüberliegenden Hauptoberfläche oder innerhalb der Halbleiterstruktur gebildet ist, so dass die Anschlüsse vom Medium, das mit dem Medienkontaktbereich in Kontakt kommt, getrennt sind. Die Anschlüsse auf der Unterseite der Halbleiterstruktur können dann an Anschlussflächen einer Leiterplatte gelötet werden, beispielsweise durch ein Reflow-Löten, ähnlich wie bei SMD-Bauteilen (SMD = Service Mounting Device). Eine große Glasplatte bzw. eine Leiterplatte mit Ausnehmung, wie sie bei der oben beschriebenen bekannten Anordnung erforderlich sind, sind somit nicht notwendig.
-
Ausführungsbeispiele der vorliegenden Erfindung sind somit vorteilhaft dahin gehend, dass die Verbindung zwischen Halbleiterschicht und Platte auf Wafer-Ebene stattfinden kann. Bei Ausführungsbeispielen der Erfindung ist eine Metallisierung der Glastplatte nicht erforderlich, da die erforderlichen leitfähigen Strukturen in der Halbleiterschicht implementiert sind. Bei Ausführungsbeispielen der Erfindung kann die Herstellung der Halbleiterstruktur vollständig auf Wafer-Ebene stattfinden, wobei nach dem Erzeugen der Anschlussflächen eine Vereinzelung in einzelne Halbleiterchips stattfinden kann. Der vereinzelte Chip kann dann direkt auf eine Leiterplatte gelötet werden, was mechanisch feste elektrische Kontakte zur Folge hat.
-
Ausführungsbeispiele der Erfindung ermöglichen eine zuverlässigere Kontaktierung gegenüber bekannten Silizium-Durchkontaktierungen, die durch Refill-Prozesse erzeugt werden. Ausführungsbeispiele der vorliegenden Erfindung ermöglichen Halbleiterstrukturen mit einem geringen Platzbedarf und einer geringen thermischen Masse. Bei Ausführungsbeispielen der Erfindung sind in der Halbleiterschicht gebildete leitfähige Strukturen direkt in Kontakt mit der Platte, was eine hohe Empfindlichkeit zur Folge hat. Ausführungsbeispiele der Erfindung ermöglichen eine höhere mechanische Belastbarkeit sowie eine vorteilhafte Passivierung des Halbleiterchips. Schließlich erfolgt durch den erfindungsgemäßen Lösungsansatz eine räumliche Auftrennung zwischen Medienseite und elektrischen Anschlüssen.
-
Bei Ausführungsbeispielen der Erfindung wird als Substrat ein SOI-Substrat (SOI = Silicon an Isolator) verwendet. Bei alternativen Ausführungsbeispielen kann die Halbleiterschicht aus anderen Halbleitermaterialien, wie z. B. GaAs oder Ge, bestehen. Bei Ausführungsbeispielen der Erfindung ist die Platte aus Glas, beispielsweise Borofloat-Glas, gebildet. Alternativ kann die Platte aus anderen geeigneten Materialien, beispielsweise Kunststoffen, bestehen, solange die Platte eine geeignete thermische Ankopplung ermöglicht.
-
Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1a–1m schematische Querschnittdarstellungen zur Erläuterung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zum Herstellen einer Sensorstruktur;
-
2a und 2b weitere schematische Querschnittansichten zur Erläuterung eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens;
-
3 eine schematische Draufsicht zur Erläuterung eines Ausführungsbeispiels der Erfindung;
-
4 eine schematische vergrößerte Darstellung eines Teils IV von 3; und
-
5 eine schematische auseinandergezogene Ansicht einer bekannten Sensoranordnung.
-
Anhand der 1a bis 1m wird nachfolgend ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zum Herstellen einer Sensorstruktur näher erläutert. Es ist jedoch für Fachleute offensichtlich, dass entsprechende Verfahren auch zur Erzeugung anderer Halbleiterstrukturen verwendet werden können, bei denen eine von der Halbleiterschicht abgewandte Seite der Platte eine funktionale Oberfläche darstellt oder bei denen in der Platte oder in der von der Halbleiterschicht abgewandten Oberfläche der Platte Fluidikstrukturen gebildet sind. Es ist jedoch für Fachleute ferner offensichtlich, dass nicht sämtliche, Bezug nehmend auf 1a bis 1m beschriebenen Schritte notwendig sind und dass bei alternativen Ausführungsbeispielen Schritte weggelassen werden können bzw. alternative Schritte, die jeweils ein vergleichbares Ergebnis zur Folge haben, verwendet werden können. An dieser Stelle sei ferner ausgeführt, dass die Form und Anordnung der jeweiligen Strukturen und Gebiete, die in der Halbleiterschicht erzeugt werden, in den 1a bis 1m, 2a und 2b lediglich schematisch dargestellt sind und bei einer tatsächlichen Sensorstruktur andere Formen und Anordnungen vorliegen können.
-
Während des Prozesses zur Herstellung einer Sensorstruktur kann bei Bedarf jeweils eine Justage in üblicher Weise über Justiermarken, die an geeigneter Stelle auf dem Wafer vorgesehen sind, erfolgen.
-
Wie in 1a gezeigt ist, wird zunächst ein Substrat 40 bereitgestellt, das eine Trägerschicht 42, eine Isolationsschicht 44, und eine Halbleiterschicht 46 aufweist. Das Substrat 40 kann beispielsweise ein SOI-Wafer sein. Die Halbleiterschicht 46, die auch als Bauelementschicht bezeichnet werden kann, kann durch ein <100>-p-Si-Substrat gebildet sein, das eine Dicke von 8 μm und einen spezifischen Widerstand von 0,1–0,2 Ω cm aufweisen kann. Die Isolationsschicht 44 kann eine vergrabene Oxidschicht sein und kann eine Dicke von 600 nm aufweisen. Die Trägerschicht 42 kann ein Trägerwafer in Form eines <100>-n-Si-Substrats sein und kann eine Dicke von 400 μm und einen spezifischen Widerstand von 2–10 Ω cm aufweisen.
-
In der Halbleiterschicht 46 werden höher dotierte höher dotierte Gebiete 48 erzeugt, wie in 1c gezeigt ist. Die Form und Anordnung der höher dotierten Gebiete 48 in 1c ist rein schematisch und muss nicht der Form und Anordnung von höher dotierten Gebieten in einer tatsächlichen Sensoranordnung entsprechen.
-
Die höher dotierten Gebiete 48 können auf beliebige bekannte Weise erzeugt werden, beispielsweise als Implantationsgebiete unter Verwendung einer Implantationsmaske 50, wie sie in 1b gezeigt ist. Die Implantationsmaske 50 kann durch Aufbringen einer strukturierten Oxid oder Photolackschicht, in denen die höher dotierten Gebiete 48 erzeugt werden sollen, erzeugt werden. An den freigelegten Si-Oberflächen kann durch eine weitere thermische Oxidation eine Streuoxidschicht 52, beispielsweise einer Dicke von 60 nm, erzeugt werden. Durch diese Streuoxidschicht 52 kann dann eine Implantation von Dotierstoffen zum Erzeugen der höher dotierten Gebiete 48 erfolgen. Bei Ausführungsbeispielen kann eine Dotierung mit Bor stattfinden. Alternativ können die höher dotierten Gebiete als Diffusionsgebiete durch Diffusion von Dotierstoffen in die Halbleiterschicht erzeugt werden, wobei dann die Streuoxidschicht 52 nicht vorgesehen wird.
-
Bei Ausführungsbeispielen der Erfindung kann die Dotierung derart durchgeführt werden, dass die höher dotierten Gebiete einen spezifischen Widerstand von 15 Ω/☐ aufweisen. Nach dieser Dotierung werden die Maskierschicht 50 und, wenn vorhanden, die Streuoxidschicht 52 entfernt, und eine thermische Behandlung wird zur Aktivierung der Dotieratome und zum Ausheilen von Kristallschäden durchgeführt.
-
Die höher dotierten Gebiete weisen durch das Einbringen von Dotierstoffen in die Halbleiterschicht eine höhere Dotierung wie die übrige Halbleiterschicht auf. Die höher dotierten Gebiete werden bei Ausführungsbeispielen der vorliegenden Erfindung p++ dotiert, d. h. mit einer höheren Dotierstoffdichte von 1019 cm–3 und darüber.
-
Nachfolgend werden die Halbleiterschicht 46 durchdringende Gräben in der Halbleiterschicht erzeugt und gefüllt, so dass die gerillten Gräben unterschiedliche Halbleiterbereiche der Sensorstruktur voneinander isolieren. Zu diesem Zweck erfolgt zunächst, wie in 1d gezeigt ist, eine Maskierung der Vorderseite der Halbleiterschicht 46. Zunächst wird eine Oxidation durchgeführt, um eine Oxidschicht 54 einer Dicke von beispielsweise 200 nm zu erzeugen. Auf dieser Oxidschicht wird eine Photomaske 56 erzeugt, die Ausnehmungen 58 in den Bereichen aufweist, in denen die Gräben erzeugt werden sollen. Die Photomaske 56 kann aus einem Photoresist einer Dicke von 2 μm bestehen.
-
Nachfolgend erfolgt ein Trockenätzen durch die Oxidschicht 54 und die Halbleiterschicht 46 bis zu der SiO2-Isolationsschicht 44 des SOI-Wafers, zum Erzeugen von Gräben 60 in der Halbleiterschicht 46. Bei einer Dicke der Halbleiterschicht 46 von 8 μm beträgt die Ätztiefe 8 μm. Die sich ergebende Struktur ist in 1e gezeigt.
-
Nachfolgend wird der Photoresist entfernt (gestrippt) und die Oxidschicht 54 auf Ober- und Unterseite des Wafers werden durch Ätzen entfernt. Im Anschluss erfolgt eine Feuchtoxidation zum Erzeugen einer Oxidschicht 62 mit einer Dicke von 200 nm, um die Wände der Gräben 60 zu isolieren, 1f. Dabei wird auch auf der Rückseite eine entsprechende Oxidschicht 62 gebildet.
-
Im Anschluss wird eine LPCVD-Abscheidung (LPCVD = Low Pressure Chemical Vapor Deposition) von Polysilizium durchgeführt, um die nach dem Erzeugen der Oxidschicht 62 freibleibenden Bereiche 66 mit Polysilizium 68 zu füllen. Dabei kann beispielsweise eine Polysiliziumschicht einer Dicke von 1700 nm abgeschieden werden. Eine entsprechende Polysiliziumschicht 68 kann sich dabei auf der Rückseite des Wafers bilden. Die sich ergebende Struktur ist in 1g dargestellt.
-
Nachfolgend wird das Polysilizium außerhalb der Gräben entfernt, wodurch die in 1h gezeigte Struktur erhalten wird. Das Entfernen der Polysiliziumschicht außerhalb der Gräben kann durch Trockenätzen oder ein chemisch-mechanisches Polieren (CMP) erfolgen. Somit kann eine glatte Oberfläche auf der Vorderseite des Wafers realisiert werden.
-
Nachfolgend kann, bevor eine Glasplatte anodisch auf die Vorderseite gebondet wird, optional zunächst eine Vorbereitung der Vorderseite erfolgen. Zu diesem Zweck können die Oxidschichten 62 auf der Oberfläche durch Oxidätzen entfernt werden, um Verunreinigungen zu eliminieren. Die sich ergebende Struktur ist in 1i gezeigt. Im Anschluss kann wiederum eine Oxidation erfolgen, um auf der Vorderseite des Wafers eine Oxidschicht 70 zu erzeugen, die wiederum eine Dicke von 200 nm aufweisen kann. Beim Bilden der Oxidschicht 70 auf der Vorderseite kann wiederum eine Oxidschicht 70' auf der Rückseite des Wafers gebildet werden.
-
Im Anschluss wird eine Glasplatte 72 anodisch auf die Vorderseite gebondet, wie in 1k gezeigt ist. Alternativ zu dem beschriebenen Ausführungsbeispiel kann die Glasplatte 72 direkt an die Halbleiterschicht 46 anodisch gebondet werden.
-
Im Anschluss wird die Trägerschicht 42 entfernt, so dass die in 11 gezeigte Struktur erhalten wird. Die Trägerschicht kann beispielsweise durch Trockenätzen oder chemisch-mechanisches Polieren entfernt werden.
-
Ausgehend von der in 11 gezeigten Struktur können dann mittels Photolithographie Ausnehmungen 80 in der Unterseite der Halbleiterschicht 46 erzeugt werden, um zumindest Abschnitte von zumindest einigen der Implantationsgebiete freizulegen. Zu diesem Zweck kann auf Fachleuten geläufige Weise eine geeignete Photomaske auf der Rückseite des Wafers verwendet werden. Die Ausnehmungen auf der Rückseite des Wafers können beispielsweise durch eine KOH-Ätzung bis zu einer solchen Tiefe erzeugt werden, dass die entsprechenden Abschnitte der höher dotierten Gebiete 48 freigelegt werden. Beispielsweise können die höher dotierten Gebiete bis zu einer Tiefe von 2,5 μm in die Halbleiterschicht 46 ragen, so dass die KOH-Ätzung bis zu einer Tiefe von 5,5 μm stattfinden kann. Die höher dotierten Gebiete 48 wirken dabei als Ätzstopp.
-
Auf den freigelegten Abschnitten der höher dotierten Gebiete 48 wird dann eine Metallisierung aufgebracht, die als Anschlussfläche für die erzeugte Sensorstruktur dient. Die Metallisierung kann aus einem beliebigen geeigneten Metall, wie z. B. Aluminium, bestehen und kann bei Bedarf galvanisch aufgedickt werden (1m).
-
Die 2a und 2b zeigen schematisch entsprechende, sich bei einer Spiegelung einer durch den rechten Rand der in 1m gezeigten Struktur gebildeten Spiegelachse ergebenden Strukturen.
-
Durch die Erzeugung der Ausnehmungen 80 auf der Rückseite der Halbleiterschicht kann die Metallisierung direkt auf die höher dotierten Bereich aufgebracht werden. Bei alternativen Ausführungsbeispielen kann zwischen den höher dotierten Bereichen und der Metallisierung die geringer dotierte Halbleiterschicht verbleiben, so dass die Erzeugung von Ausnehmungen nicht notwendig ist. In einem solchen Fall ist der Anschlusswiderstand erhöht.
-
Wie bereits eingangs erläutert wurde, sind die in den 1a bis 1m und 2a und 2b gezeigten Strukturen rein schematischer Natur. Beispielsweise können die die Halbleiterschicht 46 durchdringenden gefüllten Gräben Bereiche der Halbleiterschicht derart voneinander isolieren, dass dadurch Widerstandsstrukturen, die für eine Sensorstruktur erforderlich sind, definiert werden. Widerstandsstrukturen mit höherem spezifischen Widerstand können dabei durch undotierte Bereiche der Halbleiterschicht 46 implementiert werden, beispielsweise den Bereich 90 in 2b, während Bereiche mit geringerem spezifischen Widerstand durch Halbleiterbereiche implementiert sein können, die mit einem höher dotierten Gebiet versehen sind, wie beispielsweise das Gebiet 92 in 2b.
-
Zur Veranschaulichung sei auf die 3 und 4 Bezug genommen, die ein mögliches Beispiel für Halbleiterbereiche, die durch die gefüllten Gräben definiert werden, zeigen. Dabei zeigt 3 drei Halbleiterbereiche 100, 102 und 104, die von einem entsprechenden gefüllten Graben umgeben und somit von den anderen Halbleiterbereichen isoliert sind. Anders ausgedrückt, definieren isolierende Gräben, wie sie oben erläutert wurden, die Umrisse der in 3 gezeigten Halbleiterbereiche 100, 102 und 104. 4 stellt eine vergrößerte Darstellung des Bereichs IV von 3 in einer schrägen Draufsicht dar. Jede der Linien, die die Halbleiterbereiche 100, 102 und 104 umgibt, stellt einen gefüllten Graben dar.
-
Der Halbleiterbereich 102 stellt eine Heizerstruktur dar, während die Halbleiterbereiche 100 und 104 Temperaturerfassungsstrukturen darstellen. Anschlussflächen (Bondpads) sind in 3 schematisch mit den Bezugszeichen 82a–82f bezeichnet. Der Halbleiterbereich 100 weist die Anschlussflächen 82a und 82b auf, der Halbleiterbereich 102 weist die Anschlussflächen 82c und 82d auf, und der Halbleiterbereich 104 weist die Anschlussflächen 82e und 82f auf. Unterhalb der jeweiligen Anschlussflächen sind, in 3 nicht dargestellt, höher dotierte Gebiete in der Halbleiterschicht vorgesehen, um einen Ohmschen Kontakt zu den Anschlussflächen zu implementieren. Die Halbleiterbereiche 100 und 104 weisen nur im Bereich der Anschlussflächen 82a, 82b, 82e und 82f höher dotierte Gebiete auf, während die Abschnitte 100a und 100b derselben, die eine Widerstandsstruktur darstellen, keine höher dotierten Gebiete aufweisen, um einen höheren spezifischen Widerstand zu besitzen. Bei der Halbleiterstruktur 102 sind auch in einem Bereich 102a, der eine Widerstandsstruktur definiert, höher dotierte Gebiete vorgesehen, um einen geringeren spezifischen Widerstand zu implementieren. Wie in den 3 und 4 zu sehen ist, ist der Bereich 102a bei dem gezeigten Ausführungsbeispiel mäanderförmig ausgebildet.
-
Der in 3 gezeigte Sensor kann auf bekannte Weise als Flusssensor wirksam sein, indem die Widerstände der Halbleiterstrukturen 100 und 104 ausgewertet werden, wenn ein Medium an einer Vorderseite der Glasplatte 102 vorbeiströmt und mittels der Heizerstruktur 102 beheizt wird.
-
Es ist für Fachleute offensichtlich, dass die in 3 gezeigte Form einer Sensorstruktur lediglich beispielhaft ist. Bei alternativen Ausführungsbeispielen können die durch die Gräben erzeugten Halbleiterbereiche unterschiedliche Formen und Verläufe aufweisen. Alternative Ausführungsbeispiele der Erfindung können auf andere als Flusssensoren gerichtet sein, beispielsweise reine Temperatursensoren, bei denen lediglich ein Halbleiterbereich durch entsprechende gerillte Gräben von der übrigen Halbleiterschicht separiert ist, um eine Widerstandsstruktur für den Temperatursensor zu bilden.
-
Entsprechende Sensorstrukturen mit Anschlussflächen 82 bzw. 82a–82f in einer Unterseite derselben können auf einfache Weise auf Anschlussflächen eines Substrats gelötet werden, wobei ein Substrat 110 mit einer Anschlussfläche 112 schematisch in 2b angedeutet ist. Somit können gemäß Ausführungsbeispielen der Erfindung Sensorstrukturen ohne Weiteres ähnlich wie SMD-Bauteile oder vergleichbar zu einer Flip-Chip-Verbindung auf einer Leiterplatte angebracht werden.
-
Bei dem beschriebenen Ausführungsbeispiel wird die Platte an die von der Isolationsschicht 44 abgewandte Seite der Halbleiterschicht oder eine zusätzliche Oxidschicht anodisch gebondet. Bei alternativen Ausführungsbeispielen kann die Platte unter Verwendung eines anderen Verfahrens angebracht werden, beispielsweise mittels eines Klebens. Bei Ausführungsbeispielen der Erfindung kann die Platte aus einem anderen geeigneten Material als Glas, beispielsweise Keramik oder Kunststoff, bestehen, solange das Material die für die erforderlichen Eigenschaften aufweist, um als Medienkontaktbereich, beispielsweise als Sensorfläche, wirksam zu sein.
